高二物理競賽課件組合邏輯電路

組合邏輯電路

組合邏輯電路組合邏輯電路的分析組合邏輯電路的設(shè)計(jì)常用MSI組合邏輯器件及應(yīng)用組合邏輯電路中的競爭與冒險(xiǎn)組合邏輯電路的分析

所謂邏輯電路的分析，就是找出給定邏輯電路輸出和輸入之間的邏輯關(guān)系，并指出電路的邏輯功能。分析過程一般按下列步驟進(jìn)行：①根據(jù)給定的邏輯電路，從輸入端開始，逐級推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式。②根據(jù)輸出函數(shù)表達(dá)式列出真值表。③用文字概括出電路的邏輯功能?！纠?-1】分析圖4-2所示組合邏輯電路的邏輯功能。解：根據(jù)給出的邏輯圖，逐級推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式：表4-1例4-1真值表ABCF00000101001110010111011100010111

由真值表可以看出，在三個(gè)輸入變量中，只要有兩個(gè)或兩個(gè)以上的輸入變量為1，則輸出函數(shù)F為1，否則為0，它表示了一種“少數(shù)服從多數(shù)”的邏輯關(guān)系。因此可以將該電路概括為：三變量多數(shù)表決器?！纠?-2】分析圖4-3(a)所示電路，指出該電路的邏輯功能。圖4-3例4-2電路(a)一位全加器；(b)一位全加器符號解：

①寫出函數(shù)表達(dá)式。②列真值表。AiBiCiCi+1Si0000010100111001011101110001011001101011表4-2例4-2真值表③分析功能。由真值表可見，當(dāng)三個(gè)輸入變量Ai、Bi、Ci中有一個(gè)為1或三個(gè)同時(shí)為1時(shí)，輸出Si=1，而當(dāng)三個(gè)變量中有兩個(gè)或兩個(gè)以上同時(shí)為1時(shí)，輸出Ci+1=1，它正好實(shí)現(xiàn)了Ai、Bi、Ci三個(gè)一位二進(jìn)制數(shù)的加法運(yùn)算功能，這種電路稱為一位全加器。其中，Ai、Bi分別為兩個(gè)一位二進(jìn)制數(shù)相加的被加數(shù)、加數(shù)，Ci為低位向本位的進(jìn)位，Si為本位和，Ci+1是本位向高位的進(jìn)位。一位全加器的符號如圖4-3(b)所示。如果不考慮低位來的進(jìn)位，即Ci=0，則這樣的電路稱為半加器，其真值表和邏輯電路分別如表4-3和圖4-4所示。表4-3半加器真值表Ai

BiCi+1Si0001101100010110圖4-4半加器4.2組合邏輯電路的設(shè)計(jì)

工程上的最佳設(shè)計(jì)，通常需要用多個(gè)指標(biāo)去衡量，主要考慮的問題有以下幾個(gè)方面：①所用的邏輯器件數(shù)目最少，器件的種類最少，且器件之間的連線最簡單。這樣的電路稱“最小化”電路。②滿足速度要求，應(yīng)使級數(shù)盡量少，以減少門電路的延遲。③功耗小，工作穩(wěn)定可靠。

上述“最佳化”是從滿足工程實(shí)際需要提出的。顯然，“最小化”電路不一定是“最佳化”電路，必須從經(jīng)濟(jì)指標(biāo)和速度、功耗等多個(gè)指標(biāo)綜合考慮，才能設(shè)計(jì)出最佳電路。組合邏輯電路可以采用小規(guī)模集成電路實(shí)現(xiàn)，也可以采用中規(guī)模集成