計(jì)算機(jī)組成原理（蘭州理工大學(xué)）智慧樹知到期末考試答案章節(jié)答案2024年蘭州理工大學(xué)

計(jì)算機(jī)組成原理（蘭州理工大學(xué)）智慧樹知到期末考試答案+章節(jié)答案2024年蘭州理工大學(xué)DRAM的存儲(chǔ)元是由一個(gè)MOS晶體管和電容器組成的記憶電路

答案:對(duì)“十進(jìn)制加法”指令的微程序，當(dāng)Cy=0時(shí)，需要加6修正

答案:錯(cuò)在多模塊交叉存儲(chǔ)器的兩種線性編址方式中，順序存儲(chǔ)器帶寬大于交叉存儲(chǔ)器帶寬

答案:錯(cuò)當(dāng)代總線的趨勢(shì)是標(biāo)準(zhǔn)總線，與結(jié)構(gòu)、CPU、技術(shù)無(wú)關(guān)

答案:對(duì)cache命中率的期望接近于1

答案:對(duì)在方框圖語(yǔ)言中，一個(gè)判別或測(cè)試單獨(dú)占用一個(gè)CPU周期

答案:錯(cuò)雙端口存儲(chǔ)器在左端口與右端口的地址碼相同情況下會(huì)發(fā)生讀/寫沖突

答案:對(duì)磁盤存儲(chǔ)器的存儲(chǔ)密度分為：道密度、位密度和面密度

答案:對(duì)關(guān)于指令系統(tǒng)的描述，正確的是（）。

答案:指令系統(tǒng)的格式與功能影響系統(tǒng)軟件###指令系統(tǒng)的格式與功能直接影響到機(jī)器的硬件結(jié)構(gòu)###指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)性能的重要因素磁盤陣列RAID是多臺(tái)磁盤存儲(chǔ)器組成的大容量外存系統(tǒng)，它實(shí)現(xiàn)數(shù)據(jù)的（），改善了I/O性能，增加了存儲(chǔ)容量，是一種先進(jìn)的硬磁盤體系結(jié)構(gòu)。

答案:并行存儲(chǔ)###交叉存儲(chǔ)###單獨(dú)存儲(chǔ)微程序設(shè)計(jì)技術(shù)是利用軟件方法設(shè)計(jì)操作控制器的一門技術(shù)，具有（）等一系列優(yōu)點(diǎn)，因而在計(jì)算機(jī)設(shè)計(jì)中得到了廣泛應(yīng)用。

答案:靈活性###規(guī)整性###可維護(hù)性下列關(guān)于總線的概念和結(jié)構(gòu)形態(tài)的描述中，（）是正確的。

答案:當(dāng)代流行的標(biāo)準(zhǔn)總線內(nèi)部結(jié)構(gòu)包含：數(shù)據(jù)傳送總線，仲裁總線，中斷和同步總線，公用線###衡量總線性能的重要指標(biāo)是總線帶寬，即總線本身所能達(dá)到的最高傳輸速率###當(dāng)代流行的標(biāo)準(zhǔn)總線追求與結(jié)構(gòu)、CPU、技術(shù)無(wú)關(guān)的開發(fā)標(biāo)準(zhǔn)程序中斷方式是各類計(jì)算機(jī)中廣泛使用的一種數(shù)據(jù)交換方式。當(dāng)某一外設(shè)的數(shù)據(jù)準(zhǔn)備就緒后，它“主動(dòng)”向CPU發(fā)出請(qǐng)求信號(hào)。CPU響應(yīng)中斷請(qǐng)求后，（）運(yùn)行主程序，自動(dòng)轉(zhuǎn)移到該設(shè)備的中斷服務(wù)子程序，為該設(shè)備進(jìn)行服務(wù)，結(jié)束時(shí)返回主程序。

答案:暫停存儲(chǔ)單元是指（）。

答案:存放一個(gè)機(jī)器字的所有存貯元集合微程序控制器中，機(jī)器指令與微指令的關(guān)系是（）。

答案:每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低。為了解決這三方面的矛盾，計(jì)算機(jī)采用（）存儲(chǔ)體系結(jié)構(gòu)，即cache、主存和外存。

答案:多級(jí)關(guān)于通道，下面說(shuō)法錯(cuò)誤的是（）。

答案:通道與CPU同時(shí)使用存儲(chǔ)器由于CPU內(nèi)部的操作速度較快，而CPU訪問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用（）來(lái)規(guī)定。

答案:主存中讀取一個(gè)指令字的最短時(shí)間在集中式總線仲裁中，（）方式對(duì)電路故障最敏感。

答案:菊花鏈查詢字長(zhǎng)位數(shù)擴(kuò)展的存儲(chǔ)器中，所有芯片同時(shí)工作

答案:對(duì)DRAM的刷新操作有集中式刷新和分散式刷新兩種方式

答案:對(duì)微程序控制器采用節(jié)拍電位-節(jié)拍脈沖二級(jí)體制的時(shí)序信號(hào)

答案:對(duì)微指令是指在一個(gè)CPU周期中一組實(shí)現(xiàn)一定操作功能的微命令的組合

答案:對(duì)選擇型DMA控制器在邏輯上只允許連接一個(gè)設(shè)備

答案:對(duì)多模塊交叉存儲(chǔ)器采用時(shí)空并行技術(shù)

答案:錯(cuò)數(shù)據(jù)多路通道不僅在物理上可以連接多個(gè)設(shè)備，而且邏輯上也可以連接多個(gè)設(shè)備

答案:對(duì)由水平型微指令解釋指令的微程序，有微指令字較短而微程序長(zhǎng)的特點(diǎn)。

答案:錯(cuò)計(jì)算機(jī)采用多級(jí)層次結(jié)構(gòu)的好處是為了解計(jì)算機(jī)的組成，提供了一種好的結(jié)構(gòu)和體制

答案:對(duì)運(yùn)算器能夠完成算術(shù)運(yùn)算與邏輯運(yùn)算

答案:對(duì)交叉存儲(chǔ)器是一種模塊式存儲(chǔ)器，它能并行執(zhí)行多個(gè)獨(dú)立的讀寫操作

答案:對(duì)段尋址實(shí)質(zhì)是變址尋址

答案:錯(cuò)多模塊交叉存儲(chǔ)器線性編址采用的交叉組織方式中，二進(jìn)制地址的低位表示該單元所在的模塊

答案:對(duì)指令字長(zhǎng)度與機(jī)器字長(zhǎng)無(wú)關(guān)

答案:錯(cuò)cache命中率與程序的行為、cache的容量、組織方式、塊的大小有關(guān)

答案:對(duì)浮點(diǎn)運(yùn)算器中尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算。

答案:錯(cuò)為運(yùn)算器構(gòu)造的簡(jiǎn)單性，運(yùn)算方法中算術(shù)運(yùn)算通常采用（）。

答案:補(bǔ)碼加、減法###原碼乘除法###補(bǔ)碼乘除法計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，信息的傳輸方式可采用：（）。

答案:并行傳送###復(fù)用傳送###串行傳送目前計(jì)算機(jī)指令系統(tǒng)多采用（）混合方式的指令格式。

答案:二地址###零地址###單地址計(jì)算機(jī)的硬件是由有形的電子器件等構(gòu)成的，它包括（）、適配器、輸入輸出設(shè)備。

答案:運(yùn)算器###控制器###存儲(chǔ)器關(guān)于典型指令系統(tǒng)，正確的描述是（）。

答案:不同機(jī)器有不同的指令系統(tǒng)###一個(gè)較完善的指令系統(tǒng)應(yīng)當(dāng)包含數(shù)據(jù)傳送類、算術(shù)運(yùn)算類、邏輯運(yùn)算類、程序控制類、I/O類、字符串類、系統(tǒng)控制類指令直接使用西文標(biāo)準(zhǔn)鍵盤輸入漢字，進(jìn)行處理，并顯示打印漢字，是一項(xiàng)重大成就。為此要解決漢字的（）等三種不同用途的編碼。

答案:漢字內(nèi)碼###字模碼###輸入編碼在虛擬存儲(chǔ)機(jī)制中，用戶程序運(yùn)行時(shí)，由地址變換機(jī)構(gòu)依據(jù)當(dāng)時(shí)分配給該程序的（）地址空間把程序的一部分調(diào)入實(shí)存(物理存儲(chǔ)空間或主存空間)。

答案:實(shí)系統(tǒng)總線上傳送的信息都采用（）方式。

答案:并行傳送在多級(jí)存儲(chǔ)體系中，“cache—主存”結(jié)構(gòu)的作用是解決（）的問(wèn)題。

答案:主存與CPU速度不匹配算術(shù)/邏輯運(yùn)算單元74181ALU可完成()。

答案:16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能CRT的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)是（）。

答案:8位在采用二級(jí)cache的cache-主存系統(tǒng)中，如果第一級(jí)cache、第二級(jí)cache都不包含請(qǐng)求的數(shù)據(jù)，其缺失損失為（）。

答案:訪問(wèn)第二級(jí)cache和訪問(wèn)主存儲(chǔ)器的時(shí)間之和馮?諾依曼機(jī)工作的基本方式的特點(diǎn)是（）。

答案:按地址訪問(wèn)并順序執(zhí)行指令相聯(lián)存儲(chǔ)器是按（）進(jìn)行尋址的存儲(chǔ)器。

答案:內(nèi)容指定方式原碼不恢復(fù)余除法運(yùn)算中，當(dāng)某次余數(shù)為負(fù)時(shí)，則（）。

答案:商為0，下一步做加法如果某文件長(zhǎng)度超過(guò)一個(gè)磁道的容量，應(yīng)將它記錄在（）。

答案:同一個(gè)柱面上各種外圍設(shè)備必須通過(guò)I/O接口與總線相連。I/O接口是指CPU、主存、外圍設(shè)備之間通過(guò)總線進(jìn)行連接的（）部件。

答案:邏輯存儲(chǔ)器的主要功能是（）。

答案:用于存放程序和數(shù)據(jù)分頁(yè)方式的缺點(diǎn)是頁(yè)長(zhǎng)與程序的邏輯大小不相關(guān)，而分段方式則可按照程序的自然分界將內(nèi)存空間劃分為長(zhǎng)度可以（）改變的存儲(chǔ)區(qū)域。

答案:動(dòng)態(tài)間接尋址使得指令執(zhí)行的速度較慢，其原因是（）。

答案:在指令執(zhí)行過(guò)程中至少需要兩次訪問(wèn)主存儲(chǔ)器才能取出操作數(shù)InfiniBand標(biāo)準(zhǔn)適合于（）成本的較大規(guī)模計(jì)算機(jī)系統(tǒng)。

答案:高8259的中斷優(yōu)先級(jí)選擇方式不包括（）。

答案:隨機(jī)方式在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)（）來(lái)實(shí)現(xiàn)。

答案:補(bǔ)碼運(yùn)算的二進(jìn)制加法器系統(tǒng)總線中控制線的功能是（）。

答案:提供主存、I/O接口設(shè)備的控制信號(hào)響應(yīng)信號(hào)在時(shí)序信號(hào)產(chǎn)生器中，時(shí)鐘源用來(lái)給環(huán)形脈沖發(fā)生器提供方波時(shí)鐘脈沖信號(hào)

答案:對(duì)指令系統(tǒng)的完備性是指用匯編語(yǔ)言編寫各種程序時(shí)，指令系統(tǒng)直接提供的指令足夠使用，而不必用軟件來(lái)實(shí)現(xiàn)

答案:對(duì)浮點(diǎn)運(yùn)算器可用兩個(gè)松散連接的定點(diǎn)運(yùn)算部件——階碼部件和尾數(shù)部件。

答案:對(duì)變址尋址的實(shí)現(xiàn)程序塊的規(guī)律性變化

答案:對(duì)磁盤存儲(chǔ)器的主要技術(shù)指標(biāo)包括存儲(chǔ)密度、存儲(chǔ)容量、存取時(shí)間和數(shù)據(jù)傳輸率

答案:對(duì)cache寫操作策略可避免因數(shù)據(jù)不一致導(dǎo)致的程序運(yùn)行錯(cuò)誤

答案:對(duì)運(yùn)算器只做加法運(yùn)算

答案:錯(cuò)相斥性的微操作不能同時(shí)或在同一個(gè)CPU周期內(nèi)并行執(zhí)行

答案:對(duì)所有的微命令信號(hào)都不受時(shí)序信號(hào)控制

答案:錯(cuò)總線的同步定時(shí)適用于各功能模塊存取時(shí)間比較接近的情況

答案:對(duì)節(jié)拍脈沖表示的時(shí)間間隔必須相等

答案:錯(cuò)關(guān)于總線仲裁的概念，下列（）是正確的。

答案:總線仲裁部件通過(guò)采用優(yōu)先級(jí)策略或公平策略，選擇其中一個(gè)主設(shè)備作為總線的下一次主方，接管總線控制權(quán)###按照總線仲裁電路的位置不同，總線仲裁分為集中式仲裁和分布式仲裁。###為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)的問(wèn)題，必須具有總線仲裁部件###總線仲裁是總線系統(tǒng)的核心問(wèn)題之一數(shù)據(jù)尋址方式有（）等多種。

答案:寄存器尋址、寄存器間接尋址###相對(duì)尋址、基值尋址、變址尋址###間接尋址、塊尋址、段尋址###隱含尋址、立即尋址、直接尋址早期的CPU由運(yùn)算器和控制器組成。隨著集成電路技術(shù)的發(fā)展，當(dāng)今的CPU芯片變成（）三大部分。

答案:運(yùn)算器###控制器###Cache廣泛使用的SRAM和DRAM都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器，前者速度、集成度比后者（）。

答案:快###低在段式虛擬存儲(chǔ)系統(tǒng)中，虛地址由（）組成。虛地址到實(shí)主存地址的變換通過(guò)段表實(shí)現(xiàn)。

答案:段號(hào)###段內(nèi)地址(偏移量)總線有（）特性，因此必須標(biāo)準(zhǔn)化。

答案:物理###功能###電氣###機(jī)械磁盤、磁帶屬于磁表面存儲(chǔ)器，特點(diǎn)是（），因此在計(jì)算機(jī)系統(tǒng)中作為輔助大容量存儲(chǔ)器使用。

答案:記錄信息永久保存###存取速度較慢###位價(jià)格低###存儲(chǔ)容量大專用和通用是根據(jù)計(jì)算機(jī)的（）、運(yùn)行的經(jīng)濟(jì)性和適應(yīng)性來(lái)劃分的。

答案:速度###效率###價(jià)格中斷處理過(guò)程中，（）項(xiàng)是由硬件完成。

答案:關(guān)中斷下列（）設(shè)計(jì)不是用于可控加法/減法(CAS)單元的

答案:CAS在1位全加器FA兩個(gè)輸入端分別連接了與非門在虛擬存儲(chǔ)機(jī)制中，用戶程序按照（）地址編程并存放在輔存中。

答案:虛(邏輯)下面哪個(gè)寄存器用來(lái)確定下一條指令的地址？

答案:PC流水CPU是以（）并行性為原理構(gòu)造的處理機(jī)，是一種非常經(jīng)濟(jì)而實(shí)用的并行技術(shù)。目前的高性能微處理機(jī)幾乎無(wú)一例外地使用了流水技術(shù)。

答案:時(shí)間為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用（）。

答案:堆棧下列不能被CPU直接訪問(wèn)的存儲(chǔ)器是（）。

答案:磁盤（）總線結(jié)構(gòu)不利于I/O設(shè)備根據(jù)同速度不同分類管理連接。

答案:單總線結(jié)構(gòu)下面（）不是程序中斷方式基本接口中的觸發(fā)器。

答案:IM下列選項(xiàng)中能表示總線帶寬的是（）。

答案:264MB/s用4K×8位的SRAM芯片擴(kuò)充形成32K×16位的模塊板，模塊板內(nèi)CPU選擇芯片組的方法是（）。

答案:高位地址信號(hào)A12、A13、A14通過(guò)3：8譯碼器輸出進(jìn)行芯片組的選擇為確定下一條微指令的地址，通常采用多路轉(zhuǎn)移方式，其基本思想是（）。

答案:通過(guò)微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址（）不是計(jì)算機(jī)中可以采用的傳送模式。

答案:數(shù)據(jù)報(bào)傳送運(yùn)算器的主要功能是（）。

答案:進(jìn)行邏輯運(yùn)算與算術(shù)運(yùn)算原碼不恢復(fù)余數(shù)陣列除法器中,()是錯(cuò)誤的。

答案:當(dāng)余數(shù)為正時(shí)商上1，下一步做加法程序控制類指令的功能是（）。

答案:改變程序執(zhí)行的順序在不同的計(jì)算機(jī)中，指令助記符的規(guī)定是不一樣的

答案:對(duì)在時(shí)序信號(hào)產(chǎn)生器中，啟停控制邏輯用來(lái)產(chǎn)生CPU真正需要的節(jié)拍脈沖信號(hào)和讀/寫時(shí)序

答案:對(duì)DRAM的存儲(chǔ)元是一個(gè)觸發(fā)器，它具有兩個(gè)穩(wěn)定的狀態(tài)

答案:錯(cuò)當(dāng)代總線中包含實(shí)現(xiàn)總線請(qǐng)求和總線授權(quán)的仲裁總線

答案:對(duì)多模塊交叉存儲(chǔ)器線性編址采用的順序組織方式中，二進(jìn)制地址的低位表示該單元所在的模塊

答案:錯(cuò)變長(zhǎng)指令字結(jié)構(gòu)的缺點(diǎn)是信息冗余大，占用存儲(chǔ)空間多

答案:錯(cuò)硬盤主要由磁記錄介質(zhì)、磁盤控制器、磁盤驅(qū)動(dòng)器三部分組成

答案:對(duì)cache直接映射方式的缺點(diǎn)是容易產(chǎn)生沖突，不能有效利用Cache空間

答案:對(duì)指令助記符的命名不需要規(guī)則

答案:錯(cuò)計(jì)算機(jī)采用多級(jí)層次結(jié)構(gòu)的好處是為設(shè)計(jì)良好的計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)，提供了一種分級(jí)的觀點(diǎn)和幫助

答案:對(duì)半導(dǎo)體存儲(chǔ)器的存取時(shí)間和存儲(chǔ)單元的物理位置無(wú)關(guān)，磁帶的存取時(shí)間和存儲(chǔ)單元的物理位置有關(guān)

答案:對(duì)時(shí)序信號(hào)用來(lái)協(xié)調(diào)計(jì)算機(jī)各部件的動(dòng)作

答案:對(duì)計(jì)算機(jī)的硬件特性決定了時(shí)序信號(hào)最基本的體制是電位-脈沖制

答案:對(duì)字節(jié)多路通道主要用于連接大量的低速設(shè)備

答案:對(duì)相對(duì)尋址實(shí)質(zhì)是間接尋址，基址尋址和變址尋址屬于偏移尋址

答案:錯(cuò)DRAM的讀操作通常伴隨著刷新操作

答案:對(duì)雙端口存儲(chǔ)器采用空間并行技術(shù)

答案:對(duì)字存儲(chǔ)容量擴(kuò)展是為了增大存儲(chǔ)器的存儲(chǔ)容量

答案:對(duì)字存儲(chǔ)容量擴(kuò)展的存儲(chǔ)器中，所有芯片同時(shí)工作

答案:錯(cuò)基址尋址的目的在于擴(kuò)大尋址能力

答案:對(duì)“十進(jìn)制加法”指令的微程序，當(dāng)相加的兩數(shù)之和小于等于9時(shí)，不產(chǎn)生進(jìn)位，結(jié)果正確

答案:對(duì)等長(zhǎng)指令字結(jié)構(gòu)的缺點(diǎn)是指令譯碼存在難度，指令的控制較復(fù)雜

答案:錯(cuò)雙端口存儲(chǔ)器具有兩組相互獨(dú)立的讀寫控制電路

答案:對(duì)形成操作數(shù)地址的方式，稱為數(shù)據(jù)尋址方式。操作數(shù)可放在（）中。

答案:內(nèi)存和指令###通用寄存器###專用寄存器流水技術(shù)中的主要問(wèn)題是（）三種相關(guān)，為此需要采取相應(yīng)的技術(shù)對(duì)策，才能保證流水線暢通而不斷流。

答案:控制###資源###數(shù)據(jù)總線定時(shí)是總線系統(tǒng)的又一核心問(wèn)題之一。關(guān)于總線定時(shí)的描述（）是正確的。

答案:在異步定時(shí)協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上，不需要統(tǒng)一的公共時(shí)鐘信號(hào)###在異步定時(shí)中，總線周期的長(zhǎng)度是可變的###在同步定時(shí)協(xié)議中，事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來(lái)確定，總線周期的長(zhǎng)度是固定的###為了同步主方、從方的操作，必須制定總線定時(shí)協(xié)議，通常采用同步定時(shí)與異步定時(shí)兩種方式硬磁盤按盤片結(jié)構(gòu)分為（）兩種。

答案:固定盤片式###可換盤片式關(guān)于指令字長(zhǎng)度的描述，不正確的是（）。

答案:高檔微機(jī)的指令字長(zhǎng)度采用32位的半字長(zhǎng)形式###指令字長(zhǎng)度分為：?jiǎn)巫珠L(zhǎng)、雙字長(zhǎng)、三字長(zhǎng)三種形式。關(guān)于外圍設(shè)備的基本概念中，下列（）是正確的。

答案:各種外圍設(shè)備的數(shù)據(jù)傳輸速率相差很大###如何保證主機(jī)與外圍設(shè)備在時(shí)間上同步，則涉及外圍設(shè)備的定時(shí)問(wèn)題###常用的打印設(shè)備有激光打印機(jī)、彩色噴墨打印機(jī)等，它們都屬于硬拷貝輸出設(shè)備###常用的計(jì)算機(jī)輸入設(shè)備有圖形輸入設(shè)備(鍵盤、鼠標(biāo))、圖像輸入設(shè)備、語(yǔ)音輸入設(shè)備主存與cache的地址映射有（）三種方式。

答案:組相聯(lián)###全相聯(lián)###直接下列關(guān)于集中式仲裁方式和分布式仲裁的描述中正確的是（）。

答案:中央仲裁器按優(yōu)先原則或公平原則進(jìn)行排隊(duì)，然后僅給一個(gè)功能模塊發(fā)出授權(quán)信號(hào)###分布式仲裁不需要中央仲裁器，每個(gè)功能模塊都有自己的仲裁號(hào)和仲裁器###集中式仲裁方式必需有一個(gè)中央仲裁器受理所有功能模塊的總線請(qǐng)求當(dāng)兩個(gè)端口均為開放狀態(tài)(BUSY非為高電平)，且同時(shí)訪問(wèn)存儲(chǔ)器同一個(gè)存儲(chǔ)單元進(jìn)行存取時(shí)，便發(fā)生讀寫沖突，此時(shí)（）。

答案:讀寫操作對(duì)BUSY非變?yōu)榈碗娖降亩丝谑遣黄鹱饔玫南旅鎸?duì)邏輯運(yùn)算描述錯(cuò)誤的是（）。

答案:邏輯乘運(yùn)算規(guī)則相同就得1，不同得0。SRAM讀/寫周期波形圖表明，讀出時(shí)間是（）。

答案:從給出有效地址到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所讀出的數(shù)據(jù)信息所經(jīng)歷的時(shí)間頁(yè)式虛擬存儲(chǔ)系統(tǒng)中，為了避免對(duì)主存訪問(wèn)次數(shù)的增多，可以對(duì)頁(yè)表本身實(shí)行二級(jí)緩存，把頁(yè)表中的最活躍部分存放在（）緩沖器(TLB)中。

答案:轉(zhuǎn)換后援64位雙核安騰處理機(jī)采用了（

）技術(shù)。

答案:流水+資源重復(fù)同步控制是（）。

答案:由統(tǒng)一時(shí)序信號(hào)控制的方式按IEEE754標(biāo)準(zhǔn)，階碼E的值等于指數(shù)的（）加上一個(gè)固定偏移值。

答案:真值e具備“無(wú)存儲(chǔ)器訪問(wèn)”這一優(yōu)點(diǎn)的尋址方式是（）。①隱含尋址②立即尋址③直接尋址④間接尋址⑤寄存器尋址⑥寄存器間接尋址⑦偏移尋址⑧段尋址⑨堆棧尋址

答案:①②⑤⑨寄存器間接尋址方式中，操作數(shù)處在（）。

答案:主存單元流水CPU是由一系列叫做“段”的處理部件組成。和具備m個(gè)并行部件的CPU相比，一個(gè)m段流水CPU的吞吐能力是（）。

答案:具備同等水平在微型機(jī)系統(tǒng)中，外圍設(shè)備通過(guò)（）與主板的系統(tǒng)總線相連接。

答案:適配器早期計(jì)算機(jī)將運(yùn)算器和控制器合在一起稱為CPU。目前的CPU包含了存儲(chǔ)器，因此稱為（）。

答案:中央處理機(jī)下面哪些不屬于DRAM的特點(diǎn)（）。

答案:外圍電路簡(jiǎn)單，速度快，集成度不高正在發(fā)展的InfiniBand標(biāo)準(zhǔn)，瞄準(zhǔn)了高端服務(wù)器市場(chǎng)的最新I/O規(guī)范，它是一種基于（）的體系結(jié)構(gòu)，可連接多達(dá)64000個(gè)服務(wù)器、存儲(chǔ)系統(tǒng)、網(wǎng)絡(luò)設(shè)備，能替代當(dāng)前服務(wù)器中的PCI總線，數(shù)據(jù)傳輸率高達(dá)30GB/s。

答案:開關(guān)16位字長(zhǎng)的定點(diǎn)整數(shù)，采用2的補(bǔ)碼形式表示時(shí)所能表示的整數(shù)范圍是()。

答案:-215～+（215-1）計(jì)算機(jī)采用了多級(jí)存儲(chǔ)體系結(jié)構(gòu)，CPU能直接訪問(wèn)（），但不能直接訪問(wèn)外存。

答案:內(nèi)存下面四種輸入輸出控制方式中完全靠計(jì)算機(jī)程序控制的是（）。

答案:程序查詢方式流水線中造成控制相關(guān)的原因是執(zhí)行（）指令而引起。

答案:條件轉(zhuǎn)移在m×n位不帶符號(hào)的陣列乘法器中，m×n個(gè)被加數(shù)aibj時(shí)通過(guò)（）并行產(chǎn)生的。

答案:m×n個(gè)與門某SRAM芯片，存儲(chǔ)容量為64K×8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（）。

答案:16，8存儲(chǔ)程序并按（）順序執(zhí)行，這是馮?諾依曼型計(jì)算機(jī)的工作原理，也是CPU自動(dòng)工作的關(guān)鍵。

答案:地址計(jì)算機(jī)軟件一般分為（）和應(yīng)用程序兩大類。

答案:系統(tǒng)程序當(dāng)代CPU包括（）。

答案:控制器、運(yùn)算器、cache周期挪用方式常用于（）方式的輸入/輸出中。

答案:DMA下面哪一項(xiàng)是CPU的首要任務(wù)？（）

答案:指令控制操作控制器利用時(shí)序信號(hào)進(jìn)行（），有條不紊地取出一條指令并執(zhí)行這條指令。

答案:定時(shí)按小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有（）兩種表示方法。

答案:純小數(shù)和純整數(shù)8位定點(diǎn)字長(zhǎng)的字，采用2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是（）。

答案:–128～+127多模塊交叉存儲(chǔ)器采用（）并行技術(shù)。

答案:時(shí)間先行進(jìn)位的目的是（）。

答案:快速產(chǎn)生進(jìn)位信號(hào)雙端口存儲(chǔ)器在（）情況下會(huì)發(fā)生讀/寫沖突。

答案:左端口與右端口的地址碼相同某寄存器中的數(shù)值為指令碼，只有CPU的（）才能識(shí)別它。

答案:指令譯碼器在時(shí)序信號(hào)產(chǎn)生器中，CPU可以直接使用環(huán)形脈沖發(fā)生器產(chǎn)生的節(jié)拍脈沖信號(hào)和讀/寫時(shí)序

答案:錯(cuò)磁表面存儲(chǔ)器按某種規(guī)律將一串二進(jìn)制數(shù)字信息變換成磁層中相應(yīng)的磁化元狀態(tài)，實(shí)現(xiàn)信息編碼

答案:對(duì)總線的鏈?zhǔn)讲樵冎俨梅绞絻?yōu)先級(jí)控制靈活

答案:錯(cuò)相對(duì)尋址的好處是程序員無(wú)須用指令的絕對(duì)地址編程

答案:對(duì)多字長(zhǎng)指令的缺點(diǎn)是必須兩次或多次訪問(wèn)內(nèi)存以取出一整條指令，降低了CPU的運(yùn)算速度，又占用了更多的存儲(chǔ)空間

答案:對(duì)在方框圖語(yǔ)言中，菱形符號(hào)代表某種判別或測(cè)試

答案:對(duì)DRAM刷新周期指的是從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止的時(shí)間間隔

答案:對(duì)運(yùn)算器只做算術(shù)運(yùn)算

答案:錯(cuò)cache寫操作策略為了將最新數(shù)據(jù)寫入cache

答案:錯(cuò)硬盤主要有可移動(dòng)磁頭固定盤片的磁盤機(jī)、固定磁頭磁盤機(jī)、可移動(dòng)磁頭可換盤片的磁盤機(jī)三種類型

答案:對(duì)字長(zhǎng)位數(shù)擴(kuò)展是為了提高存儲(chǔ)器的傳輸能力

答案:對(duì)同步定時(shí)具有較高的傳輸頻率

答案:對(duì)磁盤存儲(chǔ)器的存取時(shí)間由找道、等待和數(shù)據(jù)傳送三部分時(shí)間組成

答案:對(duì)雙端口存儲(chǔ)器屬于并行存儲(chǔ)器

答案:對(duì)PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送

答案:對(duì)半導(dǎo)體存儲(chǔ)器屬于隨機(jī)存儲(chǔ)器，磁帶屬于順序存儲(chǔ)器

答案:對(duì)DRAM存儲(chǔ)元通過(guò)電容器上的電荷量來(lái)體現(xiàn)所存儲(chǔ)的信息

答案:對(duì)cache組相聯(lián)映射方式?jīng)]有缺點(diǎn)

答案:錯(cuò)浮點(diǎn)運(yùn)算器中階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算。

答案:錯(cuò)運(yùn)算器只做邏輯運(yùn)算

答案:錯(cuò)cache全相聯(lián)映射方式的缺點(diǎn)是比較器電路復(fù)雜，效率低，速度慢

答案:對(duì)選擇型DMA控制器在物理上可以連接多個(gè)設(shè)備

答案:對(duì)DRAM寫入時(shí)會(huì)伴隨刷新操作

答案:錯(cuò)在計(jì)算機(jī)多級(jí)層次結(jié)構(gòu)中，每一級(jí)上都能進(jìn)行程序設(shè)計(jì)，無(wú)需下面各級(jí)的支持

答案:錯(cuò)選擇型DMA控制器適合數(shù)據(jù)傳輸速率很低的設(shè)備

答案:錯(cuò)選擇通道又稱為高速通道

答案:對(duì)在計(jì)算機(jī)多級(jí)層次結(jié)構(gòu)中，下層是上層的基礎(chǔ)，上層是下層的擴(kuò)展

答案:對(duì)總線的同步定時(shí)不需要統(tǒng)一的公共時(shí)鐘

答案:錯(cuò)cache寫操作策略可避免因cache命中率下降導(dǎo)致存儲(chǔ)系統(tǒng)的效率損失

答案:對(duì)cache命中率能夠達(dá)到1

答案:錯(cuò)為了使計(jì)算機(jī)能直接處理十進(jìn)制形式的數(shù)據(jù)，采用兩種表示形式：（）。

答案:字符串形式###壓縮的十進(jìn)制數(shù)串形式磁盤存儲(chǔ)器的主要技術(shù)指標(biāo)有：存儲(chǔ)容量、（）。

答案:存儲(chǔ)密度###平均存取時(shí)間###數(shù)據(jù)傳輸速率通用計(jì)算機(jī)分為（）、單片機(jī)、多核機(jī)六類，其結(jié)構(gòu)復(fù)雜性、性能、價(jià)格依次遞減。

答案:大型機(jī)###服務(wù)器###超級(jí)計(jì)算機(jī)###PC機(jī)數(shù)的真值變成機(jī)器碼時(shí)有四種表示方法：原碼表示法，（）。

答案:反碼表示法###移碼表示法###補(bǔ)碼表示法存儲(chǔ)器的技術(shù)指標(biāo)有存儲(chǔ)容量、（）。

答案:存儲(chǔ)周期###存取時(shí)間###存儲(chǔ)器帶寬并行處理技術(shù)主要有三種形式：（）。

答案:時(shí)間并行+空間并行###空間并行###時(shí)間并行下列關(guān)于指令尋址方式的描述，正確的是（）。

答案:形成指令地址的方式，稱為指令尋址方式###指令尋址方式由指令計(jì)數(shù)器來(lái)跟蹤###指令尋址有順序?qū)ぶ泛吞S尋址兩種方式現(xiàn)代計(jì)算機(jī)的數(shù)據(jù)尋址方式按操作數(shù)的物理位置不同，其類型和特點(diǎn)描述正確的是（）。

答案:RR型比和RS型執(zhí)行的速度快###有RR型和RS型關(guān)于光盤和磁光盤的概念描述中，下列（）是正確的。

答案:只讀型光盤和磁光盤：記錄的信息只能讀出，不能被修改###一次型光盤和磁光盤：用戶可在這種盤上記錄信息，但只能寫一次，寫后的信息不能再改變，只能讀###光盤由于存儲(chǔ)容量大、耐用、易保存等優(yōu)點(diǎn)，因此成為計(jì)算機(jī)大型軟件的傳播載體和電子出版物的媒體。###重寫型光盤和磁光盤：用戶可對(duì)這類光盤進(jìn)行隨機(jī)寫入、擦除或重寫信息硬磁盤按磁頭結(jié)構(gòu)分為（）兩種。

答案:可移動(dòng)磁頭###固定磁頭計(jì)算機(jī)系統(tǒng)的低速I/O設(shè)備最適合連接的總線是（）。

答案:LAGACY總線已知cache存儲(chǔ)周期為40ns，主存存取周期為200ns。cache/主存系統(tǒng)平均訪問(wèn)時(shí)間為50ns，cache的命中率是（）。

答案:93.75%通道是一個(gè)特殊功能的處理器。它有自己的（）和程序?qū)ｉT負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制，從而使CPU將“傳輸控制”的功能下放給通道，CPU只負(fù)責(zé)數(shù)據(jù)處理功能。

答案:指令不論微型機(jī)還是超級(jí)計(jì)算機(jī)，并行處理技術(shù)已成為計(jì)算機(jī)技術(shù)發(fā)展的主流。并行處理技術(shù)可貫穿于（）加工的各個(gè)步驟和階段。

答案:信息總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的（）機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通道，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作。

答案:互聯(lián)發(fā)生中斷請(qǐng)求的條件是（）。

答案:一條指令執(zhí)行結(jié)束定點(diǎn)運(yùn)算器和浮點(diǎn)運(yùn)算器的（）復(fù)雜程度有所不同。早期微型機(jī)中浮點(diǎn)運(yùn)算器放在CPU芯片外，隨著高密度集成電路技術(shù)的發(fā)展，現(xiàn)已移至CPU內(nèi)部。

答案:結(jié)構(gòu)單總線結(jié)構(gòu)的運(yùn)算器要完成C=A+B的操作需要（）次串行的總線選通操作。

答案:3LAD指令的執(zhí)行周期需要2個(gè)CPU周期，其原因是（）。

答案:LAD指令執(zhí)行時(shí)，數(shù)據(jù)總線DBUS上需要分時(shí)傳送地址和數(shù)據(jù)計(jì)算機(jī)要求cache的命中率接近于（）。

答案:1移碼表示法主要用于表示浮點(diǎn)數(shù)的階碼E，以利于比較兩個(gè)指數(shù)的大小和（）操作。

答案:對(duì)階浮點(diǎn)數(shù)階碼采用移碼時(shí)，乘除法中的階碼加/減操作，敘述錯(cuò)誤的是（）。

答案:直接用移碼實(shí)現(xiàn)，運(yùn)算結(jié)果不需要修正。堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，MSP為SP指示器的棧頂單元，如果操作的動(dòng)作是：（A）→MSP，（SP）-1→SP，那么出棧的動(dòng)作應(yīng)是（）。

答案:（SP）+1→SP，（MSP）→A對(duì)cache的直接映射而言，可采用的替換策略是（）。

答案:把某特定位置上的原主存塊換出cache下述I/O控制方式中，（）主要由程序?qū)崿F(xiàn)。

答案:中斷方式通道與CPU（）使用內(nèi)存，實(shí)現(xiàn)了CPU內(nèi)部的數(shù)據(jù)處理與I/O設(shè)備的平行工作。

答案:分時(shí)某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為70MHZ，總線帶寬是（）。

答案:560MB/sCRT的分辨率為1024*1024像素，像素的顏色數(shù)為256，則刷新存儲(chǔ)器的容量為（）。

答案:1MB一臺(tái)計(jì)算機(jī)中機(jī)器指令的集合，稱為這臺(tái)計(jì)算機(jī)的（）。

答案:指令系統(tǒng)程序查詢方式是CPU管理I/O設(shè)備的最簡(jiǎn)單方式，CPU定期執(zhí)行（）程序，主動(dòng)來(lái)了解設(shè)備的工作狀態(tài)。這種方式浪費(fèi)CPU的寶貴資源。

答案:設(shè)備服務(wù)微程序控制器組成中不包括（）。

答案:程序計(jì)數(shù)器CPU中跟蹤指令后繼地址的寄存器是（）。

答案:程序計(jì)數(shù)器I/O接口部件在它動(dòng)態(tài)聯(lián)結(jié)的兩個(gè)功能部件間起著（）和轉(zhuǎn)換器的作用，以便實(shí)現(xiàn)彼此之間的信息傳送。

答案:緩沖器指令系統(tǒng)采用不同尋址方式的目的是（）。

答案:縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性下列不能反映主存速度的指標(biāo)是（）。

答案:存儲(chǔ)容量隨著（）技術(shù)的發(fā)展和對(duì)機(jī)器速度的要求，硬連線邏輯設(shè)計(jì)思想又得到了重視。

答案:VLSI在虛擬存儲(chǔ)機(jī)制中，由操作系統(tǒng)在硬件的支持下對(duì)程序進(jìn)行虛地址到實(shí)地址的變換，這一過(guò)程稱為程序的（）。

答案:再定位運(yùn)算器雖有許多部件組成，但核心部件是（）。

答案:算術(shù)邏輯運(yùn)算單元交叉存儲(chǔ)器實(shí)質(zhì)上是一種______存儲(chǔ)器，它能_____執(zhí)行______獨(dú)立的讀寫操作。（）

答案:模塊式，并行，多個(gè)主存儲(chǔ)器和CPU之間增加cache的目的是（）。

答案:解決CPU和主存之間的速度匹配問(wèn)題以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是（）。

答案:SS型指令一個(gè)計(jì)算機(jī)系統(tǒng)的性能，不僅取決于CPU，還取決于（）速度。

答案:I/O頁(yè)式虛擬存儲(chǔ)系統(tǒng)中，虛地址空間和主存空間都被分成大小相等的頁(yè)，通過(guò)（）可以把虛地址轉(zhuǎn)換成物理地址。

答案:頁(yè)表下列哪個(gè)不是磁盤控制器的功能（）。

答案:驅(qū)動(dòng)磁頭沿盤面徑向位置運(yùn)動(dòng)以尋找目標(biāo)磁道位置浮點(diǎn)數(shù)x和y進(jìn)行加法運(yùn)算時(shí)，經(jīng)過(guò)對(duì)階操作后，階碼應(yīng)為（）。

答案:Ex,Ey中較大的階碼電子數(shù)字計(jì)算機(jī)分為（）和通用計(jì)算機(jī)兩大類。

答案:專用計(jì)算機(jī)某DRAM芯片，其存儲(chǔ)容量為512K×8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（）。

答案:19，8采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)（）時(shí)間。

答案:存儲(chǔ)周期浮點(diǎn)數(shù)的表示范圍和精度取決于()。

答案:階碼的位數(shù)和尾數(shù)的位數(shù)指令周期是指（）。

答案:CPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間中斷向量地址是（）。

答案:中斷服務(wù)例行程序入口地址字符信息屬于（）數(shù)據(jù)，是處理非數(shù)值領(lǐng)域的問(wèn)題。國(guó)際上采用的字符系統(tǒng)是七單位的ASCII碼。

答案:符號(hào)定點(diǎn)計(jì)算機(jī)用來(lái)進(jìn)行（）。

答案:定點(diǎn)數(shù)運(yùn)算程序中斷處理過(guò)程可以（）進(jìn)行，優(yōu)先級(jí)高的設(shè)備可以中斷優(yōu)先級(jí)低的中斷服務(wù)程序。

答案:嵌套已知cache命中率h=0.98，主存比cache慢4倍，主存存取周期為200ns，cache/主存系統(tǒng)的效率是（）。

答案:0.8（）是針對(duì)某一應(yīng)用課題領(lǐng)域開發(fā)的軟件。

答案:應(yīng)用程序（）提供CPU周期(也稱機(jī)器周期)所需的時(shí)序信號(hào)。

答案:時(shí)序信號(hào)產(chǎn)生器一個(gè)定點(diǎn)數(shù)由（）和數(shù)值域兩部分組成。

答案:符號(hào)位指令格式分析主要關(guān)注的是（）。①弄清楚操作碼的位數(shù)，從而確定它能表示多少個(gè)操作或者多少條指令②弄清楚指令字長(zhǎng)與機(jī)器字長(zhǎng)的倍數(shù)，以及操作數(shù)地址的數(shù)量③弄清楚操作數(shù)從何而來(lái)④弄清楚操作碼和地址碼的關(guān)系

答案:①②③指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實(shí)現(xiàn)（）。

答案:程序的條件轉(zhuǎn)移或無(wú)條件轉(zhuǎn)移在計(jì)算機(jī)系統(tǒng)中，CPU對(duì)外圍設(shè)備的管理方式有：（）。每種方式都需要硬件和軟件結(jié)合起來(lái)進(jìn)行。

答案:通道方式###DMA方式###程序中斷方式###程序查詢方式在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉（

）標(biāo)志，以防本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。

答案:中斷屏蔽DMA控制器按其組成結(jié)構(gòu)，分為（）兩類。

答案:多路型###選擇型關(guān)于SCSI與IEEE1394接口的描述，（）是正確的。

答案:并行I/O接口SCSI與串行I/O接口IEEE1394是兩個(gè)最具權(quán)威性和發(fā)展前景的標(biāo)準(zhǔn)接口技術(shù)###IEEE1394與SCSI接口相比，它具有更高的數(shù)據(jù)傳輸速率和數(shù)據(jù)傳送的實(shí)時(shí)性，具有更小的體積和連接的方便性###SCSI是系統(tǒng)級(jí)接口，是處于主適配器和智能設(shè)備控制器之間的并行I/O接口，改進(jìn)的SCSI可允許連接1～15臺(tái)不同類型的高速外圍設(shè)備通道有兩種類型：（）。

答案:選擇通道###多路通道DMA方式采用以下三種方法：（）。

答案:DMA與CPU交替訪內(nèi)###停止CPU訪內(nèi)###周期挪用當(dāng)代的總線標(biāo)準(zhǔn)大都能支持以下數(shù)據(jù)傳送模式：（）。

答案:廣播、廣集操作###寫后讀、讀修改寫操作###讀/寫操作###塊傳送操作關(guān)于同步定時(shí)方式，下列說(shuō)法錯(cuò)誤的是（）。

答案:同步定時(shí)不需要統(tǒng)一的公共時(shí)鐘下列說(shuō)法中錯(cuò)誤的是的（）。

答案:鏈?zhǔn)讲樵冎俨梅绞絻?yōu)先級(jí)控制靈活下列不屬于總線接口功能的是（

）。

答案:溢出檢驗(yàn)關(guān)于PCI總線的描述，下列（）是正確的。

答案:PCI總線采用同步定時(shí)協(xié)議和集中式仲裁策略，并具有自動(dòng)配置能力###PCI總線是當(dāng)前實(shí)用的總線，是一個(gè)高帶寬且與處理器無(wú)關(guān)的標(biāo)準(zhǔn)總線，又是重要的層次總線下列敘述中錯(cuò)誤的是（）。

答案:當(dāng)代總線CPU是總線上唯一的主控者比較水平型微指令和垂直型微指令，下列說(shuō)法錯(cuò)誤的是（

）。

答案:由水平型微指令解釋指令的微程序，有微指令字較短而微程序長(zhǎng)的特點(diǎn)。RISCCPU是繼承CISC的成功技術(shù)，并在克服CISC機(jī)器缺點(diǎn)的基礎(chǔ)上發(fā)展起來(lái)的。RISC機(jī)器的三個(gè)基本要素是：（）。

答案:強(qiáng)調(diào)指令流水線的優(yōu)化###一個(gè)有限的簡(jiǎn)單指令集###CPU配備大量的通用寄存器關(guān)于方框圖語(yǔ)言，下面哪種說(shuō)法錯(cuò)誤？

答案:一個(gè)判別或測(cè)試單獨(dú)占用一個(gè)CPU周期下面哪一項(xiàng)是CPU的首要任務(wù)？

答案:指令控制下列描述RISC機(jī)器和流水CPU的關(guān)系，（）是正確的。

答案:RISC機(jī)器一定是流水CPU###奔騰CPU是流水CPU，奔騰機(jī)是CISC機(jī)器###流水CPU不一定是RISC機(jī)器異步控制常用于（

）作為其主要控制方式。

答案:在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問(wèn)主存與外圍設(shè)備時(shí)作為其主要控制方式以下有關(guān)運(yùn)算器的描述，（）是正確的。

答案:算術(shù)運(yùn)算與邏輯運(yùn)算下列關(guān)于操作數(shù)基本尋址方式的描述中正確的是（）。①變址尋址的實(shí)現(xiàn)程序塊的規(guī)律性變化②基址尋址的目的在于擴(kuò)大尋址能力