數(shù)字邏輯與數(shù)字系統(tǒng)：組合邏輯

1數(shù)字邏輯與數(shù)字系統(tǒng)課程題目：22.1組合邏輯分析2.2組合邏輯設(shè)計(jì)2.3組合邏輯電路的等價(jià)變換2.4數(shù)據(jù)選擇器與分配器2.5譯碼器和編碼器2.6數(shù)據(jù)比較器和加法器2.7奇偶校驗(yàn)器第2章組合邏輯

32.3組合邏輯電路的等價(jià)變換第2章組合邏輯

2.3.1狄摩根定理的應(yīng)用

2.3.2與非門、或非門作為通用元件

2.3.3利用與非門／非或門進(jìn)行等價(jià)變換

2.3.4邏輯函數(shù)的“與或非”門實(shí)現(xiàn)

42.3組合邏輯電路的等價(jià)變換第2章組合邏輯

2.3.1狄摩根定理的應(yīng)用與非門、非或門等價(jià)性驗(yàn)證:上圖畫出了與非門和非或門，它們?cè)谶壿嬌鲜堑葍r(jià)的，即與非門等價(jià)于非或門。這可以用狄摩根定理證明。右圖列出了真值表，我們看到這兩個(gè)邏輯門的輸入輸出完全一致。52.3組合邏輯電路的等價(jià)變換第2章組合邏輯

2.3.1狄摩根定理的應(yīng)用非與門、或非門等價(jià)性驗(yàn)證：

上圖畫出了或非門和非與門，它們?cè)谶壿嬌弦彩堑葍r(jià)的，即或非門等價(jià)于非與門?？捎玫夷Ωɡ碜C明。右圖列出了真值表，我們看到這兩個(gè)邏輯門的輸入輸出完全一致。

62.3組合邏輯電路的等價(jià)變換第2章組合邏輯

2.3.2與非門、或非門作為通用元件“條條大路通長安”。一個(gè)邏輯函數(shù)，可以用“與非門”實(shí)現(xiàn)，可以用“或非門”實(shí)現(xiàn)，也可以用“與或非門”實(shí)現(xiàn)。這種邏輯變換帶來了很大靈活性。但我們要考慮的是：

你手頭有什么邏輯器件？

設(shè)計(jì)中以節(jié)省器件為目標(biāo)，還是提高工作速度為目標(biāo)？

特別是要考慮信號(hào)經(jīng)過門的級(jí)數(shù)越多，傳輸延遲時(shí)間就越長。72.3組合邏輯電路的等價(jià)變換第2章組合邏輯

2.3.2與非門、或非門作為通用元件【例10】與非門作為通用元件，如圖所示。需要注意的是，信號(hào)每經(jīng)過一級(jí)與非門，延遲時(shí)間為一個(gè)ty

。因此在（b）、（c）情況下傳輸延遲為2ty。

與非門作為通用元件，演示。82.3組合邏輯電路的等價(jià)變換第2章組合邏輯

2.3.2與非門、或非門作為通用元件【例11】或非門作為通用元件，如圖所示。或非門作為通用元件，演示。92.3組合邏輯電路的等價(jià)變換第2章組合邏輯

2.3.3利用與非門／非或門進(jìn)行等價(jià)變換圖示，左邊的邏輯門電路實(shí)現(xiàn)與或運(yùn)算，中間輸出與輸入帶兩個(gè)小圓圈符號(hào)，它表示“非”運(yùn)算，連續(xù)兩個(gè)非，可以將非符號(hào)（小圓圈）取消，因此等價(jià)于右邊的邏輯電路。顯然右邊邏輯電路的傳輸速度快２倍。102.3組合邏輯電路的等價(jià)變換第2章組合邏輯

2.3.4

邏輯函數(shù)的“與或非”門實(shí)現(xiàn)將最簡“與或”表達(dá)式變換為“與或非”表達(dá)式的方法有兩種：

一是對(duì)F兩次求反；

二是對(duì)F一次求反。112.3組合邏輯電路的等價(jià)變換第2章組合邏輯

2.3.4

邏輯函數(shù)的“與或非”門實(shí)現(xiàn)對(duì)F兩次求反【例12】用與或非門實(shí)現(xiàn)函數(shù)F=AB+BC+AC。對(duì)F一次求反。比較可知，對(duì)F一次求反所得之結(jié)果速度快，信號(hào)傳輸只經(jīng)過兩級(jí)門。122.4數(shù)據(jù)選擇器與分配器

第2章組合邏輯

2.4.1數(shù)據(jù)選擇器數(shù)據(jù)選擇器是多路輸入、單路輸出的組合邏輯構(gòu)件。又稱：多路轉(zhuǎn)換器

多路開關(guān)

多路轉(zhuǎn)換器

多路開關(guān)決定哪一路數(shù)據(jù)能夠被輸出

用途：時(shí)分多路復(fù)用

數(shù)據(jù)輸入輸出開關(guān)位置由控制信號(hào)決定可稱為4選1數(shù)據(jù)選擇器D0D1D2D3Y地址輸入S1S0132.4數(shù)據(jù)選擇器與分配器

2.4.1數(shù)據(jù)選擇器數(shù)據(jù)選擇器是多路輸入、單路輸出的組合邏輯構(gòu)件。又稱：多路轉(zhuǎn)換器

多路開關(guān)

其中Di（i=0,1，2，3）是四路數(shù)據(jù)輸入。

mi是兩個(gè)地址輸入（S1,S0）的4個(gè)最小項(xiàng)。142.4數(shù)據(jù)選擇器與分配器

第2章組合邏輯

2.4.1數(shù)據(jù)選擇器邏輯結(jié)構(gòu)（74LS153為例）數(shù)據(jù)輸入端

（D0,D1,D2,D3）：

四路輸入數(shù)據(jù)。數(shù)據(jù)輸出端（Y）：一路輸出數(shù)據(jù)。地址輸入端（S0,S1）：用于輸入選擇控制152.4數(shù)據(jù)選擇器與分配器

2.4.1數(shù)據(jù)選擇器邏輯波形（74LS153為例）數(shù)據(jù)輸入端

（D0,D1,D2,D3）：

四路輸入數(shù)據(jù)。數(shù)據(jù)輸出端（Y）：一路輸出數(shù)據(jù)。地址輸入端（S0,S1）：用于輸入選擇控制162.4數(shù)據(jù)選擇器與分配器

2.4.1數(shù)據(jù)選擇器74LS153是四選一數(shù)據(jù)選擇器邏輯功能表

四選一數(shù)據(jù)選擇器的邏輯表達(dá)式：其中Di（i=0,1，2，3）是四路數(shù)據(jù)輸入。

mi是兩個(gè)地址輸入（S1,S0）的4個(gè)最小項(xiàng)。172.4數(shù)據(jù)選擇器與分配器

2.4.1數(shù)據(jù)選擇器八選一數(shù)據(jù)選擇器：

八選一數(shù)據(jù)選擇器的邏輯表達(dá)式：

其中Di（i=0,1...7）是八路數(shù)據(jù)輸入。Mi是3個(gè)地址輸入（A2,A1,A0）的8個(gè)最小項(xiàng)

集成8選1數(shù)據(jù)選擇器74LS151182.4數(shù)據(jù)選擇器與分配器

第2章組合邏輯

2.4.2數(shù)據(jù)分配器數(shù)據(jù)分配器是單路輸入、多路輸出的組合邏輯構(gòu)件。

即：決定數(shù)據(jù)從哪一路輸出用途：數(shù)據(jù)交換f0Df1f2f34

路數(shù)據(jù)分配器工作示意圖S1S0一路輸入多路輸出地址碼輸入10f1=DD192.4數(shù)據(jù)選擇器與分配器

第2章組合邏輯

2.4.2數(shù)據(jù)分配器1線－4線數(shù)據(jù)分配器的功能框圖D數(shù)據(jù)輸入端：

一路輸入數(shù)據(jù)。數(shù)據(jù)輸出端（f0,f1,f2,f3）：四路輸出數(shù)據(jù)。地址輸入端（S0,S1）：用于輸入選擇控制202.4數(shù)據(jù)選擇器與分配器

第2章組合邏輯

2.4.2數(shù)據(jù)分配器由地址碼決定將輸入數(shù)據(jù)Ｄ送給哪１路輸出。真值表邏輯表達(dá)式地址變量輸入數(shù)據(jù)212.4數(shù)據(jù)選擇器與分配器

第2章組合邏輯

2.4.2數(shù)據(jù)分配器邏輯圖222.4數(shù)據(jù)選擇器與分配器

2.4.2數(shù)據(jù)分配器利用數(shù)據(jù)選擇器與分配器設(shè)計(jì)一個(gè)實(shí)現(xiàn)8路數(shù)據(jù)傳輸?shù)倪壿嬰娐贰?/p>

它們的地址輸入端A2A1A0連在一起

使A2A1A0上的控制信號(hào)依次由000--001--010--011--100--101--110--111定時(shí)變化，則可以分時(shí)實(shí)現(xiàn)8路數(shù)據(jù)傳輸。

8路數(shù)據(jù)傳輸?shù)倪壿嬰娐穼?shí)現(xiàn)232.5譯碼器和編碼器第2章組合邏輯

2.5.1譯碼器把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼,實(shí)現(xiàn)譯碼功能的組合邏輯電路稱為譯碼器輸入是一組二進(jìn)制代碼－－輸出是一組高低電平信號(hào)（只有一個(gè)定義為有效）實(shí)現(xiàn)：對(duì)于每輸入一組不同的代碼：只有一個(gè)輸出呈現(xiàn)有效狀態(tài)，其他都無效，可實(shí)現(xiàn)按照編碼選擇應(yīng)用：如地址譯碼器242.5譯碼器和編碼器第2章組合邏輯

2.5.1譯碼器3位二進(jìn)制譯碼器真值表輸入：3位二進(jìn)制代碼輸出：8個(gè)互斥的信號(hào)252.5譯碼器和編碼器第2章組合邏輯

2.5.1譯碼器邏輯表達(dá)式邏輯圖電路特點(diǎn)：與門組成的陣列262.5譯碼器和編碼器2.5.1譯碼器1.3線8線譯碼器和2線4線譯碼器3線-8線譯碼器可對(duì)8線中的某一線進(jìn)行譯碼3線-8線譯碼器演示

272.5譯碼器和編碼器2.5.1譯碼器3線8線譯碼器A2、A1、A0為二進(jìn)制譯碼輸入端，為譯碼輸出端（低電平有效），G1、、為選通控制端。當(dāng)G1＝1、時(shí)，譯碼器處于工作狀態(tài);當(dāng)G1＝0、時(shí)，譯碼器處于禁止?fàn)顟B(tài)。282.5譯碼器和編碼器2.5.1譯碼器2.七段數(shù)字譯碼顯示系統(tǒng)采用七段熒光數(shù)碼管的顯示系統(tǒng)組成：

譯碼／驅(qū)動(dòng)器74LS48和共陰極熒光數(shù)碼管BS201A：７個(gè)發(fā)光二極管共用一個(gè)陰極292.5譯碼器和編碼器2.5.1譯碼器2.七段數(shù)字譯碼顯示系統(tǒng)采用七段熒光數(shù)碼管的顯示系統(tǒng)組成：

譯碼／驅(qū)動(dòng)器74LS48和共陰極熒光數(shù)碼管BS201A：７個(gè)發(fā)光二極管共用一個(gè)陰極顯示系統(tǒng)演示

302.5譯碼器和編碼器2.5.2編碼器對(duì)所處理的信息或數(shù)據(jù)賦予二進(jìn)制代碼，稱為編碼。

1.普通編碼器在任意一時(shí)刻所有輸入線中只允許一個(gè)輸入線上有信號(hào)（否則編碼器將發(fā)生混亂）。

為某個(gè)輸入引腳產(chǎn)生一個(gè)碼，如為每個(gè)按鍵生成一個(gè)BCD碼。普通編碼器優(yōu)先編碼器313位二進(jìn)制編碼器輸入8個(gè)互斥的信號(hào)輸出3位二進(jìn)制代碼邏輯表達(dá)式323位二進(jìn)制編碼器輸入8個(gè)互斥的信號(hào)輸出3位二進(jìn)制代碼邏輯表達(dá)式邏輯圖2.5譯碼器和編碼器2.5.2編碼器332.5譯碼器和編碼器2.5.2編碼器8421BCD碼編碼器輸入10個(gè)互斥的數(shù)碼輸出4位二進(jìn)制代碼真值表348421BCD碼編碼器真值表邏輯表達(dá)式358421BCD碼編碼器邏輯表達(dá)式邏輯圖362.5譯碼器和編碼器2.5.2編碼器2.優(yōu)先編碼器不同于普通編碼器：

它允許多個(gè)輸入線上同時(shí)有信號(hào)。

如何解決混亂？

答：按優(yōu)先順序進(jìn)行排隊(duì)，僅對(duì)優(yōu)先級(jí)別最高的輸入信號(hào)編碼。

74LS148是8：3線優(yōu)先編碼器：372.5譯碼器和編碼器2.5.2編碼器2.優(yōu)先編碼器優(yōu)先編碼器382.5譯碼器和編碼器2.5.2編碼器設(shè)計(jì)十進(jìn)制數(shù)字鍵盤的編碼邏輯。

十進(jìn)制數(shù)字鍵盤的編碼邏輯演示392.6數(shù)據(jù)比較器和加法器第2章組合邏輯

2.6.1數(shù)據(jù)比較器定義:用來完成兩組二進(jìn)制數(shù)碼大小比較的邏輯電路，稱為數(shù)據(jù)比較器。

1位數(shù)值比較器設(shè)A＞B時(shí)L1＝1；A＜B時(shí)L2＝1；A＝B時(shí)L3＝1。得1位數(shù)值比較器的真值表。402.6數(shù)據(jù)比較器和加法器第2章組合邏輯

2.6.1數(shù)據(jù)比較器1位數(shù)值比較器設(shè)A＞B時(shí)L1＝1；A＜B時(shí)L2＝1；A＝B時(shí)L3＝1。得1位數(shù)值比較器的真值表。邏輯表達(dá)式412.6數(shù)據(jù)比較器和加法器第2章組合邏輯

2.6.1數(shù)據(jù)比較器1位數(shù)值比較器設(shè)A＞B時(shí)L1＝1；A＜B時(shí)L2＝1；A＝B時(shí)L3＝1。得1位數(shù)值比較器的真值表。邏輯表達(dá)式邏輯圖422.6數(shù)據(jù)比較器和加法器第2章組合邏輯

2.6.1數(shù)據(jù)比較器4位比較器74HC85：功能框圖邏輯符號(hào)和引腳圖設(shè)A＞B時(shí)L1＝1；A＜B時(shí)L2＝1；A＝B時(shí)L3＝1。得1位數(shù)值比較器的真值表。432.6數(shù)據(jù)比較器和加法器2.6.1數(shù)據(jù)比較器4位比較器74HC85442.6數(shù)據(jù)比較器和加法器2.6.1數(shù)據(jù)比較器4位比較器74HC85真值表中的輸入變量包括A3與B3、A2與B2、A1與B1

、A0與B0和A‘與B’的比較結(jié)果，A‘>B’、A‘<B’和A‘=B’。A＇與B＇是另外兩個(gè)低位數(shù)，設(shè)置低位數(shù)比較結(jié)果輸入端，是為了能與其它數(shù)值比較器連接，以便組成更多位數(shù)的數(shù)值比較器；452.6數(shù)據(jù)比較器和加法器2.6.1數(shù)據(jù)比較器4位比較器74HC85真值表中的3個(gè)輸出信號(hào)L1(A＞B)、L2(A＜B)、和L3(A＝B)分別表示本級(jí)的比較結(jié)果。464位比較器74HC85474位比較器74HC85484位比較器74HC85邏輯圖492.6數(shù)據(jù)比較器和加法器第2章組合邏輯

2.6.1數(shù)據(jù)比較器例16使用74HC85比較器組成８位比較器。需要２片74HC85比較器，才能組成８位比較器。502.6數(shù)據(jù)比較器和加法器2.6.2加法器1、半加器能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。加數(shù)本位的和向高位的進(jìn)位512.6數(shù)據(jù)比較器和加法器2.6.2加法器2、全加器能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。Ai、Bi：加數(shù)，Ci-1：低位來的進(jìn)位，Si：本位的和，Ci：向高位的進(jìn)位。522.6數(shù)據(jù)比較器和加法器2.6.2加法器2、全加器能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。532.6數(shù)據(jù)比較器和加法器2.6.2加法器2、全加器能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。542.6數(shù)據(jù)比較器和加法器2.6.2加法器3、串行加法器串行加法器：由多個(gè)全加器（FA）串行連接而成。串行進(jìn)位方式，進(jìn)位信號(hào)逐位向上傳遞，延遲大Si和Ci的邏輯表達(dá)式：Si=Ai⊕Bi⊕Ci-1

Ci=AiBi+AiCi-1+BiCi-1=AiBi+(Ai⊕Bi)Ci-1可見，進(jìn)位信號(hào)逐位傳遞后才能形成552.6.2加法器4、并行加法器進(jìn)位生成項(xiàng)進(jìn)位傳遞條件進(jìn)位表達(dá)式和表達(dá)式設(shè)A=A4A3A2A1

B=B4B3B2B1

S1=A1⊕B1⊕C0

C1=A1B1+(A1⊕B1)C0

S2=A2⊕B2⊕C1

C2=A2B2+(A2⊕B2)C1

S3=A3⊕B3⊕C2

C3=A3B3+(A3⊕B3)C2

S4=A4⊕B4⊕C3

C4=A4B4+(A4⊕B4)C3超前進(jìn)位加法器和表達(dá)式進(jìn)位表達(dá)式562.6.2加法器4、并行加法器進(jìn)位生成項(xiàng)進(jìn)位傳遞條件進(jìn)位表達(dá)式和表達(dá)式4位超前進(jìn)位加法器遞推公式C1=G1+P1C0C2=G2+P2C1=G2+P2G1+P2P1C0C3=G3+P3C2=G3+P3G2+P3P2P1G1+P3P2P1C0C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0

C4的表達(dá)式說明，最低位的進(jìn)位符號(hào)C0可以超前傳送到最高位C4上，從而使加法器的運(yùn)算速度大大加快了。572.6.2加法器4、并行加法器并行加法器演示582.6.2加法器4、并行加法器592.6.2加法器4、并行加法器602.7奇偶校驗(yàn)器第2章組合邏輯

2.7.1奇偶校驗(yàn)的基本原理奇偶校驗(yàn)器:利用奇(偶)校驗(yàn)方法進(jìn)行檢錯(cuò)的組合邏輯電路奇偶校驗(yàn)原理：

根據(jù)代碼中全部位數(shù)相加的“和”來進(jìn)行奇校驗(yàn)或偶校驗(yàn)。2比特求和4比特求和“和”操作的特點(diǎn)：偶數(shù)個(gè)1，它的和總是0；奇數(shù)個(gè)1，它的和總是1。612.7奇偶校驗(yàn)器第2章組合邏輯

2.7.2具有奇偶校驗(yàn)的數(shù)據(jù)傳輸9位奇偶校驗(yàn)器74LS280邏輯框圖功能表Fod=I0⊕I1⊕I2⊕I3⊕I4⊕I5⊕I6⊕I7⊕I8

622.7奇偶校驗(yàn)器2.7.2具有奇偶校驗(yàn)的數(shù)據(jù)傳輸采用兩片9位奇偶校驗(yàn)器74LS280奇校驗(yàn)器的8位數(shù)據(jù)傳輸在發(fā)送端：信息碼由8位原信息碼和一位校驗(yàn)碼（監(jiān)督碼）組成采用奇校驗(yàn)I8＝1Fod=（I0⊕I1⊕I2⊕I3⊕I4⊕I5⊕I6⊕I7）⊕I8發(fā)送端接收端632.7奇偶校驗(yàn)器2.7.2具有奇偶校驗(yàn)的數(shù)據(jù)傳輸采用兩片9位奇偶校驗(yàn)器74LS280奇校驗(yàn)器的8位數(shù)據(jù)傳輸在發(fā)送端：９位