《數(shù)字電子技術(shù)基礎(chǔ)》課件第3章集成邏輯門

>總目錄退出數(shù)字集成電路的分類各種系列門電路的性能比較數(shù)字集成電路型號(hào)的命名法CMOS，ECL器件型號(hào)組成符號(hào)意義TTL與非門的工作原理TTL與非門的特性與參數(shù)集電極開路（OC）門三態(tài)門CMOS邏輯器件第三章集成邏輯門3.1數(shù)字集成電路的分類一.按工藝結(jié)構(gòu)區(qū)分：1.按工藝區(qū)分IIL電路54/74系列54H/74H系列54LS/74LS系列54AS/74AS系列54ALS/74ALS系列CMOS電路NMOS電路PMOS電路ECL電路HTL電路TTL電路54HC/74HC系列54HTC/74HTC系列4000系列Bi-CMOS型MOS型雙極型總目錄退出><目錄2.按輸出結(jié)構(gòu)區(qū)分推拉式輸出或CMOS反向器輸出OC輸出或OD輸出三態(tài)輸出二.按集成度（單個(gè)芯片所含門的個(gè)數(shù)）區(qū)分：1.小規(guī)模集成電路（SmallScaleIntegration，SSI，10門以下/片）2.中規(guī)模集成電路（MediumScaleIntegration，MSI，100門以下/片）3.大規(guī)模集成電路（LargeScaleIntegration，LSI，1000門以上/片）4.超大規(guī)模集成電路（ＶeryLargeScaleIntegration,VLSI,10000門以上/片)總目錄退出><目錄三.按數(shù)字系統(tǒng)設(shè)計(jì)方法分類:總目錄退出><目錄1.通用型中規(guī)模（MSI），小規(guī)模（SSI）集成邏輯件。2.由軟件組態(tài)的大規(guī)模（LSI），超大規(guī)模（VLSI）集成邏輯器件，如微處理器、單片機(jī)、通用和專用數(shù)字信號(hào)處理器等。3.專用集成電路ASIC。***全定制半定制PLDPROMPLAPALGALCPLDFPGA各種系列門電路的性能比較總目錄退出><目錄3.2TTL與非門第一級(jí)V1多射級(jí)輸入（與）TTL與非門的各級(jí)工作狀態(tài)總目錄退出><目錄

工作原理第二級(jí)V2反相第三級(jí)V3—V5互補(bǔ)推挽輸出高電平3.6V低電平0.3V多射極晶體管的結(jié)構(gòu)及等效電路總目錄退出><目錄3.3TTL與非門的特性與參數(shù)⒈電壓傳輸特性DE段（飽和區(qū)）:Ui>1.4V

V2,V5飽和UT：閥值電壓1.4VUOFF：開門電平

UON：

關(guān)門電平總目錄退出><目錄AB段（截止區(qū)）:Ui<=0.6V

V2,V5截止BC段（線性區(qū)）0.6<Ui<1.3V

V2導(dǎo)通,V5截止

V2輸入電阻=R3V2反相放大CD段（轉(zhuǎn)折區(qū)）:1.3=<Ui<1.4VV2,V5導(dǎo)通

V2輸入電阻=R3//Rbe5V2的放大倍數(shù)增加UiROFF—關(guān)門電阻=0.7KRON—關(guān)門電阻=2KTTL門輸入電阻與輸入電壓的關(guān)系RI<0.7K時(shí)UI=VLRI>2K時(shí)UI=VH總目錄退出><目錄2.輸入負(fù)載特性例：電路如圖所示，標(biāo)出輸出電壓的高低值3.輸出特性①與非門處于輸出低電平②與非門處于輸出高電平TTL與非門輸出低電平的輸出特性TTL與非門輸出高電平的輸出特性總目錄退出><目錄（此時(shí)，IL為灌電流。為保證UOL≤0.35V，通常ILmax≤25mA）（此時(shí)，IL為拉電流。為保證UOH輸出高電平，通常IL≤14mA）4.扇入扇出系數(shù)扇入系數(shù)Ni：邏輯門的輸入端數(shù)。制造時(shí)已確定扇出系數(shù)No：一個(gè)邏輯門驅(qū)動(dòng)同類門的個(gè)數(shù)。總目錄退出><目錄5.平均延遲時(shí)間tpdtpd=（tPHL+tPLH）12總目錄退出><目錄3.3集電極開路（OC）門集電極開路的門電路（OpenCollectorGate），簡(jiǎn)稱OC門。其電路結(jié)構(gòu)和邏輯符號(hào)如下圖所示：（a）集電極開路與非門電路（b）OC門邏輯符號(hào)BAFR3R2R1BAF總目錄退出><目錄OC門的輸出端可以直接并聯(lián)在一起，但需要外接電阻OC門的并聯(lián)處實(shí)現(xiàn)“線與”F=AB?CD=AB+CDCBFDAVCC總目錄退出><目錄3.4三態(tài)門三態(tài)輸出門（簡(jiǎn)稱三態(tài)門）是在普通門電路的基礎(chǔ)上，增加控制端和控制電路構(gòu)成。其電路結(jié)構(gòu)圖和邏輯符號(hào)如下圖所示：EN=1F=ABEN=0F為高阻ENBFAVCCABENEN總目錄退出><目錄總目錄退出><目錄ABENFVCCENABENThree-stateNOTgateThree-stateANDgateThree-state

NAND

gate總目錄退出><目錄eF0b1aQuestionF=?總目錄退出><

線或（Wired-OR）

F=ae+be目錄總目錄退出><目錄三態(tài)門的應(yīng)用1.雙向傳輸EN=0時(shí)G1工作G2高阻數(shù)據(jù)從DADBEN=1時(shí)G2工作G1高阻數(shù)據(jù)從DBDA2.實(shí)現(xiàn)分時(shí)傳送

實(shí)現(xiàn)在同一個(gè)公用通道上分時(shí)傳送n個(gè)不同的信息，各個(gè)三態(tài)門可以在ENi的控制下與總線相連或脫離。掛接總線的三態(tài)門任何時(shí)刻只能有一個(gè)控制端有效。DisplayPrinterkeysCPU100100數(shù)據(jù)Bus地址總線總目錄退出><目錄3.簡(jiǎn)單計(jì)算機(jī)應(yīng)用3.5CMOS集成邏輯門3.5.1CMOS反相器(a)反相器電路

(b)反相器簡(jiǎn)化電路V1截止V2導(dǎo)通V1導(dǎo)通V2截止3.5.2CMOS邏輯門當(dāng)A、B均為高電平輸入時(shí)，V1、V2同時(shí)導(dǎo)通，輸出F為低電平。當(dāng)輸入A、B中有一個(gè)或者兩個(gè)均為低電平時(shí)，V1、V2中有一個(gè)或兩個(gè)截止，輸出F總為高電平。只要A、B輸入中有一個(gè)為高電平時(shí)，V1或V2有一個(gè)導(dǎo)通，輸出F就為低電平。只有當(dāng)A、B輸入同時(shí)為低電平時(shí)，才使V1和V2同時(shí)截止，V3和V4同時(shí)導(dǎo)通，輸出F才為高電平。

Bi-CMOS這種門電路的特點(diǎn)是邏輯部分采用CMOS結(jié)構(gòu)，輸出極采用雙極型三極管，因此兼有CMOS電路的低功耗和雙極型電路低輸出內(nèi)阻的優(yōu)點(diǎn)。3.5.3Bi-CMOS反相器的兩種電路結(jié)構(gòu)型式總目錄退出><目錄兩個(gè)雙極型輸出管的基極接有下拉電阻。

當(dāng)Vi=ViH時(shí)，T2，T4導(dǎo)通，T1，T3截止，Vo=VoL。當(dāng)Vi=ViL時(shí)，T1，T3導(dǎo)通，T2，T4截止，Vo=VoHViVoT1T2T3T4VD用T2，T4取代R1，R2，形成有源下拉式結(jié)構(gòu)。

當(dāng)=ViH時(shí)，T2，T3和T6導(dǎo)通，T1，T4和T5截止，Vo=VoL。當(dāng)Vi=ViL時(shí)，T1，T4和T5導(dǎo)通，T2，T3