數(shù)字邏輯試驗(yàn)指導(dǎo)-上海大學(xué)計(jì)算機(jī)工程與科學(xué)學(xué)院

+?-H■iADN:CN-

?1**JStft.C-CN,O-

&土上海大學(xué)計(jì)算

機(jī)學(xué)垸

歲攵Reasorx!

authorof

document

Date2006.09.13

0Q26:O8-*0ff0a

■

數(shù)字謖輯實(shí)臉指導(dǎo)

琳緊鼓編

上海大學(xué)計(jì)算機(jī)工程與科學(xué)學(xué)院

實(shí)驗(yàn)中心

二00六年九月

目錄

第一部分實(shí)驗(yàn)準(zhǔn)備

第一章數(shù)字邏輯實(shí)驗(yàn)要求...............................................預(yù)備-1

第二章數(shù)字邏輯實(shí)驗(yàn)基本知識(shí)...........................................預(yù)備-2

第三章MAX+plusH實(shí)驗(yàn)操作步驟.......................................預(yù)備-5

第二部分實(shí)驗(yàn)

實(shí)驗(yàn)一邏輯門電路的功能與測(cè)試.......................實(shí)驗(yàn)-1

（-）或門的邏輯功能測(cè)試

（二）與非門74LS00的邏輯功能測(cè)試

（三）或非門74LS02的邏輯功能測(cè)試

（四）與非門74LS20的邏輯功能測(cè)試

（五）異或門74LS86的邏輯功能測(cè)試

實(shí)驗(yàn)二復(fù)合邏輯電路功能的實(shí)現(xiàn)測(cè)試...................實(shí)驗(yàn)-6

（-）用與非門組成異或門并測(cè)試驗(yàn)證其功能

（-）用與非門構(gòu)成同或門并測(cè)試驗(yàn)證其功能

（三）用或非門實(shí)現(xiàn)邏輯函數(shù)的功能并進(jìn)行測(cè)試驗(yàn)證

實(shí)驗(yàn)三組合邏輯電路................................實(shí)驗(yàn)-11

（-）邏輯電路的邏輯關(guān)系分析

（二）分析74LS00構(gòu)成的組合電路，看它具備什么功能

（三）利用現(xiàn)有器件，實(shí)現(xiàn)具有以下邏輯函數(shù)功能的電路并測(cè)試驗(yàn)證。

（四）用可編程邏輯電路開發(fā)環(huán)境MAX+plusII對(duì)ACEX器件編程，實(shí)現(xiàn)以下電路的邏

輯函數(shù)功能并測(cè)試驗(yàn)證。

（五）思考題

實(shí)驗(yàn)四半加器、全加器及邏輯運(yùn)算實(shí)驗(yàn).................實(shí)驗(yàn)-18

（-）組合邏輯電路功能測(cè)試

（二）測(cè)試用異或門（74LS86）和與非門（74LS00）組成的半加器的邏輯功能。

（三）測(cè)試全加器的邏輯功能。

（四）測(cè)試用異或、與非門組成的全加器的邏輯功能。

（五）用可編程邏輯器件的開發(fā)工具M(jìn)AX+plusII進(jìn)行集成全加器74LS183的功能測(cè)試

（六）思考題：用可編程邏輯器件的開發(fā)工具M(jìn)AX+plusII對(duì)ACEX編程，設(shè)計(jì)實(shí)現(xiàn)四

位的二進(jìn)制并行加法器。

（七）思考題：用可編程邏輯器件的開發(fā)工具M(jìn)AX+plusII對(duì)ACEX編程，設(shè)計(jì)實(shí)現(xiàn)四

位二進(jìn)制減法器。

實(shí)驗(yàn)五編碼器、譯碼器、數(shù)據(jù)選擇器和數(shù)值比較器......實(shí)驗(yàn)-25

（-）4線-2線編碼器

（二）2線一4線譯碼器功能測(cè)試

（三）譯碼器轉(zhuǎn)換

（四）數(shù)據(jù)選擇器的測(cè)試及應(yīng)用

（五）兩位數(shù)值比較器功能測(cè)試

（六）思考題：用MAX+plusII驗(yàn)證10線/3線優(yōu)先編碼器74LS147的邏輯功能。

（七）思考題：用MAX+plusII實(shí)現(xiàn)將用8線/3線優(yōu)先編碼器74LS148擴(kuò)展為16線/4

線優(yōu)先編碼器的方法。

（八）思考題：用MAX+plusH實(shí)現(xiàn)用四位數(shù)值比較器74LS85構(gòu)造八位數(shù)值比較器的

方法。

實(shí)驗(yàn)六供電控制電路、七人表決電路、血型檢測(cè)電路...實(shí)驗(yàn).34

（一）供電控制電路（設(shè)計(jì)）

（二）七人表決電路的測(cè)試（設(shè)計(jì)）

（三）血型關(guān)系檢測(cè)電路（設(shè)計(jì)）

實(shí)驗(yàn)七RS觸發(fā)器的的功能測(cè)試.......................實(shí)驗(yàn)-39

（-）基本RS觸發(fā)器

（二）同步RS觸發(fā)器（時(shí)鐘控制RS觸發(fā)器）

（三）用基本RS觸發(fā)器組成四位二進(jìn)制數(shù)碼寄存器

（四）時(shí)鐘控制RS觸發(fā)器組成四位二進(jìn)制數(shù)碼寄存器

實(shí)驗(yàn)八JK、D觸發(fā)器邏輯功能及主要參數(shù)測(cè)試...........實(shí)驗(yàn)一46

（-）集成J-K觸發(fā)器74LSH2邏輯功能測(cè)試。

（二）將J-K觸發(fā)器轉(zhuǎn)換成D觸發(fā)器

（三）設(shè)計(jì)將J-K觸發(fā)器轉(zhuǎn)換成T觸發(fā)器

（四）將D觸發(fā)器轉(zhuǎn)換成J-K觸發(fā)器

（五）將D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器

實(shí)驗(yàn)九三態(tài)輸出觸發(fā)器及鎖存器.......................實(shí)驗(yàn)-52

（-）鎖存器功能及應(yīng)用

實(shí)驗(yàn)十異步二進(jìn)制計(jì)數(shù)器實(shí)驗(yàn).........................實(shí)驗(yàn)-55

（-）設(shè)計(jì)一個(gè)三位二進(jìn)制異步加計(jì)數(shù)器

（-）設(shè)計(jì)一個(gè)四位二進(jìn)制異步減計(jì)數(shù)器

11

實(shí)驗(yàn)H■?一同步二進(jìn)制計(jì)數(shù)器實(shí)驗(yàn).......................實(shí)驗(yàn)-60

（-）設(shè)計(jì)4位同步二進(jìn)制加計(jì)數(shù)器

（二）設(shè)計(jì)4位同步二進(jìn)制減計(jì)數(shù)器

（三）構(gòu)造模12計(jì)數(shù)器（以下選做一、二種方法）

（四）設(shè)計(jì)一個(gè)六十進(jìn)制計(jì)數(shù)器

實(shí)驗(yàn)十二移位寄存器的功能測(cè)試.......................實(shí)驗(yàn)-73

（一）由D觸發(fā)器構(gòu)成的單向移位寄存器。

（二）移位寄存器74LS194的邏輯功能測(cè)試

（三）設(shè)計(jì)由D觸發(fā)器組成的雙向移位寄存器

（四）用ACEX可編程邏輯器件或用74LS74實(shí)現(xiàn)環(huán)形計(jì)數(shù)器或扭環(huán)計(jì)數(shù)器

實(shí)驗(yàn)十三計(jì)數(shù)時(shí)序電路綜合應(yīng)用實(shí)驗(yàn)..................實(shí)驗(yàn)-83

（-）測(cè)試74LS290二、五一十進(jìn)制計(jì)數(shù)器功能

（-）驗(yàn)證以下電路的功能

（三）時(shí)序電路綜合應(yīng)用

第三部分可編程邏輯器件開發(fā)軟件

MAX+PlusII簡(jiǎn)介...............................MAX+plusII-1

附錄A部分芯片引腳圖

附錄BDICE-SEMII實(shí)驗(yàn)箱ISP1032與EP1K10引腳對(duì)照表

附錄C《數(shù)字邏輯實(shí)驗(yàn)》實(shí)驗(yàn)報(bào)告格式

111

第一部分實(shí)驗(yàn)準(zhǔn)備

第一章數(shù)字邏輯實(shí)驗(yàn)要求

一、實(shí)驗(yàn)準(zhǔn)備

1.每次實(shí)驗(yàn)前必須做好實(shí)驗(yàn)預(yù)習(xí)。預(yù)習(xí)內(nèi)容包括：每次實(shí)驗(yàn)的目的、內(nèi)容和要求。復(fù)習(xí)

實(shí)驗(yàn)原理，消化相關(guān)知識(shí)點(diǎn)。做到進(jìn)實(shí)驗(yàn)室前心中有數(shù)，不打無準(zhǔn)備之仗。

2.按預(yù)習(xí)要求做好相關(guān)預(yù)習(xí)作業(yè)。如實(shí)驗(yàn)步驟、接線圖、實(shí)驗(yàn)參數(shù)、邏輯表達(dá)式等。實(shí)

驗(yàn)前將預(yù)習(xí)作業(yè)交實(shí)驗(yàn)指導(dǎo)教師檢查確認(rèn)，方可動(dòng)手。

3.明確實(shí)驗(yàn)時(shí)間、地點(diǎn)，按時(shí)進(jìn)入實(shí)驗(yàn)室。

二、實(shí)驗(yàn)制度

1.保持實(shí)驗(yàn)室整潔良好的實(shí)驗(yàn)環(huán)境。

2.接線前關(guān)閉電源，嚴(yán)格按照實(shí)驗(yàn)要求接線。

3.接線后仔細(xì)檢查，并經(jīng)指導(dǎo)老師復(fù)核后方可上電。

4.發(fā)生故障立即斷電，請(qǐng)指導(dǎo)老師檢查故障原因。

5.實(shí)驗(yàn)中應(yīng)仔細(xì)觀察，如實(shí)記錄實(shí)驗(yàn)數(shù)據(jù)，不可任意修改實(shí)驗(yàn)數(shù)據(jù)。

6.因違規(guī)操作發(fā)生設(shè)備、儀器損壞的，必須查明原因，逐級(jí)上報(bào)。必要時(shí)視情節(jié)輕重予

以賠償。

7.實(shí)驗(yàn)結(jié)束，將儀器實(shí)驗(yàn)儀器和實(shí)驗(yàn)材料整理好后方可離場(chǎng)。

三、實(shí)驗(yàn)結(jié)果和報(bào)告

1.實(shí)驗(yàn)結(jié)果必須真實(shí)，經(jīng)教師簽字認(rèn)可。

2.每次實(shí)驗(yàn)后提交實(shí)驗(yàn)報(bào)告。

3.實(shí)驗(yàn)報(bào)告按本實(shí)驗(yàn)指導(dǎo)書的附錄的格式撰寫。

4.實(shí)驗(yàn)報(bào)告內(nèi)容包括：

■實(shí)驗(yàn)?zāi)康?/p>

■實(shí)驗(yàn)環(huán)境

■使用的儀器、設(shè)備及元器件規(guī)格。

■實(shí)驗(yàn)原理

■實(shí)驗(yàn)步驟

■實(shí)驗(yàn)數(shù)據(jù)、波形、現(xiàn)象的記錄。

■實(shí)驗(yàn)結(jié)果分析

■思考和體會(huì)

準(zhǔn)備-1

第二章數(shù)字邏輯實(shí)驗(yàn)基本知識(shí)

一、數(shù)字集成電路

集成電路（IntegratedCircuit）是相對(duì)分離元件而言的，簡(jiǎn)稱IC。它將若干沒有封

裝的電路元件（晶體管、電阻等）不可分割地連在一起，并在電學(xué)上加以互連，以完成特

定的功能。數(shù)字集成電路是指完成數(shù)字邏輯功能的集成電路。集成電路安集成度可以分為

小規(guī)模集成電路（SSI）、中規(guī)模集成電路（MSI）、大規(guī)模集成電路（LSI）等。在數(shù)字邏

輯教學(xué)實(shí)驗(yàn)中常用的是中、小規(guī)模集成電路。小規(guī)模數(shù)字集成電路主要是一些門電路，如

四2輸入與非門74LS00、六反向器等。中規(guī)模數(shù)字集成電路主要是計(jì)數(shù)器、數(shù)據(jù)選擇器等

等。綜合實(shí)驗(yàn)中用到的大規(guī)模數(shù)字集成電路主要是CPLD和GAL?

二、數(shù)字集成電路分類

目前，在數(shù)字系統(tǒng)中使用的中、小規(guī)模集成電路主要分為兩大類：一類是用雙極型半

導(dǎo)體器件作為元件的雙極型集成邏輯電路；一類是用金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管作為元

件的MOS集成電路。

常用的數(shù)字邏輯電路有：

?晶體管-晶體管邏輯電路（Transistor-TransistorLogic,簡(jiǎn)稱TTL）,它包括：

■TTL（中速TTL或稱標(biāo)準(zhǔn)TTL）

■STTL（肖特基TTL）

■LSTTL（低功耗肖特基TTL）

■ALSTTL（先進(jìn)低功耗肖特基TTL）

?射級(jí)耦合數(shù)字邏輯電路（EmitterCoupledLogic,簡(jiǎn)稱ECL）

?MOS集成電路，它包括：

①.PMOS（P溝道型MOS集成電路）

②.NMOS（N溝道型MOS集成電路）

③.CMOS（互補(bǔ)型MOS集成電路），包括：

?CMOS（標(biāo)準(zhǔn)CMOS4000系列）

?HC（高速CMOS系列）

■HCT（與TTL兼容的HCMOS系列）

根據(jù)使用環(huán)境的不同，TTL系列及IICM0S系列分為54系列和74系列。如表1-1所示。

表1-1TTL及HCM0S分類

系列工作溫度范圍（C）電源電壓（TTL系列）（v）

軍品54-55~+125+4.5~+5.5(DC)

民品740~+70+4.75~+5.25(DC)

常用的集成電路有TTL、ECL、M0S三種系列，各系列的分類及特點(diǎn)如表L2所示。

準(zhǔn)備-2

表1-2三種集成電路性能比較

系列型號(hào)電源電壓（V）門傳輸延遲時(shí)間（ns）門靜態(tài)功耗（mW）

54/74TTL1010

5±5%(74)

TTL54/74LSTTL7.52

5±10%(54)

54/74ALSTTL51

CE10K-5.2±10%225

ECL

CE100K-4.2~-5.50.7540

40003?1880?205X103

CMOS54/74HC2?6102.5X10'

54/74HCT2?6102.5X103

由表中可以知道，ECL電路速度快，但功耗大，抗干擾能力弱，?般用于高速且干擾

小的電路中。CMOS電路靜態(tài)功耗低，且MOS電路線路簡(jiǎn)單、集成度高，HCMOS速度有所提

高，目前在大規(guī)模和超大規(guī)模集成電路中應(yīng)用廣泛；TTL界于兩者之間，當(dāng)工作頻率不高,

又要求使用方便且不易損壞時(shí)，可選用LSTTLo

三、數(shù)字電路引腳

數(shù)字IC有多種封裝形式。為了方便教學(xué)，本實(shí)驗(yàn)中所用的74系列器件選用雙列直插

式。雙列直插式IC引腳數(shù)有14、16、20、24、28等若干種。從正面看，器件的一端有一

個(gè)半圓的缺口，這是正方向的標(biāo)志。器件正面缺口朝上，左邊的引腳序號(hào)為1,序號(hào)按逆

時(shí)針方向遞增，缺口右邊的引腳為最后的序號(hào)。如圖。

通常左列引腳的最后一個(gè)是GND,右列引腳的最上一個(gè)引腳是Vcc?但也有例外如

74LS76是16腳的雙列直插式芯片，但它的引腳13是GND,引腳5是VCC。所以使用集成

電路做實(shí)驗(yàn)時(shí)，必須參照引腳圖，找對(duì)電源和接地，正確區(qū)分引腳功能，以免因接線錯(cuò)誤

造成損壞。

B

三B

三S

三S

三B

三□

三

口

準(zhǔn)備-3

四、數(shù)字模擬綜合實(shí)驗(yàn)系統(tǒng)

數(shù)字邏輯實(shí)驗(yàn)課程采用的主要裝置是啟東計(jì)算機(jī)總廠的DICE-SEM型數(shù)字模擬綜合實(shí)

驗(yàn)系統(tǒng)。該實(shí)驗(yàn)系統(tǒng)包括：

■電源（+5V、+12V、-12V）

■時(shí)鐘源（1HZ、10HZ,100HZ,1KHZ、10K1IZ.100KHZ,1M1IZ）

■單脈沖及相位滯后脈沖（Pl~P2,T1~T4）

■雙列直插IC插座（IC1~IC9,包括14腳、16腳、20腳和40腳等）

■ACEX器件編程器電路板及實(shí)驗(yàn)電路

?邏輯電平開關(guān)（KI~K16）

■電平信號(hào)發(fā)光二極管（口~L16）

?數(shù)碼管及驅(qū)動(dòng)電路

■各種配套電路

實(shí)驗(yàn)時(shí)將被測(cè)器件插入實(shí)驗(yàn)箱的雙列直插式IC插座中，插座通過自鎖緊插孔對(duì)外

接線。接線時(shí)首先把插頭插進(jìn)插孔，然后按順時(shí)針方向輕輕一擰就鎖緊了。拔出插頭

時(shí)，首先按逆時(shí)針方向輕輕擰一下插頭，使插頭和插座松開，然后將插頭從插孔中拔

出。不要使勁拔插頭，以免損壞插頭和連線。IC插座不提供電源和接地連接，使用者

應(yīng)根據(jù)需要來設(shè)置電源和接地連線。

必須注意，電插、拔器件必須在關(guān)閉+5V電源的情況下進(jìn)行，不要帶電插、拔器件。

準(zhǔn)備4

第三章MAX+plusII實(shí)驗(yàn)操作步驟

1.啟動(dòng)桌面或“開始”菜單/“程序”中的MAX+plusII10.0o

2.建立“工程”

建議：先在Windows中的某個(gè)磁盤如D盤中建立存放工程文件的H錄，且路徑中不要

含有中文字符。

■在MAX+plusII10.0中選File/Project/Name進(jìn)入ProjectName對(duì)話框。

?選擇存放工程文件的文件夾。

■在ProjectName中輸入工程名。

■OKo

3.建立文件（圖形文件、VHDL文件、波形文件）

,File/New進(jìn)入New對(duì)話框。

■選文件類型。圖形文件選gdf；VHDL文件選txt；波形文件選scf?

■OK。進(jìn)入編輯界面。

■編輯文件。（畫圖或輸入VHDL文件或建立波形）

■SaveAs保存文件。按文件類型設(shè)置相應(yīng)的擴(kuò)展名。保存位置是你的工程目錄。

4.選取器件（一個(gè)工程只需在第一次選一次）

,Assign/Device進(jìn)入Device對(duì)話框。

■DeviceFamily中選ACEX1K。

■Device中選EP1K10TC144-1。（見本實(shí)驗(yàn)箱中，設(shè)置與本實(shí)驗(yàn)儀相對(duì)應(yīng)的器件）

■OK。

5.編譯

■MAX+plusII/Compiler

說明①：只有當(dāng)Error為0才是通過編譯。此時(shí)可能在3~5步驟間反復(fù)多次。

說明②：若建立的是波形文件接下來就是運(yùn)行仿真，此處略。請(qǐng)見本實(shí)驗(yàn)指導(dǎo)第三部

分。

6.鎖定（將設(shè)計(jì)圖或程序中的輸入輸出引腳與實(shí)驗(yàn)相對(duì)應(yīng)的器件的引腳對(duì)應(yīng)

起來）

■MAX+plusII/FlooprPlanEditor

■左邊工具欄中選rr

■將上面unassignednode&pins中的引腳拖到卜面器件中的I/O引腳上進(jìn)行連接，

連接好的引腳系統(tǒng)會(huì)用顏色標(biāo)示。

準(zhǔn)備-5

7.再編譯

■MAX+plusII/Compileto

8.連線

■在實(shí)驗(yàn)箱上按6中鎖定的引腳接線。輸入的連在小開關(guān)上；輸出的連在數(shù)碼管或發(fā)

光二極管上。連接線路時(shí)不要打開實(shí)驗(yàn)箱電源。

'連接引腳序號(hào)見附錄中“DICE-SEMH實(shí)驗(yàn)箱ISP1032與EP1K10引腳對(duì)照表二

其中“ISP1032引腳”是實(shí)驗(yàn)儀上的引腳，“EP1K10引腳”是指MAX+plusII軟件

中所選的相對(duì)應(yīng)器件的引腳號(hào)。

9.打開實(shí)驗(yàn)箱電源

10.配置實(shí)驗(yàn)板

■MAX+plusII/Program/configer進(jìn)入Programmer。

,首次配置選擇HardwareSetup對(duì)話框中HardwareType的ByteBlaster(MV)項(xiàng)，設(shè)

置為并行口連接。OK。

*按Programmer對(duì)話框中的configure將程序下載到實(shí)驗(yàn)儀。

11.實(shí)驗(yàn)

輸入：撥動(dòng)小開關(guān)。小開關(guān)向上為“1”，向下為“0”，

輸出：觀察數(shù)碼管或發(fā)光二極管結(jié)果。上排發(fā)光二極管為“0”，下排為“1”。

準(zhǔn)備-6

第二部分實(shí)驗(yàn)

實(shí)驗(yàn)一邏輯門電路的功能與測(cè)試

一、實(shí)驗(yàn)?zāi)康?/p>

1.熟悉TTL中、小規(guī)模集成電路的外形、管腳和使用方法；

2.了解和掌握基本邏輯門電路的輸入與輸出之間的邏輯關(guān)系及使用規(guī)則;

二、實(shí)驗(yàn)儀器

1.DICE-SEM型數(shù)字模擬綜合實(shí)驗(yàn)箱1臺(tái)

2.器件

■74LS00四2輸入與非門2片

■74LS02四2輸入或非門1片

■74LS04六反向器1片（可選）

■74LS08四2輸入與門1片

■74LS20二4輸入與非門1片

■74LS21二4輸入與門1片（可選）

■74LS32四2輸入或門1片（可選）

■74LS86四2輸入異或門1片

三、實(shí)驗(yàn)原理

實(shí)現(xiàn)基本邏輯運(yùn)算和常用邏輯運(yùn)算的單元電路通稱為邏輯門電路。如實(shí)現(xiàn)“與”運(yùn)

算的電子電路稱為與邏輯門，簡(jiǎn)稱與門；實(shí)現(xiàn)“與非”運(yùn)算的電子電路稱為與非門。與

基本邏輯運(yùn)算和和常見邏輯運(yùn)算相對(duì)應(yīng)，常用的簡(jiǎn)單邏輯門電路有與門、或門、非門；

復(fù)合邏輯門電路有與非門、或非門、與或非門和異或門等。

根據(jù)制造工藝不同，邏輯門電路有兩大類，一類是以晶體三極管為主要元件的雙極

型邏輯門電路;。另一類是一MOS場(chǎng)效應(yīng)管為主要元件的MOS型邏輯門電路。

根據(jù)門電路輸出端結(jié)構(gòu)不同，又可分為基本輸出門電路、開路輸出門電路（0C門、

0D門）、三態(tài)門電路（TS門）?；据敵鲩T電路可以完成基本的邏輯功能，開路輸出門

電路不僅可以完成基本的邏輯功能，還能實(shí)現(xiàn)邏輯電平之間的轉(zhuǎn)換，提高負(fù)載驅(qū)動(dòng)能力。

三態(tài)門電路可以完成基本的邏輯功能，在輸出的高、低兩種電平的基礎(chǔ)上還增加了另?

個(gè)狀態(tài)——高阻狀態(tài)，可以用于數(shù)字系統(tǒng)中的總線連接。

門電路通常用高電平VH表示邏輯值“1"，低電平VL表示邏輯值“0”。TTL門電路

高電平的典型值為VH=5V~3.6V,低電平的典型值為VL=0.4V?CMOS門電路高電平的值

為V『5V,低電平的值為VL=0V?？梢钥闯鲋挥邢嗤愋偷拈T電路，其電平才相匹配。

不同類型的門電路，其電平是不相匹配的。因此當(dāng)某一類的門電路的輸出作為另一類型

實(shí)驗(yàn)T

的門電路的輸入信號(hào)時(shí)，必須在它們之間增加一種電壓轉(zhuǎn)換電路，否則會(huì)出現(xiàn)錯(cuò)誤的輸

出。

以下表1-1是TTL與門的輸入輸出電壓關(guān)系；表1-2是TTL與非門的輸入輸出電壓

關(guān)系

表1-1與門的輸入輸出電壓關(guān)系

輸入輸出

ABy

VLVLVL

VLVHVL

VHvLVL

VHVHVH

表-2與非門的輸入輸出電壓關(guān)系

輸入輸出

ABy

OVOV5V

OV5V5V

5VOV5V

5V5VOV

■與非門邏輯功能

二輸入端F=AB~

四輸入端F=ABCD

?或非門邏輯功能

二輸入端F=A+B

■異或門邏輯功能

尸=A6B

四、預(yù)習(xí)

1.各實(shí)驗(yàn)用門電路的工作原理及相應(yīng)邏輯表達(dá)式。

2.熟悉所用集成電路的引腳位置及各引腳用途。

3.預(yù)習(xí)：填寫以下邏輯功能表

ABABA+BA

實(shí)驗(yàn)-2

五、實(shí)驗(yàn)內(nèi)容

實(shí)驗(yàn)前按使用說明先檢查實(shí)驗(yàn)箱電源是否正常。然后選擇實(shí)驗(yàn)用的集成電路。按自己

設(shè)計(jì)的實(shí)驗(yàn)接線圖連線，特別注意Vcc及地線不能接錯(cuò)。本實(shí)驗(yàn)箱上的接線采用自鎖緊

插頭、插孔。接線時(shí)首先把插頭插進(jìn)插孔，然后按順時(shí)針方向輕輕一撥就則鎖緊了。拔

出插頭時(shí)，首先按逆時(shí)針方向輕輕擰嚇插頭，使插頭和插座松開，然后將插頭從插孔

中拔出。不要使勁拔插頭，以免損壞插頭和連線。

線接好后經(jīng)實(shí)驗(yàn)指導(dǎo)教師檢查無誤方可通電實(shí)驗(yàn)。實(shí)驗(yàn)中改動(dòng)接線須先斷開電源，接

好線后再通電實(shí)驗(yàn)。

必須注意，電插、拔器件必須在關(guān)閉+5V電源的情況下進(jìn)行，不要帶電插、拔器件。

（-）或門的邏輯功能測(cè)試

對(duì)四2輸入或門74LS32進(jìn)行邏輯功能測(cè)試。

參考附錄中74LS32芯片的引腳號(hào)。將引腳1、2（A、B）分別連接到任意一個(gè)小開關(guān)

插孔；引腳3（F）連接到任意一個(gè)發(fā)光二極管電平指示燈插孔；引腳7連接接地插孔；

引腳14連接+5V電源插孔。

撥動(dòng)開關(guān)（開關(guān)撥向下方為0,撥向上方為1）組合A、B的值，觀察F（上方的發(fā)光

二極管指示0,下方的發(fā)光二極管指示1）的結(jié)果。

測(cè)試結(jié)果填入表l-3o

表1-3或門的邏輯功能

ABF

（-）與非門74LS00的邏輯功能測(cè)試

對(duì)四2輸入與非門74LS00進(jìn)行邏輯功能測(cè)試。

參考附錄中74LS00芯片的引腳號(hào)。將引腳1、2（A、B）分別連接到任意一個(gè)小開關(guān)

插孔；引腳3（F）連接到任意一個(gè)發(fā)光二極管電平指示燈插孔；引腳7連接接地插孔；

引腳14連接+5V電源插孔。

撥動(dòng)開關(guān)（開關(guān)撥向下方為0,撥向上方為1）組合A、B的值，觀察F（上方的發(fā)光

二極管指示0,下方的發(fā)光二極管指示1）的結(jié)果。

測(cè)試結(jié)果填入表1-4?

實(shí)驗(yàn)-3

表1一4與非門的邏輯功能

ABF

（三）或非門74LS02的邏輯功能測(cè)試

參照附錄中74LS02芯片的引腳號(hào)，接線。按表1-4設(shè)置A、B,驗(yàn)證輸出。測(cè)試結(jié)果

填入表-5。

表1-5

ABF

00

01

10

11

（四）與非門74LS20的邏輯功能測(cè)試

選用四輸入雙與非門74LS20?只，參照附錄中74LS20芯片的引腳號(hào)，插入實(shí)驗(yàn)板,

將電平開關(guān)按表『6置位，分別測(cè)輸出端邏輯狀態(tài)。填在表中。

表1-6

輸入輸出

1234Y

HHHH

LHHH

LLHH

LLLH

LLLL

（五）異或門74LS86的邏輯功能測(cè)試

①選四2輸入異或門電路74LS86,參照附錄中74LS86芯片的引腳號(hào)，按圖1T方

式接線。輸入端1、2、4、5接電平開關(guān)，輸出端A、B、Y接電平顯示發(fā)光二極管。

實(shí)驗(yàn)-4

圖1-1

②電平開關(guān)按表1-7設(shè)置，將結(jié)果填入表中。

表1-7

輸出

輸入

ABY

LLLL

HLLL

HHLL

HHHL

HHHH

LHLH

六、實(shí)驗(yàn)報(bào)告要求

1,整理實(shí)驗(yàn)數(shù)據(jù)，分析實(shí)驗(yàn)結(jié)果。

2.討論與非門的輸入與輸出電平的關(guān)系。

3.組合電路的分析方法。

實(shí)驗(yàn)一結(jié)果和體會(huì)日期評(píng)閱

實(shí)驗(yàn)-5

實(shí)驗(yàn)二復(fù)合邏輯電路功能的實(shí)現(xiàn)測(cè)試

一、實(shí)驗(yàn)?zāi)康?/p>

1.了解和掌握復(fù)合邏輯電路的輸入與輸出之間的邏輯關(guān)系及使用規(guī)則。

2,掌握用基本邏輯門電路構(gòu)造復(fù)合邏輯門電路的原理和基本方式。

3.學(xué)習(xí)使用可編程邏輯器件的開發(fā)工具M(jìn)AX+plusIL

二、實(shí)驗(yàn)儀器

1.DICE-SEM型數(shù)字模擬綜合實(shí)驗(yàn)箱1臺(tái)

2.器件

-74LS00四2輸入與非門2片

?74LS02四2輸入或非門1片

■74LS04六反向器1片

■74LS20二4輸入與非門1片

-74LS86四2輸入異或門1片

三、實(shí)驗(yàn)原理

從理論上講，由與、或、非三種簡(jiǎn)單邏輯門電路可以實(shí)現(xiàn)各種邏輯功能。最常用的復(fù)

合邏輯門電路有與非門、或非門、與或非門、異或門等都是由簡(jiǎn)單邏輯門組合而成的電路。

四、預(yù)習(xí)

1.各實(shí)驗(yàn)用門電路的工作原理及相應(yīng)邏輯表達(dá)式。

2,熟悉所用集成電路的引腳位置及各引腳用途。

3,預(yù)習(xí)：填寫以下復(fù)合邏輯功能表

ABABA+BA?BA0B

4.預(yù)習(xí)：實(shí)驗(yàn)內(nèi)容(一)、(-)中用與非門等基本電路組成同或門、異或門和其他電路的

邏輯表達(dá)式以及電路圖。

實(shí)驗(yàn)-6

邏輯表達(dá)式

Y=A0B

Y=A&B

Y=AB+C

五、實(shí)驗(yàn)內(nèi)容

-)用與非門組成異或門并測(cè)試驗(yàn)證其功能

2-用一片二輸入端四與非門組成異或門Y=A?)B的功能，畫出電路圖，測(cè)試并填表

1①O

②將異或門表達(dá)式轉(zhuǎn)化為與非門表達(dá)式。

③畫出邏輯電路圖。

測(cè)試并填表2-1

Y=A?B電路圖

表2-1

輸入輸出

ABY

LL

LH

HL

HH

實(shí)驗(yàn)-7

(-)用與非門構(gòu)成同或門并測(cè)試驗(yàn)證其功能

用一片二輸入端四與非門74LS00組成同或門Y=AG)B的功能，畫出電路圖，測(cè)試并

填表

2-2①o

②將同或門表達(dá)式轉(zhuǎn)化為與非表達(dá)式。

③畫出邏輯電路圖。

測(cè)試并填表2-2。

Y=AOB電路圖

表2-2

輸入輸出

ABY

LL

LH

HL

HH

(三)用或非門實(shí)現(xiàn)邏輯函數(shù)的功能并進(jìn)行測(cè)試驗(yàn)證

用一片四2輸入端或非門74LS02及一片六反向器74LS04實(shí)現(xiàn)邏輯函數(shù)

F(A,B,C,D)=CD+~AC1)+ABD+AC~D

的功能，畫出電路圖，測(cè)試并填表2-3。

①將函數(shù)表達(dá)式轉(zhuǎn)化為或非表達(dá)式。

②畫出邏輯電路圖。

③測(cè)試并填表2-表

實(shí)驗(yàn)-8

電路圖

表2-3

輸入輸出

ABCDF

六、實(shí)驗(yàn)報(bào)告要求

1.整理實(shí)驗(yàn)數(shù)據(jù)，分析實(shí)驗(yàn)結(jié)果。

2.用門電路實(shí)現(xiàn)邏輯函數(shù)的方法。

實(shí)驗(yàn)-9

實(shí)驗(yàn)二結(jié)果和體會(huì)日期評(píng)閱

實(shí)驗(yàn)TO

實(shí)驗(yàn)三組合邏輯電路

一、實(shí)驗(yàn)?zāi)康?/p>

1.掌握用基本電路實(shí)現(xiàn)邏輯函數(shù)的原理；

2,熟悉組合電路的分析方法，測(cè)試組合邏輯電路的功能；

3.掌握TTL非門、與非門、或非門構(gòu)成邏輯電路的基本方式;

二、實(shí)驗(yàn)儀器

1.DICE-SEM型數(shù)字模擬綜合實(shí)驗(yàn)箱1臺(tái)

2.PC機(jī)1臺(tái)

(Windows2000以上操作系統(tǒng)、安裝MAX+plusII10.0軟件，并行口下載電纜等。)

3.器件

-74LS00四2輸入與非門2片

■74LS02四2輸入或非門1片

-74LS04六反向器1片

-74LS20二4輸入與非門1片

-74LS86四2輸入異或門1片

三、實(shí)驗(yàn)原理

組合電路的功能特點(diǎn)是任何時(shí)刻，電路的輸出僅取決于該時(shí)刻的輸入，而與電路的過

去狀態(tài)無關(guān)。電路結(jié)構(gòu)上的特點(diǎn)是電路僅由門電路構(gòu)成，且電路的輸出至輸入沒有反饋，

不具有記憶功能。

分析組合電路的目的是確定已知電路的邏輯功能。分析過程包括根據(jù)給出的組合電路

圖，從輸入端開始逐級(jí)推導(dǎo)出邏輯函數(shù)表達(dá)式；根據(jù)化簡(jiǎn)后的函數(shù)表達(dá)式列出真值表；根

據(jù)真值表概括出其邏輯功能。

組合邏輯電路的設(shè)計(jì)是按實(shí)際問題的描述抽象出其邏輯功能，最終給出實(shí)現(xiàn)邏輯功能

的最簡(jiǎn)單的邏輯電路圖。設(shè)計(jì)方式包括用小規(guī)模集成電路(SSI)＞中規(guī)模集成電路(MSI)

和專用集成電路(ASIC)來實(shí)現(xiàn)。設(shè)計(jì)過程包括將實(shí)際的文字描述轉(zhuǎn)換為真值表描述；山真

值表列出輸出函數(shù)表達(dá)式；化簡(jiǎn)或作出相應(yīng)變換；根據(jù)表達(dá)畫出邏輯圖。

實(shí)驗(yàn)T1

四、預(yù)習(xí)

1.分析圖3-1所示電路，寫出它的邏輯表達(dá)式。

2.分析圖3-2所示電路，寫出它的邏輯表達(dá)式。

3.寫出實(shí)驗(yàn)內(nèi)容（三）的最小項(xiàng)表達(dá)式。

4.用可編程邏輯器件開發(fā)環(huán)境MAX+plusII開發(fā)組合電路的步驟和基本方法。

五、實(shí)驗(yàn)內(nèi)容

（-）邏輯電路的邏輯關(guān)系分析

①寫出圖3-1所示電路的邏輯表達(dá)式.

②用兩片四2輸入與非門74LS00按圖3-1接線；

③測(cè)試，將輸入輸出邏輯關(guān)系填入表3-1中；

④看與你預(yù)習(xí)時(shí)所寫的表達(dá)式是否相同，若不同找出原因。

邏輯表達(dá)式

實(shí)驗(yàn)T2

表3-1

輸入輸出

ABY

LL

LH

HL

HH

（二）分析74LS00構(gòu)成的組合電路，看它具備什么功能

①選用二輸入雙與非門74LS00兩片，參照附錄中74LS00芯片的引腳號(hào)，插入實(shí)驗(yàn)板,

按圖3-2接線。

②將輸入輸出邏輯關(guān)系分別填入表3-2中；

③寫出邏輯表達(dá)式。看與你預(yù)習(xí)時(shí)所寫的表達(dá)式是否相同，若不同找出原因。

實(shí)驗(yàn)T3

(三)利用現(xiàn)有器件，實(shí)現(xiàn)具有以下邏輯函數(shù)功能的電路并測(cè)試驗(yàn)證。

F(A,B,C)=AB+C

①將表達(dá)式轉(zhuǎn)化為用與非門等組成的最小項(xiàng)表達(dá)式的形式。

最小項(xiàng)表達(dá)式

②畫出邏輯電路圖

③測(cè)試并填表3-3

Y=AB+C電路圖

表3-3

輸入輸出

ABCY

實(shí)驗(yàn)T4

（四）用可編程邏輯電路開發(fā)環(huán)境MAX+plusII對(duì)ACEX器件編程，實(shí)現(xiàn)以下

電路的邏輯函數(shù)功能并測(cè)試驗(yàn)證。

圖3-3

①在MAX+plusII中，對(duì)ACEX可編程邏輯器件編程。選擇nand2（2輸入與非門）

符號(hào)、nand3（3輸入與非門）符號(hào)以及not（非門）符號(hào),建立圖3-3原理圖與gdf）。

其中A、B、C用input（輸入端）符號(hào)，Y用output（輸出端）符號(hào)。

②建立波形文件Cscf）。對(duì)?A、B、C用不同的時(shí)鐘頻率（如1倍、2倍、4倍）,

組合成不同的輸入。

（3）執(zhí)行仿真后，觀察產(chǎn)生的Y的結(jié)果波形。在下面圖中記錄波形。

仿真波形

④

⑤建立平面布線圖，設(shè)計(jì)布線。

⑥連接電路。注意：平面布線圖與實(shí)驗(yàn)箱的引腳號(hào)碼的對(duì)應(yīng)關(guān)系見附錄？？。

⑦打開電源。

⑧生成下載文件，下載到ACEX器件。

測(cè)試結(jié)果并記錄到表3-4中。

實(shí)驗(yàn)T5

表3-4

輸入輸出

ABCY

（五）思考題

已知某組合邏輯具有的輸入端A、B、C和輸出信號(hào)Y的波形圖如下所示。試用最少

的與非門設(shè)計(jì)此組合邏輯電路，并接線驗(yàn)證。

A_____

B

C

Y

思考題實(shí)現(xiàn)方法

實(shí)驗(yàn)T6

結(jié)果和體會(huì)

六、實(shí)驗(yàn)報(bào)告要求

1.整理實(shí)驗(yàn)數(shù)據(jù)，分析實(shí)驗(yàn)結(jié)果。

2.組合電路的分析方法。

3.討論實(shí)現(xiàn)思考題所要求的邏輯電路的方法，給出驗(yàn)證結(jié)果。

實(shí)驗(yàn)三結(jié)果和體會(huì)日期評(píng)閱

實(shí)驗(yàn)T7

實(shí)驗(yàn)四半加器、全加器及邏輯運(yùn)算實(shí)驗(yàn)

一、實(shí)驗(yàn)?zāi)康?/p>

1.掌握組合邏輯電路的功能測(cè)試。

2.學(xué)會(huì)二進(jìn)制數(shù)的運(yùn)算規(guī)律。

3.掌握構(gòu)造半加器和全加器的邏輯功能。

4.學(xué)習(xí)使用可編程邏輯器件的開發(fā)工具M(jìn)AX+plusII設(shè)計(jì)電路。

二、實(shí)驗(yàn)儀器

1.DICE-SEM型數(shù)字模擬綜合實(shí)驗(yàn)箱1臺(tái)

2.PC機(jī)1臺(tái)

（Windows2000以上操作系統(tǒng)、安裝MAX+plusII10.0軟件，并行口下載電纜等。）

3.器件

-74LS00四2輸入與非門2片

■74LS04六反向器1片

'74LS86四2輸入異或門1片

三、實(shí)驗(yàn)原理

半加器是對(duì)兩個(gè)一位二進(jìn)制數(shù)進(jìn)行相加，產(chǎn)生“和”與“進(jìn)位”。根據(jù)半加器的邏輯

表達(dá)式可知，半加器的“和"Y是A、B的異或，而“進(jìn)位”Z是A、B相與。故半加器

可用一個(gè)集成異或門和二個(gè)與非門組成。

全加器將兩個(gè)一位二進(jìn)制數(shù)及來自低位的進(jìn)位Ci-1進(jìn)行相加，產(chǎn)生“和”與“進(jìn)位

Ci”。構(gòu)成全加器的方法有多種：可用異或門和與非門等門電路組成（見教材）、可用若干

與門組成也可用半加器和或門組成。

加法器是數(shù)字系統(tǒng)中的基本邏輯器件。例如：為了節(jié)省資源，減法器和硬

件乘法器都可由加法器來構(gòu)成。但寬位加法器的設(shè)計(jì)是很耗費(fèi)資源的，因此在

實(shí)際的設(shè)計(jì)和相關(guān)系統(tǒng)的開發(fā)中需要注意資源的利用率和進(jìn)位速度等兩方面的

問題。多位加法器的構(gòu)成有兩種方式：并行進(jìn)位和串行進(jìn)位方式。并行進(jìn)位加

法器設(shè)有并行進(jìn)位產(chǎn)生邏輯，運(yùn)算速度快；串行進(jìn)位方式是將全加器級(jí)聯(lián)構(gòu)成

多位加法器。通常，并行加法器比串行級(jí)聯(lián)加法器占用更多的資源，并且隨著

位數(shù)的增加，相同位數(shù)的并行加法器比串行加法器的資源占用差距也會(huì)越來越

大。

四、預(yù)習(xí)要求

1.預(yù)習(xí)用與非門和異或門構(gòu)成的半加器、全加器的工作原理（可參照教材）。

2.預(yù)習(xí)多位加法器的構(gòu)成和實(shí)現(xiàn)方法。

3.準(zhǔn)備實(shí)驗(yàn)內(nèi)容（三）和（四）的邏輯表達(dá)式和參數(shù)。

4.用可編程邏輯器件開發(fā)環(huán)境MAX+plusH開發(fā)組合電路的步驟和基本方法。

實(shí)驗(yàn)T8

五、實(shí)驗(yàn)內(nèi)容

(-)組合邏輯電路功能測(cè)試

①.用2片74LS00組成圖4-1所示邏緝電路。為便于接線和檢查，在圖中注明了芯

片編號(hào)及各引腳對(duì)應(yīng)的編號(hào)。其中Gl、G2、G3、G4用1片74LS00,G5、G6、

G7用1片74LS00?

注：也可以用可編程邏輯電路開發(fā)環(huán)境MAX+plusII對(duì)ACEX器件編程，實(shí)現(xiàn)以

下電路的邏輯函數(shù)功能并測(cè)試驗(yàn)證。

②.圖中A、B、C接電平開關(guān)，Yl、Y2接發(fā)光二極管電平顯示。

(3).按表4-1要求，改變A、B、C的狀態(tài)填表，并寫出Yl,Y2邏輯表達(dá)式。

(4).將運(yùn)算結(jié)果與實(shí)驗(yàn)比較。

表4-1

輸入輸出

ABCY1Y2

000

001

010

011

100

101

110

111

實(shí)驗(yàn)T9

邏輯表達(dá)式

Y1

Y2

（二）測(cè)試用異或門和與非門（74LS00）組成的半加器的邏輯功能。

根據(jù)半加器的邏輯表達(dá)式可