大學(xué)《計(jì)算機(jī)組成原理》期中考試試題

第3頁(yè)共4頁(yè)第1頁(yè)共3頁(yè)大學(xué)《計(jì)算機(jī)組成原理》期中考試試題填空題（每空1分，共20分）主存和cache的地址映象方法很多，常用的有直接映像、、和。在下列常用術(shù)語(yǔ)后面,寫出相應(yīng)的中文名稱:RISC______CACHE____X=0.1011,Y=0.0001,則X補(bǔ)=,Y補(bǔ)=,[X+Y]補(bǔ)=。設(shè)n=8包括一位符號(hào)位），補(bǔ)碼Booth算法需做次移位和最多次加法。 設(shè)n=8包括一位符號(hào)位，補(bǔ)碼一位除中，被除數(shù)和除數(shù)同號(hào)，需要做運(yùn)算（加或減）。8位補(bǔ)碼整數(shù)的表示范圍為。浮點(diǎn)數(shù)X=-11.011*2100，的規(guī)格化形式為I/O與主機(jī)交換信息的控制方式中，方式CPU和設(shè)備是串行工作的。Cache和主存的映像方式中，方式靈活性最強(qiáng)，成本最高一個(gè)浮點(diǎn)數(shù)，當(dāng)其尾數(shù)右移一位時(shí)，欲使其值不變，階碼必須。指令的長(zhǎng)度主要取決于的長(zhǎng)度、操作數(shù)的長(zhǎng)度和操作數(shù)的個(gè)數(shù)。某計(jì)算機(jī)的cache采用4路組相聯(lián)映像，已知cache容量為4KB，主存容量為1MB，每個(gè)字塊32B（1B＝1字節(jié)）。組地址位，組內(nèi)塊號(hào)位，塊內(nèi)地址位（按字節(jié)編址）。補(bǔ)碼定點(diǎn)數(shù)加減運(yùn)算采用雙符號(hào)位判斷溢出，當(dāng)雙符號(hào)位為時(shí)沒有溢出。單項(xiàng)選擇題（每題1.5分，共45分）在程序的執(zhí)行過程中，Cache與主存的地址映射是由______。A．操作系統(tǒng)來管理的B．程序員調(diào)度的C．由硬件自動(dòng)完成的D．用戶軟件完成CPU響應(yīng)中斷的時(shí)間是______。A．中斷源提出請(qǐng)求B．取指周期結(jié)束C．執(zhí)行周期結(jié)束D．間址周期結(jié)束三種集中式總線控制中，______方式對(duì)電路故障最敏感。A．鏈?zhǔn)讲樵傿．計(jì)數(shù)器定時(shí)查詢C．獨(dú)立請(qǐng)求D．以上都不對(duì)在機(jī)器數(shù)______中，零的表示形式是唯一的A.原碼B.反碼C.補(bǔ)碼和移碼D.原碼和反碼設(shè)寄存器內(nèi)容為10000000B,若它的真值為－127，則為______A.原碼B.補(bǔ)碼C.反碼D.移碼和原碼主機(jī)與I/O設(shè)備傳送數(shù)據(jù)時(shí)采用______CPU效率最高A.程序查詢方式 B.中斷方式 C.DMA方式D.以上方式效率相同Intel2164DRAM芯片內(nèi)部數(shù)據(jù)位采用128×128矩陣排列，刷新周期為2ms，讀寫周期為0.1μs。若采用集中式刷新，則死區(qū)時(shí)間為______。A.15.6μs B.12.8μs C.2ms D.20μs變址尋址方式中，操作數(shù)的有效地址是（）。A．基址寄存器內(nèi)容加上形式地址（位移量） B．程序計(jì)數(shù)器內(nèi)容加上形式地址C．變址寄存器內(nèi)容加上形式地址 D．以上都不對(duì)向量中斷是（）。A．外設(shè)提出中斷 B．由硬件形成中斷服務(wù)程序入口地址C．由硬件形成向量地址，再由向量地址找到中斷服務(wù)程序入口地址D．以上都不對(duì)Cache采用全相聯(lián)映像方式,使用LRU頁(yè)面替換算法,依次訪問如下塊,1,8,1,7,8,2,7,2假定Cache容量為3個(gè)塊,開始時(shí)是空的,則塊失效次數(shù)是______A.4 B.5 C.6 D.7下列那一種操作不是中斷周期進(jìn)行的操作（）。A．保存程序斷點(diǎn) B．關(guān)中斷 C．尋找中斷服務(wù)程序入口地址 D．設(shè)置中斷屏蔽字在CPU中存儲(chǔ)訪存地址的是（）。A．程序計(jì)數(shù)器PC B．指令寄存器IR C．地址寄存器AR D．?dāng)?shù)據(jù)寄存器DR下列浮點(diǎn)數(shù)（設(shè)基數(shù)為2,尾數(shù)采用補(bǔ)碼表示）中（）是規(guī)格化的。A．1.1001×20 B． 0.0110×2-2 C． 1.1000×2-3 D． 1.0000×2-4下列有關(guān)存儲(chǔ)器的敘述中錯(cuò)誤的是（）。A．SRAM、DRAM都屬于易失性存儲(chǔ)器 B．DRAM集成度比SRAM更高C．SRAM不需要刷新 D．DRAM為破壞性讀操作當(dāng)乘數(shù)為1．1010，若1次移位需10ns，一次加法需10ns，補(bǔ)碼一位乘Booth法最多需要（）時(shí)間。A．70nsB．80nsC．90nsD．100ns主機(jī)與I/O設(shè)備傳送數(shù)據(jù)時(shí)采用______CPU效率最高A.程序查詢方式 B.中斷方式 C.DMA方式D.以上方式效率相同在設(shè)計(jì)指令格式時(shí)采用擴(kuò)展操作碼的技術(shù)主要是為了______。A.減小指令字長(zhǎng)度 B.保持指令字長(zhǎng)度不變而增加指令的數(shù)量 C.增加指令字長(zhǎng)度 D.保持指令字長(zhǎng)度不變而增加尋址空間某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)采用字節(jié)編址方式，在讀取了一條16位指令之后，PC的值自動(dòng)加______。A.1 B.2 C.3 D.不確定計(jì)算機(jī)采用分級(jí)存儲(chǔ)系統(tǒng)的主要目的是______。A.減小主機(jī)箱的體積 B.解決容量、價(jià)格、速度之間的矛盾 C.方便存儲(chǔ)海量數(shù)據(jù) D.提高存儲(chǔ)訪問速度在計(jì)數(shù)器定時(shí)查詢方式下，若計(jì)數(shù)接著上一次計(jì)數(shù)，則（）。A．設(shè)備號(hào)小的優(yōu)先級(jí)高B．每個(gè)設(shè)備使用總線的機(jī)會(huì)均等C．設(shè)備號(hào)大的優(yōu)先級(jí)高D．優(yōu)先級(jí)隨機(jī)某SARM芯片，其存儲(chǔ)容量為16K×8位，該芯片的數(shù)據(jù)線數(shù)目是（）。A．16B．14C．8D．22假設(shè)下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)位的字符碼是（）。A．11001111B．11010110C．11001101D．11011001某指令采用寄存器間接尋址訪問內(nèi)存操作數(shù)，則在它執(zhí)行時(shí)需要訪問內(nèi)存（）次。A．1 B．2 C．3 D．0除了采用高速芯片外，下面哪些不能提高存儲(chǔ)器的速度（）。A．CacheB．多體并行C．雙端口存儲(chǔ)器D．虛擬存儲(chǔ)器某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為______。A．+（1–2-32）B．+（1–2-31）C．2-32D．2-31設(shè)指令字長(zhǎng)12位，基本操作碼字段4位，地址碼1字段4位，地址碼2字段4位。已經(jīng)指令系統(tǒng)中共有二地址指令15條，零單地址指令32條，則一地址指令最多有______條。A．15 B.16 C.0 D.14下列關(guān)于校驗(yàn)碼的敘述中正確的是______。A．海明碼是檢錯(cuò)碼 B．所有校驗(yàn)位都位于海明碼字的低R個(gè)比特上 C．CRC碼是糾錯(cuò)碼 D．所有校驗(yàn)位都分散到CRC碼字的各個(gè)比特上CPU可按地址隨機(jī)訪問的存儲(chǔ)器是______。A．RAM B．磁盤 C．磁帶D．光盤取指令操作完成之后，PC中存放的是（）。A.當(dāng)前正在執(zhí)行指令的地址 B．將要實(shí)際執(zhí)行的指令的地址 C．該條指令的微程序入口地址 D．下一條順序存放的指令的地址已知x<0,且[x]原=x0.x1x2…xn,則[x]補(bǔ)可通過（）求得A.各位求反，末位加1B．求補(bǔ)C．除x0外求補(bǔ)D．各數(shù)值位求反，末位加1綜合題（共5題，共35分）操作碼OPX位移量D1．（5分）某機(jī)的指令格式如下所示：X為尋址特征位：X=00：直接尋址；X=01：用變址寄存器Rx尋址；X=10：相對(duì)尋址。設(shè)（PC）=5431H，（Rx）=3515H，（H代表十六進(jìn)制數(shù)），請(qǐng)確定指令中的有效地址：（1）8241H （2）1438H （3）8134H 。2．（5分）寫出對(duì)一個(gè)有效字節(jié)數(shù)據(jù)進(jìn)行海明編碼的方案。要求能檢測(cè)和自動(dòng)糾正一位錯(cuò)，并發(fā)現(xiàn)兩位錯(cuò)。若8位信息位為10110101（低），海明碼為何值。2．（5分）由64K×1的2164RAM芯片（4個(gè)128×128陣列）構(gòu)成256K×8存儲(chǔ)器。問(1)共需幾片芯片？（2）采用分散刷新方式，若單元刷新間隔不超過2ms，則刷新信號(hào)的周期是多少？（3）若采用集中刷新方式，設(shè)讀寫周期T=0.1μs，存儲(chǔ)器刷新一遍至少需要多少時(shí)間？4.(10分)若X=0.1001,Y=-0.1101,試用補(bǔ)碼一位乘計(jì)算[X×Y]補(bǔ)5.(10分)設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)