eda課程設(shè)計(jì)實(shí)驗(yàn)小結(jié)

eda課程設(shè)計(jì)實(shí)驗(yàn)小結(jié)EDA技術(shù)的消失，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。下面是eda課程設(shè)計(jì)試驗(yàn)小結(jié)，盼望可以幫到大家。

eda課程設(shè)計(jì)試驗(yàn)小結(jié)篇1

EDA課程設(shè)計(jì)心得體會(huì)，這次EDA課程設(shè)計(jì)歷時(shí)兩個(gè)星期，通過(guò)這次設(shè)計(jì)，通過(guò)這次課程設(shè)計(jì)使我懂得了理論與實(shí)際相結(jié)合是很重要的，在設(shè)計(jì)的過(guò)程中遇到問(wèn)題，同時(shí)在設(shè)計(jì)的過(guò)程中發(fā)覺(jué)了自己的不足之處，這次設(shè)計(jì)的數(shù)字秒表還是比較勝利的，在設(shè)計(jì)中遇到了許多問(wèn)題，PLC實(shí)訓(xùn)心得，在學(xué)完P(guān)LC理論課程后我們做了課程設(shè)計(jì)，此次設(shè)計(jì)以分組的方式進(jìn)行，沒(méi)有過(guò)實(shí)際開(kāi)發(fā)設(shè)計(jì)的閱歷，我們基本學(xué)會(huì)了PLC設(shè)計(jì)的步聚和基本方法。

這次EDA課程設(shè)計(jì)歷時(shí)兩個(gè)星期，在整整兩個(gè)星期的日子里，可以說(shuō)是苦多于甜，但是可以學(xué)的到許多許多的東西，同時(shí)不僅可以鞏固以前所學(xué)過(guò)的學(xué)問(wèn)，而且學(xué)到了許多在書(shū)本上所沒(méi)有學(xué)到過(guò)的學(xué)問(wèn)。通過(guò)這次設(shè)計(jì)，進(jìn)一步加深了對(duì)EDA的了解，讓我對(duì)它有了更加深厚的愛(ài)好。特殊是當(dāng)每一個(gè)子模塊編寫(xiě)調(diào)試勝利時(shí)，心里特殊的快樂(lè)。但是在編寫(xiě)頂層文件的程序時(shí)，遇到了不少問(wèn)題，特殊是各元件之間的連接，以及信號(hào)的定義，總是有錯(cuò)誤，在細(xì)心的檢查下，最終找出了錯(cuò)誤和警告，排解困難后，程序編譯就通過(guò)了，心里最終舒了一口氣。在波形仿真時(shí)，也遇到了一點(diǎn)困難,想要的結(jié)果不能在波形上得到正確的顯示:在設(shè)定輸入的時(shí)鐘信號(hào)后，數(shù)字秒表開(kāi)頭計(jì)數(shù)，但是始終看不到秒和小時(shí)的循環(huán)計(jì)數(shù)。后來(lái)，在數(shù)十次的調(diào)試之后，才發(fā)覺(jué)是由于輸入的時(shí)鐘信號(hào)對(duì)于器件的延遲時(shí)間來(lái)說(shuō)太短了。經(jīng)過(guò)屢次調(diào)試，最終找到了比較合適的輸入數(shù)值：時(shí)鐘周期設(shè)置在15秒左右比較合適。另外，Endtime的值需要設(shè)置的長(zhǎng)一點(diǎn)：500us左右，這樣就可以觀看到完整的仿真結(jié)果。

其次，在連接各個(gè)模塊的時(shí)候肯定要留意各個(gè)輸入、輸出引腳的線寬，由于每個(gè)線寬是不一樣的，只要讓各個(gè)線寬相互匹配，才能得出正確的結(jié)果，否則，消失任何一點(diǎn)小的誤差就會(huì)導(dǎo)致整個(gè)文件系統(tǒng)的編譯消失錯(cuò)誤提示，在器件的選擇上也有肯定的技巧，只有選擇了合適當(dāng)前電路所適合的器件，編譯才能得到完滿勝利。

通過(guò)這次課程設(shè)計(jì)使我懂得了理論與實(shí)際相結(jié)合是很重要的，只有理論學(xué)問(wèn)是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論學(xué)問(wèn)與實(shí)踐相結(jié)合起來(lái)，從理論中得出結(jié)論，才能真正為社會(huì)服務(wù)，從而提高自己的實(shí)際動(dòng)手力量和獨(dú)立思索的力量。在設(shè)計(jì)的過(guò)程中遇到問(wèn)題，可以說(shuō)得是困難重重，這究竟第一次做的，難免會(huì)遇到過(guò)各種各樣的問(wèn)題，同時(shí)在設(shè)計(jì)的過(guò)程中發(fā)覺(jué)了自己的不足之處，對(duì)以前所學(xué)過(guò)的學(xué)問(wèn)理解得不夠深刻，把握得不夠堅(jiān)固。

在設(shè)計(jì)過(guò)程中，總是遇到這樣或那樣的問(wèn)題。有時(shí)發(fā)覺(jué)一個(gè)問(wèn)題的時(shí)候，需要做大量的工作，花大量的時(shí)間才能解決。自然而然，我的急躁便在其中建立起來(lái)了。為以后的工作積累了閱歷，增加了信念。

eda課程設(shè)計(jì)試驗(yàn)小結(jié)篇2

本學(xué)期末我們進(jìn)行了EDA實(shí)訓(xùn)，我們組做的是四路智能搶答器，不過(guò)本次實(shí)訓(xùn)與以往最大的不同是在嫻熟并把握Verilog硬件描述語(yǔ)言的基礎(chǔ)上，運(yùn)用Quartus軟件,對(duì)其進(jìn)行波形以及功能的仿真。我們組搶答器的設(shè)計(jì)要求是：可容納四組參賽者，每組設(shè)置一個(gè)搶答按鈕供搶答者使用，電路具有第一搶答信號(hào)的鑒別和鎖存功能，系統(tǒng)具有計(jì)分、倒計(jì)時(shí)和倒計(jì)時(shí)鎖存等電路，輸入信號(hào)有：各組的搶答按鈕A、B、C、D，系統(tǒng)清零信號(hào)CLR，系統(tǒng)時(shí)鐘信號(hào)CLK，計(jì)分復(fù)位端RST，加分按鈕端ADD，計(jì)時(shí)預(yù)置掌握端LDN，計(jì)時(shí)使能端EN，計(jì)時(shí)預(yù)置數(shù)據(jù)調(diào)整按鈕可以用如TA、TB表示;系統(tǒng)的輸出信號(hào)有：四個(gè)組搶答勝利與否的指示燈掌握信號(hào)輸出口可用如LEDA、LEDB、LEDC、LEDD表示，四個(gè)組搶答時(shí)的計(jì)時(shí)數(shù)碼顯示掌握信號(hào)若干，搶答勝利組別顯示的掌握信號(hào)若干，各組計(jì)分動(dòng)態(tài)顯示的掌握信號(hào)若干。整個(gè)系統(tǒng)至少有三個(gè)主要模塊：搶答鑒別模塊、搶答計(jì)時(shí)模塊、搶答計(jì)分模塊。

實(shí)訓(xùn)的第一天我們組三個(gè)人就開(kāi)頭對(duì)搶答器的各部分源程序進(jìn)行調(diào)試，由于剛開(kāi)頭對(duì)于quartus2軟件用的不是很嫻熟，所以在第一天幾乎上沒(méi)有啥大的進(jìn)展，始終都在改程序中的錯(cuò)誤。在不停的重復(fù)的編譯、改錯(cuò)。拿著EDA修改稿、資料書(shū)檢查出錯(cuò)的地方，一邊又一遍的校對(duì)分析其中的錯(cuò)誤。

在實(shí)訓(xùn)中我們遇到了許多的問(wèn)題。為了解決這些問(wèn)題我和他們兩個(gè)都在的想方法通過(guò)各種渠道查找解決問(wèn)題的方法。上網(wǎng)查資料、問(wèn)同學(xué)、圖書(shū)館查資料、問(wèn)老師、自己想方法，其實(shí)最有效的方法還是自己去想那樣學(xué)到的東西才會(huì)更加的深刻記得時(shí)間也是最長(zhǎng)的，他人的關(guān)心當(dāng)然是

非常好的，但只是臨時(shí)的要想真正的學(xué)到東西還是要靠自己去想方法。不能一有問(wèn)題就盼望要他人幫忙，肯定自己先好好想想實(shí)在解決不了的再去問(wèn)老師找同學(xué)。

由于在一開(kāi)頭的時(shí)候?qū)uartus2軟件的不熟識(shí)耽擱了許多的時(shí)間，在接下來(lái)的幾天里遇到了不少的問(wèn)題。剛開(kāi)頭的時(shí)候是源程序中的錯(cuò)誤始終在那改，好不簡(jiǎn)單幾個(gè)模塊中的錯(cuò)誤都一個(gè)個(gè)排解了，但當(dāng)把他們放到一起時(shí)問(wèn)題就又消失了。于是又開(kāi)頭了檢查修改，可是弄了好長(zhǎng)時(shí)間也沒(méi)有弄明白，最終找了一個(gè)在試驗(yàn)室的同學(xué)說(shuō)是頂層文件有問(wèn)題。于是晚上又找了些關(guān)于頂層文件資料還有課本上的例子。最終對(duì)步驟已經(jīng)有了很嫻熟的把握，很快就完成了程序編譯、仿真、下載到最終的調(diào)試。

“紙上談來(lái)終覺(jué)淺，絕知此事要躬行?！痹谶@短暫的兩周實(shí)訓(xùn)中深深的感覺(jué)到了自己要學(xué)的東西實(shí)在是太多了，自己知道的是多么的有限，由于自身專(zhuān)業(yè)學(xué)問(wèn)的欠缺導(dǎo)致了這次實(shí)訓(xùn)不是進(jìn)行的很順當(dāng)，通過(guò)這次實(shí)訓(xùn)暴露了我們自身的諸多的不足之處，我們會(huì)引以為鑒，在以后的生活中更應(yīng)當(dāng)努力的學(xué)習(xí)。

雖然實(shí)訓(xùn)僅僅進(jìn)行了兩個(gè)星期就匆忙的結(jié)束了，但在這兩個(gè)星期中收獲還是許多的。實(shí)訓(xùn)的目的是要把學(xué)過(guò)的東西拿出來(lái)用這一個(gè)星期的實(shí)訓(xùn)中不僅用了而且對(duì)于quartus2軟件的使用也更加的得心應(yīng)手，這次實(shí)訓(xùn)提高了我們的動(dòng)手力量、理論聯(lián)系實(shí)際的力量、發(fā)覺(jué)問(wèn)題分析問(wèn)題解決問(wèn)題的力量。實(shí)訓(xùn)只要你仔細(xì)做了都是對(duì)自己力量一次很大的提高。

本次設(shè)計(jì)過(guò)程中得到我們老師的悉心指導(dǎo)。甕老師多次詢問(wèn)設(shè)計(jì)進(jìn)程，并為我們教導(dǎo)迷津，關(guān)心我們理順設(shè)計(jì)思路，細(xì)心點(diǎn)撥，時(shí)刻在關(guān)心著我們?nèi)ヌ岣咦约?。甕老師一絲不茍的作風(fēng)，嚴(yán)謹(jǐn)求實(shí)的態(tài)度，踏踏實(shí)實(shí)的精神，不僅是我學(xué)習(xí)的楷模，并將樂(lè)觀影響我今后的學(xué)習(xí)和工作。在此真誠(chéng)地向甕老師致謝。

eda課程設(shè)計(jì)試驗(yàn)小結(jié)篇3

短暫的一周實(shí)訓(xùn)已經(jīng)過(guò)去了，對(duì)于我來(lái)說(shuō)這一周的實(shí)訓(xùn)給予了我太多有用的東西了，不僅讓我更深層次的對(duì)課本的理論學(xué)問(wèn)深化了理解，而且還讓我對(duì)分析事物的規(guī)律思維力量得到了熬煉，提高了實(shí)際動(dòng)手力量，下面談一下就這一周實(shí)訓(xùn)中我自己的一些心得體會(huì)。一周的實(shí)訓(xùn)已經(jīng)過(guò)去了，我們?cè)诶蠋煿?yīng)的實(shí)踐平臺(tái)上通過(guò)自己的實(shí)踐學(xué)到了許多課本上學(xué)不到的珍貴東西，熟識(shí)了對(duì)QuartusⅡ軟件的一般項(xiàng)目的操作和學(xué)到了處理簡(jiǎn)潔問(wèn)題的基本方法，更重要的是把握了VHDL語(yǔ)言的基本設(shè)計(jì)思路和方法，我想這些會(huì)對(duì)我今后的學(xué)習(xí)起到很大的助推作用。此外，還要在今后的課本理論學(xué)問(wèn)學(xué)習(xí)過(guò)程中要一步一個(gè)腳印的扎實(shí)學(xué)習(xí)，敏捷的把握和運(yùn)用專(zhuān)業(yè)理論學(xué)問(wèn)這樣才能在以后出去工作的實(shí)踐過(guò)程中有所成果。

最終還要感謝學(xué)校為我們供應(yīng)這樣專(zhuān)業(yè)的實(shí)踐平臺(tái)還有甕老師在一周實(shí)訓(xùn)以來(lái)的不斷指導(dǎo)和同學(xué)的熱忱關(guān)心。總的來(lái)說(shuō)，這次實(shí)訓(xùn)我收獲很大。

同時(shí)，感謝大專(zhuān)兩年來(lái)全部的老師，是你們?yōu)槲医饣笫軜I(yè)，不僅教授我專(zhuān)業(yè)學(xué)問(wèn)，更教會(huì)我做人的道理。

這次EDA實(shí)訓(xùn)讓我感覺(jué)收獲頗多，在這一周的實(shí)訓(xùn)中我們不僅鞏固了以前學(xué)過(guò)的學(xué)問(wèn)，而且還學(xué)到了怎樣運(yùn)用EDA設(shè)計(jì)三種波形的整個(gè)過(guò)程和思路，更加強(qiáng)了我們動(dòng)手力量，同時(shí)也提高了我們的思索力量的熬煉，我們?cè)趯?xiě)程序的同時(shí)還要學(xué)會(huì)要改程序，依據(jù)錯(cuò)誤的地方去修改程序。

本文基于VerilogHDL的乒乓球嬉戲機(jī)設(shè)計(jì)，利用VerilogHDL語(yǔ)言編寫(xiě)程序?qū)崿F(xiàn)其波形數(shù)據(jù)功能在分析了CPLD技術(shù)的基礎(chǔ)上，利用CPLD開(kāi)發(fā)工具對(duì)電路進(jìn)行了設(shè)計(jì)和仿真，從分別器件到系統(tǒng)的分布，每一步都經(jīng)過(guò)嚴(yán)格的波形仿真，以確保功能正常。

從整體上看來(lái)，實(shí)訓(xùn)課題的內(nèi)容實(shí)現(xiàn)的功能都能實(shí)現(xiàn)，但也存在著不足和需要進(jìn)一步改進(jìn)的地方，為我今后的學(xué)習(xí)和工作奠下了堅(jiān)實(shí)的基礎(chǔ)。通過(guò)此次的實(shí)訓(xùn)課題，把握了制作乒乓球嬉戲機(jī)技術(shù)的原理及設(shè)計(jì)要領(lǐng)，學(xué)習(xí)并把握了可編程規(guī)律電路的設(shè)計(jì)，把握了軟件、CPLD元件的應(yīng)用，受益匪淺，特別感謝甕老師這一學(xué)期來(lái)的指導(dǎo)與教導(dǎo)，感謝老師在學(xué)習(xí)上賜予的指導(dǎo)，老師平常的工作也

非常繁忙，但是在我們學(xué)習(xí)的過(guò)程中，重來(lái)沒(méi)有耽擱過(guò)，我們遇到問(wèn)題問(wèn)他，他重來(lái)都是很有急躁，不管問(wèn)的同學(xué)有多少，他都細(xì)心的為每個(gè)同學(xué)講解，同學(xué)們遇到的不能解決的，他都協(xié)作同學(xué)極力解決。最終祝福甕老師身體健康，全家幸福。

通過(guò)這次課程設(shè)計(jì)，我進(jìn)一步熟識(shí)了VerilogHDL語(yǔ)言的結(jié)構(gòu)，語(yǔ)言規(guī)章和語(yǔ)言類(lèi)型。對(duì)編程軟件的界面及操作有了更好的熟識(shí)。在編程過(guò)程中，我們雖然遇到了許多困難和問(wèn)題,到最終還是靠自己的努力與堅(jiān)持獨(dú)立的完成了任務(wù)。當(dāng)遇到了自己無(wú)法解決的困難與問(wèn)題的時(shí)候，要有急躁，要學(xué)會(huì)一步步的去找問(wèn)題的根源，才能解決問(wèn)題，還請(qǐng)教老師賜予指導(dǎo)和關(guān)心。這次實(shí)訓(xùn)給我最深的印象就是擴(kuò)大自己的學(xué)問(wèn)面，知道要培育哪些技能對(duì)我們的專(zhuān)業(yè)很重要。通過(guò)這次課程設(shè)計(jì)，培育了我們共同合作的力量。但是此次設(shè)計(jì)中參考了其他程序段實(shí)際思想，顯示出我們?cè)诔绦蛟O(shè)計(jì)方面還有不足之處。

在此次實(shí)訓(xùn)的過(guò)程中，我了解到了要加強(qiáng)培育動(dòng)手力量，要明白理論與實(shí)踐結(jié)合的重要性，只有理論學(xué)問(wèn)也是不夠的，只有把理論學(xué)問(wèn)和實(shí)踐相結(jié)合，才能真正提高我們的實(shí)際動(dòng)手力量與獨(dú)立思索的力量。感謝學(xué)院給我們供應(yīng)這次實(shí)訓(xùn)的機(jī)會(huì)，感謝甕老師對(duì)我們的指導(dǎo)，他是為了教會(huì)我們?nèi)绾芜\(yùn)用所學(xué)的學(xué)問(wèn)去解決實(shí)際的問(wèn)題，此外，還得出一個(gè)結(jié)論：學(xué)問(wèn)必需通過(guò)應(yīng)用才能實(shí)現(xiàn)其價(jià)值!有些東西以為學(xué)會(huì)了，但真正到用的時(shí)候才發(fā)覺(jué)是兩回事，所以我認(rèn)為只有到真正會(huì)用的時(shí)候才是真的學(xué)會(huì)了。

本次設(shè)計(jì)過(guò)程中得到我們老師的悉