SiC MOSFET功率器件開關(guān)動態(tài)測試方法-征求意見稿

1SiCMOSFET功率器件開關(guān)動態(tài)測試方法本文件描述了雙脈沖測試條件下SiCMOSFET功率器件開關(guān)動態(tài)測試的術(shù)語和定義、符號、測試電本文件適用于分立器件和功率模塊等封裝SiCMOSFET功率器件的開關(guān)動態(tài)測試與評估，對于SiCJFET、SiCBJT、SiCIGBT等其他類型的SiC晶體管功率器件，可參測量、控制和實驗室用電氣設(shè)備的安全要求第5部分：電工T/CASA002-2021、T/CASA006-203.1碳化硅金屬氧化物半導(dǎo)體場效應(yīng)晶體管siliconcarbidemetal-oxide-semiconductorfield具有金屬氧化物半導(dǎo)體結(jié)構(gòu)，以柵極隔著氧化層利用電場效應(yīng)來控制半導(dǎo)體溝道的SiC場效應(yīng)晶體3.2給功率器件施加兩個脈沖作為驅(qū)動控制信號的測試方法。第一個脈沖開通器件至負(fù)載上的電流達3.33.44符號和縮略語tr：上升時間。tf：下降時間。toff：關(guān)斷時間。Eoff：關(guān)斷能量。Irr：反向恢復(fù)電流。trr：反向恢復(fù)時間。CMRR：共模抑制比（CommonmCMTI：共模瞬態(tài)抑制（CommonmoMOSFET器件的開關(guān)測試為例，根據(jù)實際應(yīng)用電路要求，選擇上橋臂器件的類型及其柵極控制方式，并在測試結(jié)果中注明所采用的測試電路。對于上橋臂SiCMOSFET器件的測試，測試電路類似電感連接更改到橋臂中點與直流母線負(fù)極。3等。若被測SiCMOSFET功率器件包括額外并聯(lián)）；ttpon2——第二個脈沖的寬度，單位為秒（s）；tpoff——兩個脈沖之間的間隔，單位為秒（s）；注：對于圖1(c)所示測試電路，上橋臂器件的柵5.2測試條件直流電源的輸出電壓可調(diào)，穩(wěn)態(tài)精度不小于±0.5%，分直流電源應(yīng)具有限流能力，限制故障電流和電容充電涌流。同時，避免過快的充電速度導(dǎo)致直流電源的供電側(cè)應(yīng)有接地端子，開關(guān)測試過程中，直流電源應(yīng)可靠接地或充電后斷開。4開關(guān)測試過程中，直流母線電壓保持恒定，測試電路應(yīng)保證足夠大的直流母線電容，根據(jù)式(1)確Cdc≥···············Kv——直流母線的電壓波動率，通常為1~5%。應(yīng)盡可能降低電容和母排的總寄生電感（LESL+LBUS）的LBUS·LESL放電電阻LLESL放電電阻++ w"本繼電器I- w"本繼電器LESL——直流母線電容的等效串聯(lián)電感，單位為亨（HLBUS——直流母排的寄生電感，單位為亨（H若無特殊規(guī)定，直流母線不添加緩沖吸收電路。如果測試中需要放置緩存吸收電路，應(yīng)注明直流母線應(yīng)配置放電電阻。開關(guān)測試完成后，斷開直流電源，閉合繼電器，快速釋放母線電鉗位電感應(yīng)該具有足夠大的電感值，與開關(guān)脈沖配合，調(diào)節(jié)負(fù)荷電流大小和上升速率，并保ki——負(fù)荷電流的波動率，通常為1~5%；ton——被測器件的開通時間，單位為秒（stmax——最大測試脈沖寬度，單位為秒（s）；鉗位電感應(yīng)該為抗磁飽和能力強的空心電感，鉗位電感的飽和電流應(yīng)大于目標(biāo)測試電流。5鉗位電感的繞組之間應(yīng)具有足夠高的匝間絕緣和層間絕緣，電感額定電壓應(yīng)大于目標(biāo)測試電應(yīng)選擇合適的導(dǎo)線線材和繞制方式，控為了降低線圈的電磁干擾，鉗位電感應(yīng)該與脈沖發(fā)生器、驅(qū)動電路和電流探頭保持足夠的距VCC△△ +++隔離電源Cgd△ i△RgonRgoffWWRgin WWCgs典型驅(qū)動電路如圖4所示，由隔離電源和驅(qū)動芯片構(gòu)成。VCC△△ +++隔離電源Cgd△ i△RgonRgoffWWRgin WWCgsLCdc 驅(qū)動芯片VEE——隔離電源輸出的負(fù)電壓，單位為伏（VRgon——開通驅(qū)動電阻，單位為歐(Ω);Rgoff——關(guān)斷驅(qū)動電阻，單位為歐(Ω);Rgin——被測器件的柵極內(nèi)電阻，單位為歐(Ω);應(yīng)盡可能縮短驅(qū)動回路的線路長度和環(huán)路面積，減小驅(qū)動回路的寄生電感大小。對于有開爾文源極封裝的SiCMOSFET器件，若無特殊規(guī)隔離電源應(yīng)提供足夠高的輸出電壓和輸出功率。隔離電源輸出的正電PGD=VCC1ICC1+Psource+Psink·················PsourceQgfsw(VCC-VEE)······PsinkQgfsw(VCC-VEE)·········PGD——隔離電源的功率，單位為瓦（WICC1——驅(qū)動芯片原邊輸入電流，單位為安（A）；Psource——驅(qū)動芯片的拉電流功率，單位為瓦（WPsink——驅(qū)動芯片的灌電流功率，單位為瓦（W）；VCC——驅(qū)動正電壓，單位為伏（VQg——柵極電荷，單位為庫（Cfsw——開關(guān)頻率，單位為赫茲（HzRgdron——開通過程中驅(qū)動芯片的導(dǎo)通電阻，單位為歐(Ω);Rgdroff——關(guān)斷過程中驅(qū)動芯片的導(dǎo)通電阻，單位為歐(Ω)?？刂崎_通和關(guān)斷過程的峰值電流，Rgdron/RgIgopk=·····································································Igipk=·····································································Igopk——開通過程中驅(qū)動拉電流峰值，單位為安（A驅(qū)動芯片應(yīng)具有足夠高的共模瞬態(tài)抑制能力，CMTI宜不小于100V/ns，輸入輸出共△WW△WWowwowwWWWW++ △ ++ △ ++△驅(qū)動電路應(yīng)能適應(yīng)SiCMOSFET器件開關(guān)過程的串?dāng)_，如圖6所示。如有必要，可以在驅(qū)動回路中引7+–+–+–++–+–+–++–+–對于不同溫度下的開關(guān)動態(tài)測試，應(yīng)采用具有閉環(huán)調(diào)節(jié)功能的溫控平臺來控制被測器件的工溫控平臺的溫度調(diào)節(jié)范圍應(yīng)大小于0~175℃,負(fù)溫度可選，溫度調(diào)節(jié)精度高于±3%。加熱板與被測器件之間應(yīng)施加必要的壓力，保證可靠接觸。加熱板可承受的最大壓力應(yīng)大于在開關(guān)動態(tài)測試前，應(yīng)對于上、下半橋獨立的功率器件，應(yīng)采用分離的溫控平臺或獨立的散熱結(jié)構(gòu)等措施，降低被5.3.1應(yīng)保持測試環(huán)境應(yīng)整潔，地面和設(shè)備上應(yīng)放置隔離、警示標(biāo)志，必要時可配置聲光報警。5.3.2測試電路的高壓、高溫部分，應(yīng)置于保護屏障中，例如5.3.4測試過程中，應(yīng)該由具有職業(yè)資格或操作權(quán)限5.3.5測試過程中，不要觸摸帶電體或高溫部件。在接觸測試電路或元器件時，應(yīng)確保直流母線電容8測試系統(tǒng)應(yīng)由電壓探頭、電流探頭、示波器（或數(shù)據(jù)采集卡）和上位機構(gòu)成，如圖7所示。電壓探電壓探頭△vds電壓探頭△vds電壓探頭電壓探頭示波器+電流探頭 i△ds?示波器+電流探頭 i△ L上位機WW–+ L上位機WW–+但是在開關(guān)動態(tài)測試過程中，應(yīng)滿足GB4電壓探頭的帶寬宜不小于500MHz（或響應(yīng)時間不超過0.7ns最大為了降低干擾，電流探頭應(yīng)放置在被測器件電位較低的源極附近，且不應(yīng)包含驅(qū)動回路的電電流探頭不應(yīng)引入過大的寄生電感，9電流探頭應(yīng)具有足夠的量程，覆蓋目標(biāo)測試的電流范圍。目標(biāo)測試電流應(yīng)小于電流探頭的最），示波器的垂直分辨率應(yīng)不小于10位，測試過程中應(yīng)盡可能使波形占滿柵格，最小化量化誤示波器應(yīng)具有足夠高的采樣率和存探頭與示波器輸入通道之間，應(yīng)滿足阻若無特殊規(guī)定，示波器應(yīng)接地，避免浮示波器帶寬、噪聲等關(guān)鍵指標(biāo)的測試或校準(zhǔn)，參照G若在開關(guān)測試中采用同軸電纜連接，應(yīng)盡可能縮短同軸電纜的長度，并盡可能采用粗的同軸對于同軸電阻等需要額外選用同軸電纜的探頭，探頭、同軸電纜與示波器三者之間，應(yīng)同時驅(qū)動信號是否正常，待高壓系統(tǒng)安全上電之后，開展開d)數(shù)據(jù)處理?？梢圆捎脭?shù)字濾波等預(yù)處理方法，降低測試結(jié)果的噪聲干擾，提高測量精度。7.1.1雙脈沖測試中，第一個脈沖結(jié)束的時刻作為關(guān)斷過程的觀測位置，第二個脈沖開始的時刻作為7.1.4對于關(guān)斷過程，如圖8所示，關(guān)斷延遲時間td(off)定義為：關(guān)斷過程至90%的時間間隔。關(guān)斷時間td(off)定義為關(guān)斷延遲時間vgstpon50%90%50% 50% ovds90%90%90% 3%ids 3%idsA 3%td(on)trtd(off)tftontofft1Eont2t3Eofft4tttvsdt5t6t7t90%90%ErrErr90%90%QrrIrr2%QrrIrr2%ttisd乘積的積分值，積分區(qū)間為器件源–漏極電壓從0開始下降至器件源–漏極電流下降至2%，即Err=,t8vdsidsdt。tfEontdofftoffEoffIrrErec123…[1]IEC60747-1-1983半導(dǎo)體器件分立器件和集成電路