《專用集成電路設(shè)計(jì)基礎(chǔ)教程》課件第5章

5.1電流源5.2差分放大器5.3集成運(yùn)算放大器電路5.4比較器5.5帶隙基準(zhǔn)5.6振蕩器第5章模擬集成電路設(shè)計(jì)技術(shù)

5.1電流源

集成電路設(shè)計(jì)者的主要工作是設(shè)計(jì)電路，包括電流的設(shè)計(jì)。為了給各電路提供設(shè)計(jì)所指定的電流，常使用電流鏡電路，它是集成電路的基本電路。其主要用途有：做有源負(fù)載；利用其對電路中的工作點(diǎn)進(jìn)行偏置，以使電路中的各個(gè)晶體管有穩(wěn)定、正確的工作點(diǎn)。下面我們來討論模擬集成電路中各種類型的電流源電路。5.1.1雙極型電流源電路

在集成電路中，偏置電路和晶體管分立元件的偏置方法不同，也就是說，晶體管分立元件通常采用的偏置電路在集成電路中是不適用的。為了說明這個(gè)問題，我們先看一個(gè)例子。

圖5-1是晶體管共射放大電路。Rb1、Rb2是偏置電阻，通過分壓固定基極電位；Re是射極反饋電阻，起著直流反饋和保證工作點(diǎn)穩(wěn)定的作用。圖5-1也是晶體管分立元件通常采用的偏置電路，現(xiàn)在來估算一下這種偏置電路中的各個(gè)電阻的阻值。圖5-1晶體管共射放大電路例如：ic＝13μA，β＝50，UDD＝15V,求Rb1、Rb2的阻值。當(dāng)ic＝13μA時(shí)，ib＝0.26μA，按晶體管電路原理中的i1≥(5~10)ib的選擇原則，取i1＝5ib＝1.3μA，再按基極電位ub＝(5~10)ube的選擇原則，取ub＝4V，這樣Rb1約要3MΩ，Rb2約為7MΩ。這樣大的阻值在集成電路中所占有的面積是無法實(shí)現(xiàn)的，因此這種偏置電路不適用于集成化的要求。在模擬集成電路中常采用電流源電路作為偏置電路。

1.基本型電流源

圖5-2是基本型電流源電路，它是由兩個(gè)匹配晶體管V1、V2構(gòu)成的。設(shè)兩個(gè)晶體管完全對稱，前向壓降ube1＝ube2，電流放大系數(shù)β1＝β2。ir為參考電流，io為電流源輸出電流?，F(xiàn)在來推導(dǎo)它們之間的關(guān)系。

(5-1)因?yàn)?/p>

(5-2)

所以

(5-3)

(5-4)圖5-2基本型電流源電路當(dāng)β很大時(shí)，電流源輸出電流約等于參考電流，因此這種電流源也叫做“鏡像電流源”。給定了參考電流ir，輸出電流也就恒定了。這種電流源電路簡單，但誤差大，當(dāng)β較小時(shí)，io與ir匹配較差，且靈活性差，適用于大電流偏置的場合。

2.電阻比例型電流源電路

圖5-3所示是由雙極型晶體管構(gòu)成的電阻比例型電流源電路的原理圖。

通過改變R1與R2的比值，即可改變輸出電流io和參考電流ir之比。由圖5-3可以寫出如下公式：

UBE1+ie1R1=UBE2+ie2R2

(5-5)

UBE2-UBE1=ie1R1-ie2R2

(5-6)圖5-3電阻比例型電流源其中：ie1為V1的發(fā)射極電流，ie2為V2的發(fā)射極電流。根據(jù)晶體管原理又可以寫出如下公式：

(5-7)

則

(5-8)其中：is1和is2分別是V1、V2單位面積的反相漏電流。

設(shè)V1、V2兩個(gè)管的發(fā)射區(qū)面積相同，在工藝上實(shí)現(xiàn)的單位面積反相漏電流也相同，即is1=is2，則可以得出

(5-9)

比較式(5-6)和式(5-9)可得

(5-10)因?yàn)閕o=ic1≈ie1，在忽略基極電流的情況下，ir≈ic2≈ie2，則有

(5-11)

當(dāng)io≈ir或irR2>>時(shí)，得出

(5-12)可見，輸出電流io和參考電流ir之間的關(guān)系可由R2和R1的

比值來決定，因此靈活性大。該電流源還有溫度補(bǔ)償作用，如當(dāng)溫度升高時(shí)，UBE1下降，同時(shí)UBE2也下降，抑制了輸出電流io上升。

3.面積比例型電流源

比例電流源除了用圖5-3中V1、V2射極加R1、R2電阻來實(shí)現(xiàn)外，還可以不加電阻，而通過改變V1、V2兩管的發(fā)射區(qū)面積比來實(shí)現(xiàn)，這種方法同樣也可以改變輸出電流io和參考電流ir的比例關(guān)系。設(shè)V1、V2兩管的β1、β2均大于等于1，在忽略基極電流的情況下，則有

io=ic1≈ie1

(5-13)

ir≈ic2≈ie2

(5-14)

(5-15)

(5-16)

(5-17)

式中，Ae1、Ae2分別為V1、V2兩管的發(fā)射區(qū)面積，、為V1、V2兩管單位面積的反向漏電流。在集成電路版圖設(shè)計(jì)時(shí)，常把V1、V2兩管靠得很近，加上工藝相同，摻雜濃度相同，因此兩個(gè)管子單位面積的反相漏電流可以認(rèn)為相同，即。另外，由圖5-2電路可知，V1、V2兩管的正向壓降也相同，即UBE1=UBE2。這樣由上面幾個(gè)公式可以得出

(5-18)

因此在版圖設(shè)計(jì)時(shí)，只需根據(jù)io和ir比值的要求，設(shè)計(jì)出相應(yīng)的發(fā)射區(qū)面積Ae1和Ae2即可。

4.微電流電流源

一般而言，ir由主偏置電流提供，其值一般比較大。要想獲得較小的輸出電流，可采用微電流電流源來實(shí)現(xiàn)。

由圖5-4可知：

UBE2=UBE1+ie1R1

(5-19)則

(5-20)圖5-4微電流電流源因?yàn)?/p>

(5-21)

(5-22)設(shè)V1與V2管子完全對稱，則有is1=is2，代入式(5-20)，有

(5-23)

當(dāng)β≥1時(shí)，基極電流可以略而不計(jì),即ir≈ie2，io≈ie1,最后得出

(5-24)

或(5-25)因此只要給定參考電流ir并設(shè)定輸出電流io，則可算出電阻R1的值。這種電流源設(shè)計(jì)方便靈活，在固定的參考電流下，只要改變R1的值，就可以得出不同的輸出電流io；同時(shí),當(dāng)ir受電源電壓波動影響時(shí)，io變化很小,較穩(wěn)定。

5.負(fù)反饋型電流源

以上介紹的幾種電流源，雖然電路簡單，但是存在這樣兩個(gè)缺點(diǎn)：一是動態(tài)內(nèi)阻不夠大，二是受β變化的影響比較大。解決的辦法是在電路中引入電流負(fù)反饋。

前面已導(dǎo)出基本型電流源輸出電流io和參考電流ir之間的關(guān)系為

(5-26)

其相對誤差為

(5-27)現(xiàn)在來計(jì)算一下相對誤差值。當(dāng)β＝100時(shí)，相對誤差僅為2％；當(dāng)β＝5時(shí)，相對誤差約為29％。因此用β值很大的管子作基本型電流源時(shí)，其誤差可以忽略不計(jì)，但對β值很小的管子來說，其誤差就相當(dāng)大了。為了減小輸出電流io和參考電流ir間的誤差，需要對基本型電流源進(jìn)行改進(jìn)，改進(jìn)后的電流源電路如圖5-5所示。這種改進(jìn)型電流源又稱為Wilson電流源。下面來推導(dǎo)這種負(fù)反饋型電流源輸出電流io與參考電流ir之間的關(guān)系及相對誤差。

設(shè)V1、V2、V3三個(gè)管子的β值相同，其他參數(shù)也對稱，按圖5-5可以寫出如下公式：

(5-28)

(5-29)圖5-5改進(jìn)型電流源

(5-30)

(5-31)

于是可以解出

(5-32)相對誤差為

(5-33)

當(dāng)PNP管的β＝5時(shí)，相對誤差為5.4%，說明負(fù)反饋型電流源輸出電流和參考電流的相對誤差比基本型電流源小得多，“鏡像”精度得到了重大提高。

6.橫向PNP管電流源

橫向PNP管在模擬集成電路中已得到廣泛應(yīng)用。所謂橫向PNP管，是指以N型外延層作為PNP管基區(qū)，其發(fā)射區(qū)和集電區(qū)由硼擴(kuò)散同時(shí)實(shí)現(xiàn)的，因此在工藝上容易制造出多個(gè)發(fā)射區(qū)和集電區(qū)的晶體管?；拘碗娏髟措娐返膬蓚€(gè)晶體管的基區(qū)是連在一起的，發(fā)射極也接相同電位，這樣就可以用一個(gè)多集電極的橫向PNP管構(gòu)成多個(gè)電流源。圖5-6就是用一個(gè)多集電極

橫向PNP管作為基本型電流源的電路，它的等效電路如圖5-7所示。圖5-6橫向PNP管電流源圖5-7基本型PNP電流源的等效電路這種電流源電路簡單，版圖面積小。但由于橫向PNP管固有的弱點(diǎn)——β小、頻率響應(yīng)差，且在小電流和大電流時(shí)β都下降嚴(yán)重，因此作為電流源，它不能在電流全范圍內(nèi)使用。

本節(jié)介紹了在模擬集成電路中幾種常用的電流源電路，每種電流源各有優(yōu)缺點(diǎn)，在模擬集成電路設(shè)計(jì)中，可根據(jù)電路的不同要求選擇使用。在一種集成運(yùn)放中，常選擇幾種電流源同時(shí)并用。

7.緩沖型電流源

當(dāng)電路要求有多個(gè)電流源輸出電流時(shí)，若仍采用基本型電流源，則輸出電流和參考電流誤差會很大。為了解決這一問題，常采用緩沖型電流源。如圖5-8所示，在V管b、c極之間接了緩沖級V0管，來提高各路電流的精度。圖5-8緩沖型恒流源假設(shè)V、V0、V1、…、Vn各管完全對稱,現(xiàn)在來看輸出電流和參考電流之間的關(guān)系。由圖5-8可以寫出

(5-34)因io=ic

故

(5-35)

(5-36)相對誤差為

(5-37)

當(dāng)β＝100，n＝5時(shí)相對誤差僅為0.06％。當(dāng)β＝5,n＝5時(shí)，相對誤差為16％。現(xiàn)在再回頭看，如果不用V0管，而用基本型電流源，即把V管b、c極短接，此時(shí)有如下關(guān)系：

(5-38)

(5-39)相對誤差為

(5-40)

當(dāng)β＝100，n＝5時(shí)，相對誤差為5.7％，當(dāng)β＝5，n＝5時(shí)，相對誤差為55%?？梢姴捎脦Ь彌_級的電流源，其輸出電流和參考電流之間的誤差將大幅度地減小。5.1.2MOS電流源

在MOS模擬集成電路中，MOS電流源電路用做有源負(fù)載和偏置電路，給電路中各個(gè)MOS管以穩(wěn)定正確的工作點(diǎn)；同時(shí)還可作為雙端變單端轉(zhuǎn)換電路。MOS電流源電路是MOS集成運(yùn)放和其他模擬集成電路不可缺少的基本單元電路。

1.基本型MOS電流鏡

如何給一個(gè)MOSFET加偏置才能使其作為一個(gè)穩(wěn)定的電流源工作呢？為了能對這個(gè)問題有一個(gè)更好的認(rèn)識，考慮圖5-9所示的簡單的電阻偏置。假設(shè)VM1工作在飽和區(qū)，可得

(5-41)圖5-9用電阻分壓確定電流此式顯示出iout受很多因素影響：電源、工藝和溫度。過驅(qū)動電壓是UDD與UTH的函數(shù)；不同晶片之間的閾值電壓可能會有100mV的變化;而且，μn與UTH都受溫度的影響。因此，iout很難確定。當(dāng)為了消耗更少的電壓裕度而把器件偏置于較小的過驅(qū)動電壓時(shí)，iout就更難確定了。例如，如果過驅(qū)動電壓額定值為200mV，UTH有50mV的誤差，就會導(dǎo)致輸出電流產(chǎn)生44％的誤差。值得注意的是：即使柵電壓不是電源電壓的函數(shù)，上述關(guān)于電流對工藝與溫度的依賴性仍然存在。換句話說，即使精確地給定了一個(gè)MOSFET的柵源電壓，它的漏電流也不能準(zhǔn)確地確定。因此，我們必須尋找為MOS電流源提供偏置的其他方法。

在模擬電路中，電流源的設(shè)計(jì)基于對基準(zhǔn)電流的“復(fù)制”，其前提是已經(jīng)存在一個(gè)精確的電流源可供利用。我們怎樣才能產(chǎn)生一個(gè)基準(zhǔn)電流的復(fù)制電流呢？例如，在圖5-10中，我們?nèi)绾伪ＷCiout=IREF呢？圖5-10復(fù)制電流方法的原理對于一個(gè)MOSFET，如果ID＝f(UGS),其中f(·)表示ID與UGS之間的函數(shù)關(guān)系，那么有UGS＝f-1(ID)。即，如果一個(gè)晶體管偏置在IREF，則有UGS＝f-1(IREF)(見圖5-11(a))。因此，如果這樣一個(gè)電壓加到第二個(gè)MOSFET的柵源之間，則輸出的電流為iout＝ff-1(IREF)＝IREF(見圖5-11(b))。從另一個(gè)觀點(diǎn)來看，就是兩個(gè)都工作在飽和區(qū)且具有相等柵源電壓的相同晶體管傳輸相同的電流(如果λ＝0)。圖5-11復(fù)制電流的基本電路(a)二極管連接的器件提供反相運(yùn)算；(b)基本電流鏡圖5-11(b)中由VM1和VM2組成的結(jié)構(gòu)就叫做“電流鏡”。

忽略溝道長度調(diào)制，我們可以寫出如下式子：

(5-42)

(5-43)聯(lián)立式(5-42)和式(5-43)得出

(5-44)

該電路的一個(gè)關(guān)鍵特性是：它可以精確地復(fù)制電流而不受工藝和溫度的影響。iout與IREF的比值由器件尺寸的比率決定，該值可以控制在精度范圍內(nèi)。

2.共源共柵電流鏡

到目前為止，我們在有關(guān)電流鏡的討論中都忽略了溝道長度調(diào)制。在實(shí)際中，這一效應(yīng)使得鏡像的電流產(chǎn)生了極大的誤差，尤其是當(dāng)使用最小長度晶體管以便通過減小寬度來減小電流源輸出電容時(shí)。對于圖5-11(b)所示的簡單的鏡像，我們可以寫出如下公式：

(5-45)

(5-46)因此有

(5-47)

雖然UDS1=UGS1=UGS2，但由于VM2輸出端負(fù)載的影響，UDS2可能不等于UGS2。為了抑制溝道長度調(diào)制的影響，可以使用共源共柵電流源。如圖5-12(a)所示，如果選擇ub使得uY=uX，那么iout非常接近于IREF。這是因?yàn)楣苍垂矕牌骷梢允沟撞烤w管免受uP變化的影響。因此，我們認(rèn)為uY≈uX，從而有ID2≈ID1，且這是一個(gè)很精確的結(jié)果。這樣一個(gè)精度的獲得是以VM3消耗的電壓裕度為代價(jià)的。注意，雖然L1必須等于L2，但VM3的長度卻不需要等于L1和L2。圖5-12可抑制溝道長度調(diào)制的共源共柵電流鏡(a)共/源共柵電流源；(b)為產(chǎn)生共源共柵偏置電壓而對鏡像電路的改進(jìn)；(c)共源共柵電流鏡我們?nèi)绾萎a(chǎn)生圖5-12(a)中的ub呢？因?yàn)槟繕?biāo)是為了確保uY=uX，所以我們必須保證ub-UGS3=uX即ub=UGS3+uX。這一結(jié)果顯示：如果在uX上疊加一柵源電壓，可以得到所需的ub值。如圖5-12(b)所示，方法是將另一個(gè)二極管連接的器件VM0與VM1串聯(lián)，從而產(chǎn)生一個(gè)電壓uN,uN=UGS0+uX。根據(jù)VM3的尺寸適當(dāng)選擇VM0的尺寸,使UGS0=UGS3。如圖5-12(c)所示，將N結(jié)點(diǎn)與VM3的柵相連，可得UGS0+uX=UGS3+uY。因此，如果

，那么UGS0=UGS3，uX=uY。注意，

即使VM0與VM3存在襯偏效應(yīng)，該結(jié)果仍然成立。

5.2差分放大器

差分放大器是一種可以將兩個(gè)信號的差值進(jìn)行放大的放大器，它是模擬集成電路設(shè)計(jì)中的基本單元模塊，是一種形式多樣而又用途廣泛的子電路，其制作工藝和集成電路工藝兼容。5.2.1雙極IC中的放大電路

1.工作原理及性能分析

雙極基本差動放大器如圖5-13所示。它由兩個(gè)性能參數(shù)完全相同的共射放大電路組成。兩管射極相連并通過電阻Re將它們耦合在一起，因此也稱其為射極耦合差動放大器。圖5-13基本差動放大器由圖可見，差動放大器有兩個(gè)輸入端和兩個(gè)輸出端。信號可以從兩個(gè)輸出端之間接出，稱為雙端輸出；也可以從一個(gè)輸出端到地輸出，稱為單端輸出。

先來分析圖5-13電路的靜態(tài)工作點(diǎn)。為使差動放大器的輸入端的直流電位是零，我們采用正負(fù)兩路電源供電。由于V1、V2管參數(shù)相同，電路結(jié)構(gòu)對稱，因此兩管工作點(diǎn)必然相同。由圖5-13可知，當(dāng)ui1=ui2=0時(shí)，ue=-UBE≈-0.7V,則流過Re的電流i為

(5-48)故有

(5-49)

(5-50)

(5-51)

可見，靜態(tài)時(shí)，差動放大器兩輸出端之間的直流電壓為零。下面我們分析差動放大器的動態(tài)特性。

1)差模放大特性

如果在圖5-13所示差動電路的兩個(gè)輸入端加上一對大小相等、相位相反的差模信號，即ui1=uid1，ui2=uid2，而uid1=-uid2,這時(shí)一管的射極電流增大，另一管的射極電流減小，且增大量和減小量時(shí)時(shí)相等。因此流過RE的電流始終為零，公共射極端電位將保持不變。

另外，由于輸入了差模信號，兩管輸出端電位變化時(shí)，一端升高，另一端則降低，且升高量等于降低量，因此雙端輸出時(shí)，負(fù)載電阻RL可以視為差模地端。通過以上分析，可得出圖5-13所示電路的差模等效通路如圖5-14所示。圖5-14中還畫出了輸入、輸出波形的相位關(guān)系。利用圖5-14的等效通路，我們來計(jì)算差動放大器的各項(xiàng)差模性能指標(biāo)。圖5-14基本差動放大器的差模等效通路

(1)差模電壓放大倍數(shù)。差模電壓放大倍數(shù)定義為輸出電壓與輸入差模電壓之比。在雙端輸出時(shí)，輸出電壓為

(5-52)

輸入差模電壓為

(5-53)所以

(5-54)

式中，?？梢?，雙端輸出時(shí)的差模電壓放大倍數(shù)等于單邊共射放大器的電壓放大倍數(shù)。單端輸出時(shí)，有

(5-55)

或

(5-56)可見，這時(shí)的差模電壓放大倍數(shù)為雙端輸出時(shí)的一半，且兩輸出端信號的相位相反。需要指出的是，若單端輸出時(shí)的負(fù)載RL接在輸出端到地之間，則計(jì)算Aud時(shí)，總負(fù)載應(yīng)改為

。

(2)差模輸入電阻。差模輸入電阻定義為差模輸入電壓與差模輸入電流之比。由圖5-14可得

(5-57)

(3)差模輸出電阻。雙端輸出時(shí)，差模輸出電阻為

Rod=2Rc(5-58

單端輸出時(shí)，差模輸出電阻為

Rod(單)=Rc(5-59)

2)共模抑制特性

如果在圖5-13所示的差動放大器的兩個(gè)輸入端加上一對大小相等、相位相同的共模信號，即ui1=ui2=uic，由圖可知，此時(shí)兩管的射極將產(chǎn)生相同的變化電流Δie，使得流過Re的變化電流為2Δie，從而使兩管射極電位有2ReΔie的變化。從電壓等效的觀點(diǎn)看，相當(dāng)于每管的射極各接2Re的電阻。

在輸出端，由于共模輸入信號引起的兩管集電極的電位變化完全相同，因此流過負(fù)載RL的電流為零，相當(dāng)于RL開路。通過以上分析可知，圖5-13電路的共模等效通路如圖5-15所示。下面我們來分析它的共模電壓放大倍數(shù)。

雙端輸出時(shí)的共模電壓放大倍數(shù)定義為

(5-60)

當(dāng)電路完全對稱時(shí)，uoc1=uoc2，所以雙端輸出的共模電壓放

大倍數(shù)為零，即Auc=0。圖5-15基本差動放大器的共模等效通路單端輸出時(shí)的共模電壓放大倍數(shù)定義為

(5-61)

或

(5-62)由圖5-15可得

(5-63)

通常,(1+β)2Re>>rbe，所以上式可簡化為

(5-64)可見，由于射極電阻2Re的自動調(diào)節(jié)(負(fù)反饋)作用，使得單端輸出的共模電壓放大倍數(shù)大為減小。在實(shí)際電路中，均滿足Re>Rc，故|Auc(單)|<0.5，即差動放大器對共模信號不是放大而是抑制。共模負(fù)反饋電阻RE越大，抑制作用越強(qiáng)。

在差動電路中，因溫度變化、電源波動等引起的兩個(gè)差動管的等效輸入漂移電壓，相當(dāng)于一對共模信號。由于Re的負(fù)反饋?zhàn)饔茫沟妹抗茌敵龆说钠齐妷簻p小了。如果雙端輸出，則完全被抵消。因此，差動電路能有效克服零點(diǎn)漂移現(xiàn)象。

3)共模抑制比KCMR

為了衡量差動放大電路對差模信號的放大和對共模信號的抑制能力，我們引入?yún)?shù)共模抑制比KCMR。它定義為差模放大倍數(shù)與共模放大倍數(shù)之比的絕對值，即

(5-65)

KCMR也常用分貝數(shù)表示，并定義為

(5-66)

KCMR實(shí)質(zhì)上用來反映實(shí)際差動電路的對稱性。在雙端輸出理想對稱的情況下，因Auc=0，所以KCMR趨于無窮大。但實(shí)際的差動電路不可能完全對稱，因此KCMR為一有限值。在單端輸出不對稱的情況下，KCMR必然減小。由式(5-54)、式(5-55)和式(5-63)可求得

(5-67)

4)對任意輸入信號的放大特性

如果在圖5-13所示的差動放大器的兩個(gè)輸入端分別加上任意信號ui1和ui2，即ui1和ui2既不是差模信號也不是共模信號，這時(shí)可以把ui1和ui2寫成如下形式：

(5-68)

(5-69)不難看出，差動電路相當(dāng)于輸入了一對共模信號

(5-70)

和一對差模信號

(5-71)對輸入信號作了以上處理后，根據(jù)疊加原理可知，輸出電壓應(yīng)為差模輸出電壓和共模輸出電壓之和。雙端輸出時(shí)，由于Auc=0，故有

uo=Auduid=Aud(ui1-ui2)(5-72)

單端輸出時(shí)，則有

(5-73)

(5-74)當(dāng)共模抑制比足夠高時(shí)，即滿足Aud>>Auc(單)，以上兩式中的第二項(xiàng)可忽略不計(jì)，故有

(5-75)

(5-76)由此可見，無論是雙端還是單端輸出，差動放大器都只放大兩輸入端的差信號。事實(shí)上，當(dāng)共模抑制比足夠高時(shí)，差動電路通過公共電阻Re的負(fù)反饋?zhàn)饔?，能自動將射極電位UE調(diào)整至

(5-77)

從而把兩輸入端的差信號變?yōu)椴钅Ｐ盘枺褍奢斎攵说暮托盘栕優(yōu)楣材Ｐ盘枴?/p>

2.具有電流源的差動放大電路

圖5-13所示的差動放大器存在兩個(gè)缺點(diǎn)：一是共模抑制比做不高，二是不允許輸入端有較大的共模電壓變化。前一個(gè)缺點(diǎn)是因?yàn)椴罘址糯蠊艿膔be與Re相關(guān)所致。當(dāng)Re較大而忽略

時(shí)，rbe可近似為

(5-78)即rbe與Re成正比。其中，UT為熱電壓。對于單端輸出，將式(5-78)代入式(5-67)可得

(5-79)

若UEE=15V，則在室溫下，KCMR(單)的上限約為300，而與Re的取值無關(guān)。對于雙端輸出，在電路不對稱時(shí)，也有類似情況?？梢姡荒軉慰吭龃驲e來提高共模抑制比。存在后一個(gè)缺點(diǎn)的原因是因?yàn)檩斎牍材ｋ妷旱淖兓瘜⒁鸩罘址糯蠊芄采錁O電位的變化，進(jìn)而將影響差分放大管的靜態(tài)工作電流，使rbe改變。因此，輸入共模電壓變化將直接造成差模電壓放大倍數(shù)的變化，這是我們不希望的。

用電流源代替圖5-13電路中的Re，可有效克服以上缺點(diǎn)。一種基本的具有電流源的差動放大電路如圖5-16所示。圖5-16基本差動放大電路當(dāng)沒有輸入信號電壓，即ui1=ui2=0時(shí)，由于電路完全對稱，故Rc1=Rc2=Rc，UBE1=UBE2=0.7V，這時(shí)ic1=ic2=ic=io/2，Rc1ic1=Rc2ic2=Rcic，UCE1=UCE2=UDD-icRc+0.7V，uo=uc1-uc2=0。由此可知，輸入信號為零時(shí)，輸出信號也為零。該差動放大器的動態(tài)分析與前面的分析完全相同。有關(guān)差模指標(biāo)的計(jì)算公式，在這里也同樣適用。圖中r0為實(shí)際電流源的交流電阻，其阻值一般很大，所以無論是雙端輸出還是單端輸出，共模電壓放大倍數(shù)都可近似為零，從而使共模抑制比趨于無窮大。另外，由于電流源的輸出端電位在很寬的范圍內(nèi)變化時(shí)，輸出電流的變化極小，因而當(dāng)輸入共模信號引起射極電位改變時(shí)，將不會影響差模性能。因此，引入電流源后，擴(kuò)大了差動電路的共模輸入電壓范圍。

3.差動放大器的傳輸特性

以上我們討論了差動放大器的工作原理和小信號放大時(shí)的性能指標(biāo)，下面來討論它的傳輸特性。所謂差動放大器的傳輸特性，通常是指放大器輸出電流或輸出電壓與差模輸入電壓之

間的函數(shù)關(guān)系。研究它，對于了解差動放大器小信號線性工作范圍以及大信號運(yùn)用特性都是極為重要的。利用雙極管的be結(jié)電壓UBE與發(fā)射極電流ie的基本關(guān)系

(

)求出(ic1,ic2)=f(uid)的關(guān)系，即得出差動放大電路的傳輸特性如圖5-17中實(shí)線所示。從傳輸特性可看出：

(1)當(dāng)ui1-ui2=uid=0時(shí)，ic1=ic2=io/2，即ic1/io=ic2/io=0.5，電路在曲線的Q點(diǎn)處于靜態(tài)工作狀態(tài)。

(2)uid在0～±UT范圍內(nèi)，當(dāng)uid增加時(shí)，ic1增加，ic2減小，ic1、ic2與uid間呈線性關(guān)系，放大電路工作在放大區(qū)，如圖5-17中用虛線所標(biāo)示的線性區(qū)間。

(3)當(dāng)|uid|≥4UT，即超過±100mV時(shí)，曲線趨于平坦。當(dāng)uid增大時(shí)，一管電流ic1趨于飽和值，另一管電流ic2趨于零(截止)，ic1-ic2幾乎不變，此時(shí)電路工作在非線性區(qū),差動放大電路呈現(xiàn)良好的限幅特性或電流開關(guān)特性。

(4)要擴(kuò)大傳輸特性的線性工作范圍，可在兩管發(fā)射極上分別串接電阻Re1=Re2=Re，利用Re的電流負(fù)反饋?zhàn)饔?，使傳輸特性曲線斜率減小，線性區(qū)擴(kuò)大，如圖5-17中的虛線所示。圖5-17ic1和ic2與uid關(guān)系的傳輸特性5.2.2CMOS差動放大器

1.基本差動對

我們?nèi)绾畏糯笠粋€(gè)差動信號呢？如上一節(jié)講到的那樣，可以將兩條相同的單端信號路徑結(jié)合起來，分別處理兩個(gè)差動相位信號，如圖5-18(a)所示。這種電路確實(shí)提供了一些差動工作的優(yōu)點(diǎn)：高的電源噪聲抑制，更大的輸出擺幅等。但是，如果uin1和uin2存在很大的共模干擾或者僅僅是直流共模電平設(shè)置得不好，隨著共模輸入電平(uin,CM)的變化，VM1和VM2的偏置電流也會發(fā)生變化，從而導(dǎo)致器件的跨導(dǎo)和輸出共模電平發(fā)生變化?？鐚?dǎo)的變化相應(yīng)地就會改變小信號增益，而輸出共模電平相對于理想值的偏離會降低最大允許輸出擺幅。例如，在圖5-18(b)中，如果輸入共模電平太低，uin1和uin2的最小值實(shí)際上可能會使VM1和VM2管截止，從而導(dǎo)致輸出端出現(xiàn)很嚴(yán)重的失真。因此，重要的是，應(yīng)使器件的偏置電流受輸入共模電平的影響盡可能地小。

對電路做一個(gè)簡單的修改就可以解決上述問題。如圖5-19所示，在差動對電路中引入電流源ISS,以使ID1+ID2不依賴于uin,CM。這樣，當(dāng)uin1=uin2時(shí)，每個(gè)晶體管的偏置電流都等于ISS/2，輸出共模電平等于UDD-RdISS/2。因此，研究差動輸入和共模輸入變化時(shí)電路的大信號特性是有益的。圖5-18輸入共模電平對差動電路輸出的影響(a)簡單差動電路；(b)輸入共模電平對輸出的影響圖5-19基本差動對

1)定性分析

假設(shè)圖5-19中uin1-uin2從-∞變化到+∞。如果uin1比uin2負(fù)得多，則VM1管截止，VM2管導(dǎo)通，ID2=ISS。因此，uout1=UDD,uout2=UDD-RdISS。當(dāng)uin1變化到比較接近uin2時(shí)，VM1管逐漸導(dǎo)通，從Rd1抽取ISS的一部分電流，從而使uout1減小。由于ID1+ID2=ISS，因此VM2管的漏極電流減小，uout2增大。如圖5-20(a)所示，當(dāng)uin1=uin2時(shí)，uout1=uout2=UDD-RdISS/2。當(dāng)uin1比uin2更正時(shí)，VM1管的電流大于VM2管的電流，從而使uout1小于uout2。對于足夠大的uin1-uin2，VM1管流過所有的ISS電流，因此uout1=UDD-RdISS,uout2=UDD。圖5-20(b)畫出了uout1-uout2隨uin1-uin2變化的曲線。圖5-20差動對的輸入—輸出特性上述分析揭示了差動對的兩個(gè)重要特性:第一，輸出端的最大電平和最小電平是完全確定的(分別為UDD和UDD-RdISS)，它們與輸入共模電平無關(guān);第二，當(dāng)uin1=uin2時(shí)，小信號增益(uout1-uout2與uin1-uin2關(guān)系曲線的斜率)達(dá)到最大，且隨著|uin1-uin2|的增大而逐漸減小為零。也就是說，隨著輸入電壓擺幅的增大，電路變得更加非線性。當(dāng)uin1=uin2時(shí)，我們說電路處于平衡狀態(tài)?，F(xiàn)在來討論電路的共模特性。如先前所述，尾電流源的作用就是抑制輸入共模電平的變化對VM1管和VM2管的工作以及輸出電平的影響。這是否意味著uin,CM的大小可以隨便設(shè)定呢？為了回答這個(gè)問題，令uin1=uin2=uin,CM,然后使uin,CM從0變化到UDD。圖5-21(a)中用NFET來提供尾電流ISS。注意電路的對稱性要求:uout1=uout2。

若uin,CM=0，由于VM1管和VM2管的柵電位不比它們的

源電位更正，因此兩個(gè)晶體管都處于截止?fàn)顟B(tài)，因而ID3=0。這表明VM3管處于深度線性區(qū)，因?yàn)閡b是高電位，足以在晶體

管中形成反型層。由于ID1=ID2=0，因而該電路不具有信號放

大的功能，即uout1=uout2=UDD。圖5-21差動對電路共模輸入—輸出關(guān)系檢測(a)檢測輸入共模電壓變化的差動對電路；(b)VM3管工作在深度線性區(qū)時(shí)的等效電路；(c)共模輸入—輸出特性曲線現(xiàn)在假設(shè)uin,CM變得更正。如圖5-21(b)所示，將VM3等效為一個(gè)電阻。我們注意到，當(dāng)uin,CM≥UTH時(shí)，VM1管和VM2管導(dǎo)通。此后，ID1和ID2持續(xù)增加，uP也會上升(見圖5-21(c))。從某種意義上說，VM1管和VM2管構(gòu)成了一個(gè)源極跟隨器，強(qiáng)制uP跟隨uin,CM變化。對于足夠高的uin,CM，VM3管的漏—源電壓降大于UGS3-UTH3，使VM3管工作在飽和態(tài),流過VM1管和VM2管的電流之和保持為常數(shù)。可以推斷，電路正常工作時(shí)應(yīng)該滿足uin,

CM≥UGS1+(UGS3-UTH3)。如果uin,CM進(jìn)一步增大，又會發(fā)生什么情況？由于uout1和uout2相對恒定，我們預(yù)期，如果uin,CM>uout1+UTH=UDD-

RdISS/2+UTH，則VM1管和VM2管進(jìn)入三極管區(qū)。這就為輸入共模電平設(shè)定了上限?？傊瑄in,CM允許的范圍如下：

(5-80)

例5.1

畫出差動對的小信號差動增益與共模輸入電平之間

的函數(shù)關(guān)系草圖。

解如圖5-22所示，當(dāng)uin,CM大于UTH時(shí)，增益逐漸增大。

在尾電流源進(jìn)入飽和區(qū)(uin,CM=U1)后，增益相對保持恒定。最后，如果uin,CM增大而使輸入晶體管進(jìn)入了線性區(qū)(uin,CM=U2)，增益則開始下降。圖5-22共模輸入電平—差對增益特性理解了差動對的差動特性和共模特性后，我們能夠回答另一個(gè)重要的問題：差動對的輸出電壓擺幅能有多大呢？如圖5-23所示，由于VM1和VM2工作在飽和區(qū)，每一端的輸出可高達(dá)UDD，但最小值約為uin,CM-UTH，即輸入共模電平越大，允許的輸出擺幅就越小。有鑒于此，希望選擇相對小的uin,CM，但是前級電路可能不容易提供這么低的電平。

在圖5-23所示的電路中，uin,CM最大值與差動增益之間存在一個(gè)有趣的折中。差動對的增益是負(fù)載電阻上的直流壓降的函數(shù)。因此，如果RdISS/2比較大，則uin,CM必須保持在接近于地的電位上。圖5-23差動對的最大允許輸出擺幅

2)定量分析

現(xiàn)在，我們定量分析MOS差動對的特性，建立其差動輸出電流(電壓)與差動輸入電壓的函數(shù)關(guān)系。我們先進(jìn)行大信號分析，以得到圖5-20所示波形的表達(dá)式。

對于圖5-24所示的差動對，我們有uout1=UDD-Rd1ID1，uout2=UDD-Rd2ID2,即如果Rd1=Rd2=Rd，則uout1-uout2=Rd2Id2-Rd1Id1=Rd(ID2-ID1)。因此，假設(shè)電路是對稱的，VM1和VM2均工作在飽和區(qū)，且λ=0，則可以用uin1和uin2簡單地計(jì)算出ID1和ID2。由于P點(diǎn)的電壓既等于uin1-UGS1,也等于uin2-UGS2，因此

uin1-uin2=UGS1-UGS2(5-81)圖5-24差動對電路對于平方律器件，有

(5-82)

因此有

(5-83)由式(5-83)和式(5-81)可得

(5-84)我們的目的是計(jì)算差動輸出電流ID1-ID2，將式(5-84)兩邊同時(shí)平方，考慮到ID1+ID2=ISS，可得

(5-85)

即

(5-86)將式(5-86)兩邊再同時(shí)平方，留意到

(5-87)

我們得到

(5-88)因此

(5-89)

恰如所期望的那樣，ID1-ID2是uin1-uin2的奇函數(shù)，當(dāng)uin1=uin2時(shí)，ID1-ID2下降為零。因?yàn)槠椒礁?xiàng)前的系數(shù)的增加快于平方根中值的減小，所以當(dāng)|uin1-uin2|從零逐漸增大時(shí)，|ID1-ID2|也逐漸增大。在進(jìn)一步分析式(5-89)之前，讓我們計(jì)算電流特性的斜率，即VM1管和VM2管的等價(jià)Gm。將ID1-ID2和uin1-uin2分別用ΔID和ΔUin表示，可以得到

(5-90)如果Δuin=0，則

。而且，既然uout1-uout2=RdΔI=RdGmΔuin，我們可以寫出平衡狀態(tài)下電路的小信號差動電壓增益為

(5-91)

式(5-90)也表明當(dāng)時(shí)，Gm下降為零。正如我們在下面將要看到的那樣，Δuin的值在電路工作中起著非常重要的作用。現(xiàn)在，讓我們更仔細(xì)地分析式(5-89)?？梢钥闯?，當(dāng)

時(shí)，平方根項(xiàng)的值下降為零，意味著

ΔID會在Δuin的兩個(gè)不同的值處穿過零點(diǎn)。這一點(diǎn)在圖5-20的定性分析中并沒有預(yù)示。然而，這一結(jié)論是不正確的。要了解原因，讓我們先回顧一下。式(5-89)是在VM1管和VM2管都導(dǎo)通的假設(shè)下得到的。實(shí)際中，當(dāng)Δuin超過某一限定值時(shí)，所有的ISS電流就流經(jīng)一個(gè)晶體管，而另一個(gè)晶體管截止。用Δuin1表示這一限定值，由于VM2管幾乎截止，因此我們得到ID1=ISS以及Δuin1=UGS1-UTH。從而可得

(5-92)

對于Δuin＞Δuin1，VM2管截止，式(5-89)不再成立。如前所述，當(dāng)Δuin=Δuin1時(shí)，Gm降為零。圖5-25畫出了該特性。圖5-25漏級電流和總跨導(dǎo)隨輸入電壓變化的曲線

例5.2

畫出當(dāng)晶體管寬度以及尾電流變化時(shí)，差動對的輸入—輸出特性曲線。

解考慮圖5-26(a)所示的特性曲線。當(dāng)W/L增加時(shí)，Δuin1減小，使兩個(gè)晶體管都導(dǎo)通的輸入電壓范圍減小(見圖5-26(b))。隨著ISS的增加，輸入范圍和輸出電流擺幅都增加(見圖5-26(c))。顯然，我們希望隨著ISS的增大或者W/L的減小，電路的線性更好。圖5-26輸入—輸出特性曲線式(5-92)中Δuin1的值實(shí)際上就是電路可以“處理”的最大差模輸入?？梢詫ⅵin1和平衡態(tài)時(shí)VM1和VM2的過驅(qū)動電壓聯(lián)系起來。對于零差模輸入，有ID1=ID2=ISS/2，可得

(5-93)

因此，平衡態(tài)過驅(qū)動電壓等于。問題是，增加Δuin1來使電路具有更好的線性不可避免地要增加VM1管和VM2管的過驅(qū)動電壓。對于給定的ISS，這一點(diǎn)只能靠減小W/L值(也就是晶體管跨導(dǎo))來實(shí)現(xiàn)。現(xiàn)在來研究差動對的小信號特性。如圖5-27所示，施加兩個(gè)小信號Δuin1和Δuin2，并假設(shè)VM1管和VM2管都飽和。求差動電壓增益Au?；仡櫼幌率?5-91)，這個(gè)量等于。由于電路工作在平衡態(tài)附近時(shí)，流過每個(gè)晶體管的電流大約為ISS/2，因此差動電壓增益簡化為gmRd，其中g(shù)m為VM1管和VM2管的跨導(dǎo)。圖5-27中的電路由兩個(gè)獨(dú)立的信號驅(qū)動。因此，可以用疊加法來計(jì)算輸出。假設(shè)Rd1=Rd2=Rd。圖5-27小信號輸入的差分對我們令uin2為零，找出uin1對X與Y結(jié)點(diǎn)的影響(見圖5-28

(a))。為了得到uX，注意到VM1管構(gòu)成了帶有負(fù)反饋電阻的共源極，負(fù)反饋電阻的阻值等于從VM2管源端看進(jìn)去后“看到的”阻抗(見圖5-28(b))。忽略溝道長度調(diào)制和體效應(yīng)，我們有Rs=1/gm2(見圖5-28(c))，以及

(5-94)為計(jì)算uY，注意到VM1管是以源極跟隨器的形式驅(qū)動VM2管的，用戴維南等效電路來替換uin1和VM2管，如圖5-29所示。戴維南等效電壓為UT=uin1，等效電阻為RT=1/gm1。因此，VM2管以共柵極形式工作，其增益為

(5-95)由式(5-94)和式(5-95)得電路輸入為uin1時(shí)總的電壓增益為

(5-96)

其中，若gm1=gm2=gm，則式(5-96)簡化為

uX-uY=-gmRduin1

(5-97)由于電路對稱，因此除了極性相反外，uin2在X點(diǎn)和Y點(diǎn)產(chǎn)生的作用和uin1產(chǎn)生的作用一樣，即

uX-uY=gmRduin2(5-98)

應(yīng)用疊加法，將式(5-97)和式(5-98)兩邊分別相加，得

(5-99)比較式(5-97)、式(5-98)和式(5-99)可以得到：無論怎樣施加輸入信號，差動增益的幅度都等于gmRd。例如在圖5-28和圖5-29中信號是單邊輸入，而在圖5-27中兩個(gè)信號源是差動的。

如果是單邊輸出，即檢測X與地之間或者Y與地之間，則增益減半，認(rèn)識這一點(diǎn)同樣十分重要。圖5-28一個(gè)輸入信號的差動對及其等效電路

(a)檢測一個(gè)輸入信號的差動對；(b)將圖(a)視為帶VM2負(fù)反饋的共源極；(c)圖(b)的等效電路圖5-29將VM1管用戴維南定理等效的電路

2.電流源負(fù)載差動放大器

我們感興趣的另一種結(jié)構(gòu)是用電流源作為負(fù)載的CMOS差動放大器，如圖5-30所示。它的優(yōu)點(diǎn)是有較大的共模輸入電壓范圍。

圖5-30的差分放大器有一個(gè)不太明顯的問題。IBIAS確定了VM3、VM4和VM5的電流，有可能這些電流并不嚴(yán)格相等，這會產(chǎn)生什么影響呢?一般來說，如果直流電流流過PMOS管和NMOS管，電流偏大的晶體管將工作在線性區(qū)。實(shí)現(xiàn)電流匹配的根本途徑是使大電流減小，如圖5-31所示。達(dá)到此目的的唯一方法就是讓管子離開飽和區(qū)。所以，如果i3大于i1，那么VM1工作在飽和區(qū)而VM3工作在線性區(qū)，反之亦然。圖5-30電流源負(fù)載差動放大器圖5-31圖5-30中漏級電流不相等的影響(a)i1>i3;(b)i3>i1那么將怎樣用電流源作為差動放大器的負(fù)載呢？如果知道了問題的產(chǎn)生原因，就可以找到答案。從上面的分析可以看出，當(dāng)電流不平衡時(shí)差動放大器的輸出將會增加或減小。解決這個(gè)問題的關(guān)鍵是注意兩個(gè)輸出是增加還是減少。因此，如果我們施加共模反饋，將可以穩(wěn)定差動放大器的共模輸出電壓，而允許差模輸出電壓由放大器的差模輸入決定。圖5-32采用共模反饋來穩(wěn)定圖5-30中uout1和uout2的共模輸出電壓。在這個(gè)電路中，uout1和uout2的均值與uin,CM相比較后，調(diào)整VM3和VM4的電流直到uout1和uout2的均值與uin,CM相等。因?yàn)楣材７答侂娐菲仁咕惦妷旱扔趗in,CM，所以uout1和uout2之間的差可忽略。例如，如果uout1和uout2同時(shí)增加(它們的均值同時(shí)增加)，VMC2的柵極電壓增加引起iC3減小，因此i3和i4降低,這就使uout1和uout2減小。一般來說，共模反饋從差動放大器的最后輸出引出，輸出端應(yīng)有足夠的驅(qū)動能力對付因RCM1和RCM2引起的電阻性負(fù)載。但是，這些負(fù)載必須足夠大，以不降低差分信道的性能。圖5-32采用共模輸出電壓反饋來穩(wěn)定圖5-30所示偏置電流的實(shí)例

3.吉爾伯特單元

我們對差動對的研究揭示了差動放大器的兩個(gè)重要特征：

(1)電路的小信號增益是尾電流的函數(shù)；

(2)差動對的兩個(gè)輸入管為控制尾電流在兩個(gè)支路的流動提供了一個(gè)簡單的方法。

結(jié)合這兩個(gè)特性，我們可以創(chuàng)建出一個(gè)通用的電路模塊。假設(shè)我們想構(gòu)建一個(gè)增益隨控制電壓變化而變化的差動對，這可以通過圖5-33(a)所示的電路來實(shí)現(xiàn)，其中的控制電壓確定了尾電流的大小，從而也決定了增益的大小。在這種電路結(jié)構(gòu)中，Au=uout/uin可以從零(當(dāng)ID3=0時(shí))變化到由電壓余度極限和器件的尺寸所決定的最大值。該電路是“可變增益放大器(VGA)”的一個(gè)簡單的例子?？勺冊鲆娣糯笃鬟m用于信號擺幅變化很大，而且要求增益能夠反向變化的系統(tǒng)。圖5-33可變增益放大器(VGA)(a)簡單的VGA；(b)提供可變增益的兩級電路現(xiàn)在，假設(shè)我們想找到這樣一種放大器，其增益可由負(fù)值連續(xù)變化到正值。考慮兩個(gè)差動對，它們以相反的增益對輸入進(jìn)行放大(見圖5-33(b))。現(xiàn)在我們有uout1/uin=-gmRd和uout2/uin=+gmRd，式中g(shù)m為平衡時(shí)每個(gè)晶體管的跨導(dǎo)。如果I1和I2變化的方向相反，則|uout1/uin|和|uout2/uin|變化的方向也相反。但是如何將uout1和uout2合并為一個(gè)輸出信號呢？如圖5-34(a)所示，這兩個(gè)電壓可以相加，從而產(chǎn)生uout=uout1+uout2=A1uin+A2uin，其中A1和A2分別由ucont1和ucont2控制。實(shí)際上，電路的具體實(shí)現(xiàn)相當(dāng)簡單：因?yàn)閡out1=RdID1-RdID2以及uout2=RdID4-RdID3，所以我們得到uout1+uout2=Rd(ID1+ID4)-Rd(ID2+ID3)。這樣，我們不需要將uout1和uout2相加，只需簡單地短接相應(yīng)晶體管的漏端而使電流相加，即可產(chǎn)生所需的輸出電壓(見圖5-34(b))。注意：如果i1=0，則uout=+gmRduin；如果i2=0，則uout=-gmRduin。當(dāng)i1=i2時(shí)，電路的電壓增益降為零。圖5-34吉爾伯特單元的原理(a)兩個(gè)放大器輸出電壓的相加；(b)電流的相加；(c)用VM5和VM6控制增益；(d)吉爾伯特單元在圖5-34(b)所示的電路中，ucont1和ucont2必須使i1和i2的變化方向相反，以保證放大器的增益單調(diào)變化。但是什么樣的電路可以使兩個(gè)電流的變化方向相反呢？差動對電路具有這種特點(diǎn)，從而產(chǎn)生了圖5-34(c)所示的電路。注意，對于大的|ucont1-ucont2|，所有的尾電流就只流過頂端兩個(gè)差動對中的一個(gè)，所以從uin到uout的增益就為最高正值或最低負(fù)值。如果ucont1=ucont2，則電路的增益為零。為簡化起見，我們將電路畫成圖5-34(d)所示的形式。該電路也叫做“吉爾伯特單元(GilbertCell)”，它廣泛應(yīng)用于許多模擬系統(tǒng)和通信系統(tǒng)中。在典型設(shè)計(jì)中，VM1~VM4管是相同的，VM5管和VM6管也是如此。

例5.3

解釋為什么吉爾伯特單元可以用做模擬電壓乘法器。

解既然電路的增益為ucont=ucont1-ucont2的函數(shù)，從而可以得到uout=uinf(ucont)。將f(ucont)用泰勒級數(shù)展開，只保留一階項(xiàng)αucont，得到uout=αuinucont。因此，這個(gè)電路可以實(shí)現(xiàn)電壓相乘。任何電壓控制的可變增益放大器都有這種特性。與共源共柵結(jié)構(gòu)一樣，吉爾伯特單元比簡單的差動對消耗更多的電壓裕度。這是因?yàn)閂M1、VM2和VM3、VM4組成的兩個(gè)差動對“層疊”在控制差動對的頂部。為了便于理解這一點(diǎn)，假設(shè)在圖5-34(d)中，差動輸入(uin)的共模電平為uCM,in,則uA=uB=uCM,in-UGS1，這里假設(shè)VM1~VM4晶體管完全相同。為了使VM5管和VM6管工作在飽和區(qū)，ucont的共模電平(uCM,cont)必須滿足uCM,cont≤uCM,in-UGS1+UTH5,6。由于UGS1-UTH5,6近似等于一個(gè)過驅(qū)動電壓，因此可以推斷：控制共模電平必須比輸入共模電平至少小一個(gè)過驅(qū)動電壓。在導(dǎo)出吉爾伯特單元結(jié)構(gòu)的過程中，我們選擇通過控制尾電流來改變每個(gè)差動對的增益，因此將控制電壓加在底部的差動對上，而將輸入信號加在頂部的兩個(gè)差動對上。有趣的是，控制信號和輸入信號可以交換位置而仍然可以實(shí)現(xiàn)VGA。如圖5-35(a)所示，借助VM5管和VM6管將輸入電壓轉(zhuǎn)化為電流，并把通過VM1~VM4管的電流送到輸出結(jié)點(diǎn)。如圖5-35(b)所示，如果ucont為很大的正值，則只有VM1管和VM3管導(dǎo)通，從而使uout=-gm5,6RDuin。同理，如果ucont為絕對值很大的負(fù)值，如圖5-35(c)所示，則只有VM2管和VM4管導(dǎo)通，從而使uout=+gm5,6RDuin。如果差動控制電壓為零，則uout=0。輸入差動對可以引入負(fù)反饋,形成一個(gè)線性的電壓—電流轉(zhuǎn)換器。圖5-35輸入電壓在底層差動對的吉爾伯特單元的電路分