模擬電路 數(shù)字電路 講義

三極管放大電路的組成原理

一、放大電路的組成與各元件的作用

Rb和Rc：提供適合偏置-發(fā)射結(jié)正偏，集電結(jié)反偏。Ci、C2是隔直（耦合）電容，隔直流

通交流。

共射放大電路

Vs,Rs：信號(hào)源電壓與內(nèi)阻；RL：負(fù)載電阻，將集電極電流的變化Aic轉(zhuǎn)換為集電極

與發(fā)射極間的電壓變化AVCE

二、放大電路的基本工作原理

靜態(tài)（Vi=O,假設(shè)工作在放大狀態(tài)）分析，又稱直流分析，計(jì)算三極管的電流和極間電壓值,

應(yīng)采用直流通路（電容開(kāi)路）。

基極電流：lB=lBQ=（VCC-VBEQ）/Rb

集電極電流：IC=ICQ邛IBQ

集-射間阻壓：VCE=VCEQ=VCC-ICQRC

動(dòng)態(tài)（vi#））分析：

冒用=+%,n=1即+，江==/（'與。+'/=1怎+

VCS=%c_(1CQRC+?￡&)=^CBQ7gVCS=^CC~CQ^C+',&/)=^CSQ~Vce

VBB=^BEQ+”=BBQ+為￡

=IBQ+h

，C=@B=BQBQ+，a)=IQQ+.

VCB=^CC-QCQRC+，6乙)

=%◎一%

V。=%=r㈤

放大電路對(duì)信號(hào)的放大作用是利用三極管的電流控制作用來(lái)實(shí)現(xiàn)，其實(shí)質(zhì)上是一種能量

轉(zhuǎn)換器。

三、構(gòu)成放大電路的基本原則

放大電路必須有合適的靜態(tài)工作點(diǎn)：直流電源的極性與三極管的類型相配合，電阻的設(shè)置

要與電源相配合，以確保器件工作在放大區(qū)。

輸入信號(hào)能有效地加到放大器件的輸入端，使三極管輸入端的電流或電壓跟隨輸入信號(hào)成比例

變化，經(jīng)三極管放大后的輸出信號(hào)（如ic呷*ib）應(yīng)能有效地轉(zhuǎn)變?yōu)樨?fù)載上的輸出電壓信號(hào)。

電壓傳輸特性和靜態(tài)工作點(diǎn)

一、單管放大電路的電壓傳輸特性

圖解分析法：

VZ-V￡F

B=屋，丫郎

"=j（V期）

r

A:vz=01l①=°

B:Vj=0.5V,i￡f=s0

C:？=0.7匕n=10M

D.Vj=1.0r,i3=15必

E:Vj=1.5V,iB=35/iA

F:Vj=2.07,iB=53M

G,1=2.5,4=70必

笈：匕=3.0匕n=93必

1:V/=3.57,I2=U5M

i_展一％

c

<Rc=%"虛

輸出回路方程：［法=<>砥息）

BCDEFG段：放大區(qū)

GHI段：飽和區(qū)

作為放大應(yīng)用時(shí)：Q點(diǎn)應(yīng)置于E處（放大區(qū)中心）。若Q點(diǎn)設(shè)置C處，易引起載止失真。

若Q點(diǎn)設(shè)置F處，易引起飽和失真。

用于開(kāi)關(guān)控制場(chǎng)合：工作在截止區(qū)和飽和區(qū)上

二、單管放大電路靜態(tài)工作點(diǎn)（公式法計(jì)算）

單電源固定偏置電路：選擇合適的Rb,Rc,使電路工作在放大狀態(tài)。

工作點(diǎn)穩(wěn)定的偏置電路：該方法為近似估算法。

分壓式偏置Fli路:

穩(wěn)定工作點(diǎn)的另一種解釋：溫度TT-IcT—lET—VET(=lERe)l(VB固定)，則ICjlBjVBEl

(=VB-VE)O

在靜態(tài)情況下，溫度上升引起IC增加，由于基極電位VB基本固定，該電流增量通過(guò)Re

產(chǎn)生負(fù)反饋，迫使IC自動(dòng)下降，使Q點(diǎn)保持穩(wěn)定。Re愈大，負(fù)反饋?zhàn)饔糜鷱?qiáng)，穩(wěn)定性也愈好。

但Re過(guò)大，輸出的動(dòng)態(tài)范圍(AVCE)變小，易引起失真。Rbl、Rb2愈小，VB愈穩(wěn)定。但它們過(guò)

小將使放大能力下降。工程設(shè)計(jì)時(shí)，應(yīng)綜合考慮電阻阻值的影響。經(jīng)驗(yàn)公式：11=(5?10)lBQ,

VEQ=IEQRC=0.2VCC(或VEQ=1-3V).

三極管的放大與開(kāi)關(guān)應(yīng)用舉例

一、用作放大器

第一步:進(jìn)行靜態(tài)分析，求靜態(tài)工作點(diǎn)；第二步:動(dòng)態(tài)分析，求放大倍數(shù)等動(dòng)態(tài)值;

卜面用作圖法進(jìn)行分析:

靜態(tài)分析(Vi=o時(shí))求I3，40，1怎，q0。

方法：寫出輸入回路負(fù)載方程，將方程作在輸入特性曲線上，求得：/盟*35座,

寫出輸出回路負(fù)載方程憶昭=2-

并將它作在輸出特性曲線上，負(fù)載線與IBQ對(duì)應(yīng)的輸出特性相交于Q點(diǎn)，求得:

1cQ3?10/

由輸出特性曲線與ic求VCE：

VCS=^CC-，混

ic=1.5+0.8sinat{mA）%=10-6sin31{7}

4="=』與空=-12

匕Vj0.5sinat

二、用作可控開(kāi)關(guān)（或反相器）

Vi=O：三極管截止，ic=O,Vo=20V；Vi=3V：三極管飽和導(dǎo)電。

2-。7

...晨=-=0,092mA,ic=%=3.96mA,=20-3.96x6.8=-6.9V<分嶼（=0.7，）

邏輯函數(shù)化簡(jiǎn)

一、邏輯函數(shù)化簡(jiǎn)的意義

邏輯函數(shù)的化簡(jiǎn)就是使?個(gè)最初的邏輯函數(shù)經(jīng)過(guò)化簡(jiǎn)后得到式中的“與''項(xiàng)，"或”項(xiàng)項(xiàng)數(shù)最

少，而每項(xiàng)中的變量數(shù)也最少。從而使組成的邏輯電路最簡(jiǎn)（邏輯門數(shù)和每門的輸入端數(shù)最少）。

二、邏輯函數(shù)的代數(shù)法化簡(jiǎn)

代數(shù)法是利用邏輯代數(shù)工具來(lái)達(dá)到使式子簡(jiǎn)化的目的。化簡(jiǎn)依據(jù)：邏輯代數(shù)定律、常用公

式、和運(yùn)算規(guī)則進(jìn)行化簡(jiǎn)。常用方法：有吸收法、配項(xiàng)法、合并法、消去法、冗余法等。代

數(shù)法化簡(jiǎn)雖然簡(jiǎn)單，但必須熟悉邏輯代數(shù)運(yùn)算規(guī)則等，且具有一定的試探性，否則達(dá)不到最簡(jiǎn)

的目的。

三、邏輯函數(shù)的卡諾圖法化簡(jiǎn)

1.卡諾圖：用方格圖來(lái)描述邏輯函數(shù)，由于該方法由卡諾首先提出，所以把方格圖稱為

卡諾圖。

2.如何畫卡諾圖：n個(gè)變量的函數(shù)，就有2*個(gè)小方格，一個(gè)小方格對(duì)應(yīng)一個(gè)最小項(xiàng)，下

面是2?5變量卡諾圖。

00,01,10,11

(a)二變量A、B卡諾圖：-AS,AB,AB,AB

三變量的八個(gè)最小項(xiàng)：ABC,ABC,ABC,ABC,ABC&個(gè)最小項(xiàng)

在卡諾圖小方格上的位置必須以相鄰放置一相鄰方格中的最小項(xiàng)只差一個(gè)變量不同，其他相

同。

(c)四變量卡諾圖和五變量卡諾圖

3.邏輯函數(shù)的卡諾圖表示

方法：首先將函數(shù)化成標(biāo)準(zhǔn)的“與一或'’式，（最小項(xiàng)之和表達(dá)式），將式中最小項(xiàng)相應(yīng)的小

方格填“1”，式中沒(méi)有的最小項(xiàng)代表的小方格填“0”。填寫好后的圖形就是該函數(shù)的卡諾圖了。

4.卡諾圖化簡(jiǎn)的依據(jù)

利用了相鄰二個(gè)小方格代表的最小項(xiàng)只差一個(gè)變量的相鄰性，它們可以合并成一項(xiàng),消去一

個(gè)變量的性質(zhì)進(jìn)行。下面用四變量卡諾圖為例加以說(shuō)明。

如：mO與ml結(jié)合（畫包圍圈），即:ABCD+ABCD=ABC^

mO與m4結(jié)合（畫包圍圈）,即:ABCD+ABCD=ACDc

ml與m3結(jié)合（畫包圍圈）,即:ABCD+ABCD=ABD

mO與m2結(jié)合（畫包圍圈），即:ABCD+ABCD=ABDa

ml,m3、m9、mil結(jié)合，即:+活2+用o+=8口

m++m+=BD

mO、m2、m8、mlO結(jié)合，B|J：0s

結(jié)論：包圍小方格結(jié)合最小項(xiàng)時(shí)，其結(jié)果是：消去包圍圈中不同的變量，保留相同的變量。

卡諾圖化簡(jiǎn)時(shí)的一般原則和規(guī)律：

ABCZABCz

00001001

0011101X

0100110X

011X111X

1.只能對(duì)2*個(gè)相鄰方格實(shí)施包圍，包圍圈越大，式子越簡(jiǎn);

.2.小方格可以重復(fù)包圍，但每一包圍必須含有一個(gè)未被包圍過(guò)的方格，否則多余;

3.包圍“1”格得原函數(shù)，包圍“0”格得反函數(shù)，經(jīng)二次求反后分別可用“與非”邏輯和“或非”

邏輯實(shí)現(xiàn)。

四、具有約束條件的邏輯函數(shù)的化簡(jiǎn)

1.什么樣的邏輯函數(shù)稱為具有約束的邏輯函數(shù)？

在許多邏輯問(wèn)題中，邏輯變量與邏輯結(jié)果之間存在著某種限制、制約和約束的關(guān)系，如十

字路口交通信號(hào)控制燈和汽車通行之間的關(guān)系。在任何時(shí)間，紅、綠、黃三只燈中只允許有一

只燈亮，而不允許同時(shí)有二只或以上的燈亮，來(lái)控制指揮汽車通行、停止和準(zhǔn)備。令燈暗為“0”,

亮為“1”，車停為力”,行為“0”?！皒”為不允許出現(xiàn)(受制約的)燈亮組合,則有如下真值表。A-

紅，B—綠，C—黃時(shí)真值表：從表看出：輸入變量的43c組合是不允許

出現(xiàn)的，是制約關(guān)系，這些項(xiàng)的取值與函數(shù)的結(jié)果無(wú)關(guān)。所以，這些項(xiàng)稱為無(wú)關(guān)項(xiàng)、約束項(xiàng)，

或是任意項(xiàng)等。

2.具有約束條件的邏輯函數(shù)的表示方法

具有約束條件的邏輯函數(shù)，用最小項(xiàng)和約束項(xiàng)起表示出來(lái)。

約束條件?Z=f(A,B,C)=ABC+ABC,ABC+ABC+ABC+ABC=O

或2=B.C)=￡啾1,4)+%(3,5,6,7)。

3.如何簡(jiǎn)化具有約束的邏輯函數(shù)

由于約束項(xiàng)的存在與函數(shù)的結(jié)果無(wú)關(guān)，因此，在化簡(jiǎn)時(shí)，約束項(xiàng)的取值可以當(dāng)作“1”,也

可以當(dāng)作“0”處理，在卡諾圖中用符號(hào)“x”表示，以表示和其它最小項(xiàng)區(qū)別。

集成TTL門電路的主要特性和參數(shù)

一、典型集成TTL邏輯門電路

1.電路結(jié)構(gòu)

典型電路如右圖所示，由四只晶體三極管組成。其中多發(fā)射管T1為輸入級(jí)，T2為中間級(jí),

T4、T5為輸出級(jí)。

2.工作原理

(1)當(dāng)輸入為低電平“O”(VIL=O.3V)時(shí),T1深飽和,T2、T5截止,T4、D導(dǎo)電,輸出高電

平VO=VOH>>3.6左右，TTL關(guān)門。

(2)當(dāng)輸入為高電平時(shí)'T'(VIH=3.6V)

Ti倒置、T2、T5飽和，T4、D截止?fàn)顟B(tài)，輸出為低也平VO=VOL?0.3V,TTL開(kāi)門。

二、TTL門電路的主要特性

1.電壓傳輸特性

1)當(dāng)輸入電壓W0.6V,在①段，T1在深飽和，T2、T5截止，T4、D導(dǎo)電，輸出高電平

。八3砂，電路關(guān)門狀態(tài)。

2)輸入電壓在0.7-1.3V,在曲線②段，Ti為二只二極管導(dǎo)電，T2放大，T5截止，T4、D

導(dǎo)電，輸出線性下降。

3)輸入電壓在1.4V左右，在曲線③段，Ti趨向倒置，T4、D趨向截止，T2、T5導(dǎo)電，

輸出降至低電平約0.3V,趨向開(kāi)門狀態(tài)。

4)輸入電壓大于L4V,在曲線④段，T1倒置，T2、T5飽和導(dǎo)電，T4、D截止，輸出低電

平穩(wěn)定在0.3V左右，門處于穩(wěn)定開(kāi)門狀態(tài)。

2.TTL門的輸出特性

討論TTL門接負(fù)載時(shí)的情況，即輸出電壓和負(fù)載電流之間的關(guān)系。

下面分二種情況加以討論。

(1)低電平輸出特性一灌電流負(fù)載，連接電路如圖所示:

此時(shí)驅(qū)動(dòng)門輸出低電平，T5飽和導(dǎo)電，T4、D截止，負(fù)載門輸入低電平，負(fù)載電流流向

驅(qū)動(dòng)門（灌入）。如果負(fù)載門數(shù)增加，IOL灌入的電流便增加，這促使VOL電壓升高，T5將由飽

和趨向放大，最終破壞邏輯關(guān)系。因此，對(duì)負(fù)載應(yīng)有?個(gè)限定值，VOL的上升有一-個(gè)低也平上

限值VOLmax規(guī)定，使用時(shí)不能超過(guò)。所以，驅(qū)動(dòng)門數(shù)（扇出系數(shù)）由1五確定，而輸

出特性如右圖所示：

（2）高電平輸出特性一拉電流負(fù)載

此時(shí)，驅(qū)動(dòng)門T5截止，T4、D導(dǎo)電，輸出高電平VOH,負(fù)載門輸入高電平。負(fù)載電流從

驅(qū)動(dòng)門流出（拉出）。如果負(fù)載門數(shù)增加，IOH拉出的電流便增加，這使得輸出高電平電壓VOH

Olhmini

會(huì)下降，T4管會(huì)趨向飽和，最終破壞邏輯關(guān)系。所以，高電平輸出時(shí)也

ioH^_

i*l..maxiNoa=

S/V規(guī)定了一個(gè)高電平下限值VOHmin,其負(fù)載門數(shù)為：/田?高

,)(1

電平時(shí)的輸出特性如圖，畫在第二象限。

三、集成TTL門電路的主要參數(shù)

這些參數(shù)可從電壓傳輸特性上得出:

1.輸入電平、輸出電平：輸入低電平VIL（輸入低電平上限VlLmax—關(guān)門電平VOfT,輸入

高電平V1H（輸入高電平下限VlHmin—開(kāi)門電平Von）。

2.輸入信號(hào)噪聲容限

它表征門電路的抗干擾能力強(qiáng)弱。在TTL驅(qū)動(dòng)TTL集成門電路的情況下，串入兩級(jí)門電

路之間噪聲電壓大小分低電平輸入噪聲容限和高電平輸入噪聲容限兩種情況進(jìn)行討論。

々—%=/回儂~%+%=%+

低電平輸入噪聲容限VNL:所以'匕?"一匕5Zm耽

3.扇出門數(shù)（門電路的帶負(fù)載能力）

一種門能驅(qū)動(dòng)同一類型門的個(gè)數(shù)稱扇出數(shù)，由于IOL?IOH,雖然所以nL<nH,

所以扇出數(shù)以nL為準(zhǔn)。

4.平均傳輸延遲時(shí)間

50%幅度、.

卜卜50%幅度?工

四、TTL門電路中的其它技術(shù)措施

&

2.8UI

R、

470Q

(1)肖特基三極管一抗飽和，提高電路的開(kāi)關(guān)速度。

(2)有源泄放電路一加快T2、T5由飽和到截止的轉(zhuǎn)換時(shí)間，F(xiàn)I的還是提高開(kāi)關(guān)速度。

(3)T4用二只三極管復(fù)合一提高電路的帶負(fù)載能力(增大輸出電流)。

(4)輸入增加了保護(hù)二極管(提高可靠性)。

五、TTL其它邏輯門電路

或非門、集電極開(kāi)路與非門(OC)、三態(tài)輸出門(TS)等。

1.TTL或非門

這是一個(gè)典型的TTL反相器(非門)電路，再加上兩只晶體管后就成一個(gè)或非門電路了?；?/p>

本原理可用兩只三極管并聯(lián)連接理解。

()C門電路符號(hào)

3.TTL三態(tài)輸出門

則=0三態(tài)門使能，即Di、D2截止，A和L實(shí)現(xiàn)了反相輸出，L=W；甑=1,在A=0

或1這兩種情況下，Di始終導(dǎo)電，而T4、T5都截止，輸出為高阻態(tài)(禁止態(tài))。

EN數(shù)據(jù)A揄出L

001

010

10高阻態(tài)

11

注意：三態(tài)輸出門的電路符號(hào)有多種:

DJD。

EN

(a)(b)

總線結(jié)構(gòu)信號(hào)雙向傳輸

集成CMOS門電路的主要特性和參數(shù)

一、典型集成CMOS門電路

二、集成CMOS門電路的主要特性

1.CMOS反相器的電壓傳輸特性

特性如上圖所示，實(shí)際上是非常接近理想開(kāi)關(guān)的特性。從圖可知，它的開(kāi)門電平和關(guān)門電

平近似為力

CMOS反相器電壓傳輸特性的簡(jiǎn)單說(shuō)明:

特性曲線①段，Vl〈巧"，TN截止，TP導(dǎo)電，輸出高電平匕回=%。

特性曲線②段，功>內(nèi)可，TN開(kāi)始導(dǎo)電，但很微弱，TP仍工作在可變電阻區(qū)，所以，輸

出高電平開(kāi)始下降。

力、

vzwF->%

特性曲線③段，2,TN和TP都導(dǎo)，且都工作在恒流區(qū)，但只要輸入稍有

增加，TP導(dǎo)電趨向截止區(qū)，TN趨向可變電阻區(qū)，所以，輸出電壓快速下降為低電平。

特性曲線④段，匕>>?皿，7一”/口1七J,TN工作在可變電阻區(qū)，TP仍導(dǎo)電，但接

近截止區(qū)，所以，輸出電壓降為低電平。

特性曲線⑤段，一L3/，TN工作在可變電阻區(qū)，TP完全工作在截

止區(qū)，所以，輸出電壓穩(wěn)定在低電平VOL上。

三、CMOS門電路的主要參數(shù)

以5V電源電壓時(shí)，CMOS和TTL參數(shù)之比較:

參數(shù)名稱CMOS(4000系列)TTL(74LS系列)

V0H(min)/V4.62.7

V0L(max)W0.050.5

I0H(max)/mA-0.51-0.4

I0L(max)/mA0.518

VIH(min)/V3.52

VIL(max)/V1.50.8

IIH(max)/uA0.120

IIL(max)/mA-0.0001-0.4

四、CMOS傳輸門

它由NMOS和PMOS管并聯(lián)而成:

C和C為互補(bǔ)控制端，令C和C分別為VDD和0V,輸入電壓從0?VDD。當(dāng)C=0,

e=%,TN和Tp都截止，輸入/輸出為高阻態(tài)，輸出電壓為0；當(dāng)

C=7DD,C=0,°<為<7—G時(shí)，TN導(dǎo)電；當(dāng)陷?時(shí)，TP導(dǎo)電；所以在

|71<"/<7一/"時(shí)兩管同時(shí)導(dǎo)電，此時(shí)兩管的導(dǎo)電溝道電阻并聯(lián)，輸入/輸出間表現(xiàn)為低

阻，輸入信號(hào)傳遞到輸出。

&+RfG

TG門的兩種應(yīng)用:

DJD,

作模擬開(kāi)關(guān)實(shí)現(xiàn)信號(hào)雙向傳輸

各類門電路應(yīng)用時(shí)的注意事項(xiàng)

一、多余輸入端的處理

(1)對(duì)于與非門電路：把多余輸入端接正電源或者與有用端并聯(lián)使用；

(2)對(duì)于或非門電路：把多余輸入端接地或與有用端并聯(lián)使用，通過(guò)電阻接地時(shí)，對(duì)TTL

這只串聯(lián)電阻阻值只能在500歐姆以下；

特別注意：不能把多余輸入端懸空。對(duì)TTL電路，懸空雖相當(dāng)于高電平，但易引入干擾;

對(duì)CMOS電路，懸空無(wú)電位，使相應(yīng)管子截止，破壞邏關(guān)系，也會(huì)引入干擾。

二、電源的去耦濾波

濾除在脈沖工作時(shí)，產(chǎn)生的尖峰電流在電源內(nèi)阻上產(chǎn)生的壓降。在集成電路電源的引腳端

加接一只O.OluF?O.luF的電容器。

三、加接口電路

在連接兩種不同種類的邏輯門電路，且當(dāng)兩種邏輯門電路的邏輯電平，驅(qū)動(dòng)能力不一致時(shí),

它們之間應(yīng)加接口電路。

個(gè)

||lS|l3|l2|lO|9

NC十、畝：材，*畝，士,

1)7413147(1(曲-$紋優(yōu)先留碼

w,憶w,w,Y,Yt

P-I2|4|5|6|7|?

GND

編碼電路（編碼器）

一、基本編碼器

對(duì)應(yīng)的三位二進(jìn)制碼時(shí)，它

能實(shí)現(xiàn)該功能的具體電路如圖所示：

如當(dāng)開(kāi)關(guān)W5閉合時(shí)，T5管導(dǎo)電，其它管子截止，輸出Y2Y1YO=1O1,W3閉合時(shí)，T3導(dǎo)

電，其它管子截止，三位碼輸出Y2Y1YO=O11?？梢?jiàn)，電路是將一個(gè)特定對(duì)象編制成一組代碼

的編碼電路。注：一只開(kāi)關(guān)閉合時(shí)，其它開(kāi)關(guān)不能閉合。

從真值表和電路圖都可以寫出三位二進(jìn)制代碼的每位邏輯表達(dá)式：

4=%+%+唯+明/=%+嗎+網(wǎng)+電劣=跖+叫+%+跖

式子是利用了約束條件后得出的，以Y2為例：

弓二雨…旗％瓦…雨+雨…雨明廄雨+猊…河明雨+雨…廄％

=叫+%+%+峪

其中第一一項(xiàng)：

%…印3唯印5…%=%…緇/孫…取7+%%+%%+町％+緇憶+唯唯+嗎%+%電

=跖…可町匹…窈+肛(%+配1+購(gòu)+嗎+唯+嗎+陽(yáng))

=%+%+十+囑+%+++十%+我(唯+跖+町+W3+W5+W6+W7)

=%

Y

上圖是Y1位的電路圖，它等效于右圖的二極管“或”門電路。

結(jié)論：待編碼的特定對(duì)象和輸出的某組代碼之間為?一對(duì)應(yīng)關(guān)系，但又不能同時(shí)輸入二

個(gè)或二個(gè)以上的特定對(duì)象，否則，會(huì)發(fā)生編碼混亂。

從上述電路我們又可發(fā)現(xiàn)：在給定電路的情況下，要分析電路的功能時(shí)：

(1)應(yīng)先寫出每一位輸出的邏輯表達(dá)式;

%-

十進(jìn)制的

JHI~T*

十個(gè)收科1:-十進(jìn)制發(fā)碼器BCD研

W）工

(2)在給定各個(gè)變量的取值后，列出真值表；

(3)最后確定電路的邏輯功能。

二、中規(guī)模集成編碼器

1.二進(jìn)制編碼器

將2*個(gè)特定對(duì)象編制成n位二進(jìn)制代碼的一種組合邏輯電路。它在數(shù)字系統(tǒng)中應(yīng)用的非

常普遍，例如：4線一2線(4⑵編碼器，8線一3線(8/3)編碼器，16線一4線(16/4)編碼器等。

就二進(jìn)制編碼器------。

?」v

r

TTy?n-l

其框圖如圖所示：W2n-1--------------------------------

2.二一十進(jìn)制編碼器

它是將十進(jìn)制的0?9十個(gè)數(shù)字，用一組4位的二一十進(jìn)制代碼(BCD碼)表示。

3.優(yōu)先編碼器

這種編碼器允許同時(shí)輸入二個(gè)或二個(gè)以上的輸入信號(hào)，但編碼器只對(duì)其中優(yōu)先權(quán)最高的待

編碼對(duì)象實(shí)施編碼。編碼對(duì)象的優(yōu)先權(quán)高低可以在設(shè)計(jì)時(shí)預(yù)先規(guī)定。例如，日常生活中的應(yīng)急

電話號(hào)碼處理，是有優(yōu)先權(quán)的。問(wèn)詢電話、火警電話、工作電話等。例：設(shè)計(jì)一個(gè)二一十進(jìn)制

優(yōu)先編碼器，Wo、Wi、-W9代表十進(jìn)制的十個(gè)數(shù)，“0”表示輸入，“1”表示無(wú)輸入。采用大數(shù)

優(yōu)先的原則，即W9優(yōu)先權(quán)最高，Wo優(yōu)先權(quán)最低。丫3、Y2、Yi、Yo表示輸出四位代碼，并用

反碼表示。如此約定后列出的真值表如表所示：

編碼揄入Ecr）石馬揄出

印9取8明唯%町第嗎跖用。丫3心兄元

11111111101111

111111110X1110

11111110XX1101

1111110XXX1100

111110XXXX1011

11110XXXXX1010

1110XXXXXX1001

110XXXXXXX1000

10XXXXXXXX0111

0XXXXXXXXX0110

可以從真值表宜接得到邏輯函數(shù)表達(dá)式：

營(yíng)=可用+漏=%+他:=%+%,

月=跖環(huán)（%+弘+唯+%）=（窿環(huán)）肛+麗甌取5+屈麗取6+用網(wǎng)購(gòu)

-=（環(huán)環(huán)）（網(wǎng)瓦滋+海環(huán)%+陽(yáng)+%

用=吊其（%+取四+麻河川+懸瓦環(huán)跖）+%

>；e

[16|lS||4|l2I"||0|9_______________

~NCV,W,W,W,W,Y,,一一—*]

、輸人"位《<?"-簫制注目罌：[輅出2國(guó)

’74LSI47U0線T段優(yōu)先編碼5J）二進(jìn)制代眄]：一也機(jī)評(píng)今我一》定對(duì)象

憶取w甌虹又■，------------

|1|2|3|4|5|6|7|8

引腳排列圖GN，）

由上述邏輯函數(shù)畫出的邏輯電路圖如圖所示：它是10線一4線的集成二一十進(jìn)制優(yōu)先編

碼器內(nèi)部邏輯電路圖。

內(nèi)部邏輯電路圖

組合邏輯電路的設(shè)計(jì)方法：

(1)根據(jù)題意或給定功能找出輸入和輸出邏輯變量；

⑵列出真值表；

(3)求出各個(gè)輸出的最簡(jiǎn)與一或表達(dá)式(建議用卡諾圖法);

(4)用規(guī)定的邏輯門畫出整個(gè)邏輯電路圖。

譯碼器

一、二進(jìn)制基本譯碼器

n位二進(jìn)制代碼代表的2*種特定對(duì)象還原出來(lái)的電

路。電路的輸入是n位二進(jìn)制代碼，輸出為2*種特定對(duì)象，如2/4,3/8,4/16等譯碼器。

現(xiàn)以右邊的電路為例，輸入二位代碼4,4,四個(gè)結(jié)果輸出匕，馬占卜為＞。是譯碼器

使能控制電路是一個(gè)2/4譯碼器，當(dāng)電路使能加=0,各輸出端的邏輯函數(shù)式為:

h=44，%=444=44,4=AA

伐能拄制林'、代碼不峭后嫻出

麗44石石兄

1XX1111

0001110

0011101

0101011

0110111

特點(diǎn)：輸入/輸出一一對(duì)應(yīng)每個(gè)輸出是一個(gè)二變量最小項(xiàng);

譯碼器的簡(jiǎn)化

邏輯圖表示

二、中規(guī)模集成譯碼器

】.集成二進(jìn)制譯碼器

例1：請(qǐng)用2/4譯碼器組成4線/16線譯碼器采用分級(jí)譯碼的方法實(shí)現(xiàn)（右圖所示）。

例2：用二片3/8線譯碼器實(shí)現(xiàn)4/16線譯碼。

2.二一十進(jìn)制譯碼器

將輸入BCD碼翻譯成十進(jìn)制十個(gè)數(shù)碼的組合邏輯電路，譯碼后的結(jié)果用顯示器顯示出來(lái),

所以，又稱顯示譯碼器和碼制變換譯碼器多種。

輸

出

七

段

或

檢入二十n

w東器

進(jìn)

制

BCD〈_-二-十進(jìn)制譯碼器十

數(shù)

代碼一一個(gè)

OOOOO

丫，丫^丫^

OOOOOYfY.YcYc

OOOOO?oooe

OOOOO?oooe)74I.S247(OC)

OOOOO

OOOOO?ooo?AA,LTBI/RBORBIA、A

OOOOO?ooo?KtFFTTFToT

GND

1.顯示器簡(jiǎn)介

點(diǎn)陣式顯示器分段式顯示器兩種(半導(dǎo)體，液晶)

(1)點(diǎn)陣式顯示器：要點(diǎn)亮某一個(gè)字形時(shí)，只要點(diǎn)亮這些字形的點(diǎn)就行。用的最多的地方

是車站，機(jī)場(chǎng)，馬路上的廣告牌等。

(2)分段顯示器：液晶分段式和半導(dǎo)體分段式兩種。

公關(guān)電極

［公共電極

公共極接地

不不不K不公毛不

abcdefgh

公共電極共陰極

LED發(fā)光二極管顯示器

oiegHSb-ieis

顯示字形時(shí)的基本筆劃:

另一種分段式液晶(LCD)顯示器：低電源、低功耗，目前使用日益普遍。它利用流動(dòng)性有

機(jī)化合物的奇特光學(xué)特性而發(fā)光。

熟悉了譯碼器的工作原理和設(shè)計(jì)方法后，在今后的實(shí)際工作中，主要是能看懂電路符號(hào)和

真值表，以便進(jìn)行系統(tǒng)電路的讀圖和設(shè)計(jì)。所以下面介紹一片實(shí)際的中規(guī)模集成譯碼器的引腳

排列和功能。

右圖是?塊經(jīng)常選用的中規(guī)模集成：一十進(jìn)制譯碼器芯片，74LS247(OC)o

A3?Ao是四位8421BCD碼輸入端，Ya?Yg驅(qū)動(dòng)七段數(shù)碼管的七個(gè)輸出，為低電平輸出，

是集電極開(kāi)路門結(jié)構(gòu)，適用于七段共陽(yáng)極數(shù)碼管。

三個(gè)控制端功能：

①LT燈測(cè)試控制：低電平有效，LT=O時(shí)，不管A3?A0狀態(tài)如何，Ya?Yg輸出都為

低電平，共陽(yáng)極七段數(shù)碼都能點(diǎn)亮，不測(cè)試時(shí)，LT置力”。

②BI/RBO滅燈輸入/滅零輸出控制端BI=0為滅燈輸入，不管A3?Ao狀態(tài)如何，Ya?

Yg輸出都為高電平，把共陽(yáng)的七段數(shù)碼管熄滅。作為滅零輸出端用時(shí)，可以作為下?位的滅零

輸入。正常時(shí)應(yīng)置高電平。

③RBI滅零輸入端，它與RBO配合使用，熄滅不必顯示的零。如有一個(gè)8位數(shù)碼顯示電

路，整數(shù)部分5位，小數(shù)部分3位，在顯示16.8這個(gè)數(shù)字時(shí)將呈現(xiàn)00016.800字樣，如將前

后多余零滅掉，則更加明了醒目。

滅零輸入RBI和滅零輸出RBO連接圖:

1

X68

教教數(shù)

碼碼碼國(guó)

管管管

IT

RBIRB[RBO

丫OOTMYFBY門、混強(qiáng)時(shí)

，RBIRBORB]RBO)"GG]，，

RBJRBO

譯碼器和顯示器之間的連接應(yīng)視顯示器而異，下面是兩種顯示器分別用不同的譯碼器驅(qū)動(dòng)

時(shí)的連接圖。

1公共電極

LCD

f\Ib

C306

Df,NC

r2‘202’CP嗑

8421BCD碼方波

輸入輸入

C3U6譯碼器驅(qū)動(dòng)液晶顯示器連接圖

4

0

驅(qū)動(dòng)一段液晶原理

因?yàn)槎M(jìn)制譯碼器的每一個(gè)輸出就是一個(gè)最小項(xiàng)，而任何一個(gè)輸出函數(shù)都可以表示為最小

項(xiàng)之和表達(dá)式，所以，譯碼器配上適當(dāng)?shù)倪壿嬮T電路就可實(shí)現(xiàn)各種組合電路。

74LS247(OCH)驅(qū)動(dòng)七段關(guān)汨極

半導(dǎo)體數(shù)碼管電路

二進(jìn)制加法器

一、一位加法器

1.半加器

僅由兩數(shù)據(jù)相應(yīng)位相加，不計(jì)進(jìn)位的加法。若相應(yīng)位為用，相加后產(chǎn)生半加和和向

高位進(jìn)位應(yīng)G

入揄出

匕；「二.4

加-致Bi半加和W.進(jìn)位c

0000

0110

1010

真值表為:1101

1)異或門、與門實(shí)現(xiàn)

輸出函數(shù)式為：號(hào)=44+44，&=

2）全部“與非”門和全部“或非”門實(shí)現(xiàn)，必須把表達(dá)式變換成“與非一與非”式。

s’=A&+A&=44+44+其其+4聾=4（4+4）+H（4+片）

G=44=AiBi

實(shí)際上Si中的44項(xiàng)是提取公共項(xiàng)得到的，這可用卡諾圖來(lái)說(shuō)明:

在二次結(jié)合時(shí)把44格當(dāng)作“1”了，然而總式中扣除該項(xiàng)即可。

用=（4+場(chǎng)M瓦

s3=444+鳥(niǎo)44=444.耳44

Ci-AjBi=AjBi

3）全部用“或非”門實(shí)現(xiàn)，必須把表達(dá)式變換成“或非.或非”表達(dá)式?？ㄖZ圖中包圍“0”格得

“或與”表達(dá)式后，由二次求反得到：

號(hào)=（4+聾）（4+4）=4+用+4+4c,=4+（

2.全加器

能實(shí)現(xiàn)二個(gè)加數(shù)的對(duì)應(yīng)位和相鄰低位的進(jìn)位?起相加的加法電路。令4'片，c一為二

數(shù)的相應(yīng)位和低位進(jìn)位，禺，G為全加后的和以及向高位的進(jìn)位，則有真值表:

全加器揄入結(jié)果輸出

兩個(gè)揄出函數(shù)為：

Bjc1其

00000凡.=自46』+同4&』+44G4

00110+44G_i=%Q2,4,7)

01010G=+44G.i+4鳥(niǎo)G.i

01101+44&_1=加(3,5,6力

10010

10101

11001

11111

1）電路用"與非‘‘門實(shí)現(xiàn)（略）。

cBjC—ir紇GT

011110011110

4X.'

!0010i00010

11010101:1_..1:

2）用二個(gè)半加器實(shí)現(xiàn)。

區(qū)=4十4十Ci=$冏十G］，G=幽=c9+(4十珞勿修

二個(gè)半加器和“或”門實(shí)現(xiàn):

3）“與或啡門實(shí)現(xiàn)：將式子變換成“與一或一非”型式。方法：求用時(shí)，把A，B”G-i，a作

為輸入變量；求a時(shí),把段4，@1，&作為輸入變量得出表達(dá)式。

國(guó)=4用G-i+4a+4G+G-1Gg=4用++qc』

全加器的邏輯符號(hào)

4

4

c

/-I

二、多位二進(jìn)制加法器

多位二進(jìn)制加法電路種類很多，如四位并行輸入串行進(jìn)位加法電路，如圖所示：

這種加法運(yùn)算的速度是比較低的，在最不利的情況下，每做?次加法運(yùn)算，需要經(jīng)過(guò)4個(gè)全加

器的傳輸延遲時(shí)間，才能得到穩(wěn)定可靠的運(yùn)算結(jié)果。

三、中規(guī)模集成超前進(jìn)位加法器

為提高運(yùn)算速度，必須設(shè)法減小或消除由于進(jìn)位信號(hào)逐級(jí)傳遞所消耗的時(shí)間。那么高的進(jìn)

位輸入信號(hào)能否在相加運(yùn)算開(kāi)始時(shí)就知道呢？因?yàn)榈趇位的進(jìn)位輸入信號(hào),I是兩個(gè)加數(shù)中第

i-1位以下各位數(shù)據(jù)的函數(shù)，即有：

6-1=1/（4-1，4-2產(chǎn)?，4,4，用-1國(guó)-2」“，81，為），因此，各超前進(jìn)位輸出信號(hào)的產(chǎn)

生，可按圖示方案實(shí)現(xiàn)：由一位全加器可知：

C,=44+（4十用）G_I,號(hào)=4十旦十a(chǎn)T

其進(jìn)位信號(hào)為：G=4與+AG-i+44-1=A4+（4+

BJC-=Gi+%一。

由此可得C-I,CO,CI,C2,C35個(gè)進(jìn)位信號(hào)的邏輯函數(shù)。

"0

CO=5+MM=4穌

G=5+月孰=AB1+（4+劣）4舔

5=+（4++（4+4）4穌］

G~483+（4+&）｛4務(wù)+（4+易）［+（4+EJ4穌］）

四個(gè)全加和為：S。=4十舔十%=4十%

凡=4十%十c（）=4十穌?CO=4十4十4穌

S3=^?B3?C2

74LS283芯片就是按此方法設(shè)計(jì)的?,個(gè)四位超前進(jìn)位加法器電路：

Voc

16.15114113.12111110?9?

B：AS;A,B,&C3

>74LS283

.S|B|ASoA080ct

11I2~15~R""Is_Is~F~t

GND

數(shù)據(jù)分配器和數(shù)據(jù)選擇器

一、數(shù)據(jù)分配器

數(shù)據(jù)分配器的電路框圖和功能模擬圖

瓦

瓦

瓦

4

行輸入