3.9GHz低電平集成系統(tǒng)研制需求

3.9GHz低電平集成系統(tǒng)研制需求需求范圍項(xiàng)目名稱數(shù)量/單位基本配置3.9GHz低電平集成系統(tǒng)研制4套3.9GHz上下變頻模塊1套。PXIe協(xié)議控制器及集成配置模塊4套。高速信號(hào)調(diào)制模塊4套。高分辨率多通道數(shù)據(jù)采集傳輸模塊12套。馬達(dá)驅(qū)動(dòng)控制模塊1個(gè)。模擬輸出模塊1套。模擬輸入模塊1套。技術(shù)部分1.服務(wù)范圍所供貨產(chǎn)品為全新、工藝優(yōu)良、同領(lǐng)域先進(jìn)技術(shù)的產(chǎn)品；提供技術(shù)服務(wù)及完善的售后服務(wù)。2.服務(wù)內(nèi)容保質(zhì)、保量、準(zhǔn)時(shí)的將應(yīng)標(biāo)設(shè)備等送達(dá)深圳綜合粒子設(shè)施研究院指定地點(diǎn)；中標(biāo)人保證其所出售的設(shè)備是采用優(yōu)質(zhì)材料和先進(jìn)工藝制造，符合公開發(fā)布的或雙方另行書面確認(rèn)的技術(shù)指標(biāo)和參數(shù)。3.人員要求1）應(yīng)指派項(xiàng)目負(fù)責(zé)人并提供項(xiàng)目負(fù)責(zé)人24小時(shí)服務(wù)聯(lián)系電話，統(tǒng)一由項(xiàng)目負(fù)責(zé)人對(duì)接項(xiàng)目一切問題并負(fù)責(zé)溝通協(xié)調(diào)各部門解決采購人的服務(wù)需求。2）提供技術(shù)服務(wù)的工程師要求專業(yè)熟練、能夠高效、準(zhǔn)確解答采購人的技術(shù)咨詢和解決常規(guī)技術(shù)問題。4.技術(shù)要求4.1功能要求：①實(shí)現(xiàn)3.9GHz下變頻至中頻功能以及上變頻功能的射頻模塊；②實(shí)現(xiàn)PXIe數(shù)字化模塊及IF收發(fā)模塊硬件架構(gòu)及算法；③實(shí)現(xiàn)3.9GHz調(diào)諧器快慢調(diào)諧控制功能驗(yàn)證，即壓電陶瓷和步進(jìn)電機(jī)的控制；④實(shí)現(xiàn)3.9GHz耦合器步進(jìn)電機(jī)、限位開關(guān)控制功能；⑤實(shí)現(xiàn)3.9GHz超導(dǎo)腔HOM信號(hào)監(jiān)測功能；⑥實(shí)現(xiàn)模組測試平臺(tái)3.9GHz超導(dǎo)腔前向功率、反射功率及傳輸功率信號(hào)的采集處理和監(jiān)測功能；4.2主要部件：整套系統(tǒng)包含PXIe機(jī)箱，PXIe實(shí)時(shí)控制器，PXIeIF收發(fā)模塊，PXIe數(shù)字化模塊等。4.3技術(shù)規(guī)格：本項(xiàng)目所要求3.9GHz低電平集成系統(tǒng)包含模擬射頻信號(hào)變頻至中頻功能模塊，配置至少24路下變頻和8路上變頻通道，高精度本振模塊將3.9GHz射頻信號(hào)降至100MHz-1GHz范圍內(nèi)的中頻信號(hào)，相噪不低于80dBc/Hz(10Hzoffset@fIF)；各通道間隔離度不小于50dB；系統(tǒng)數(shù)據(jù)采集模塊要求支持單腔至少4個(gè)輸入通道完成中頻信號(hào)采集數(shù)據(jù)傳輸和至少1個(gè)輸出通道完成信號(hào)調(diào)制輸出的模式配置;采樣精度不低于12bit，單通道采樣率不低于6.4GS/s；多路高速數(shù)據(jù)支持PXIe傳輸協(xié)議，支持Windows1064位操作系統(tǒng)的LabVIEWFPGA開發(fā)環(huán)境，內(nèi)置的恒溫晶體振蕩器(OCXO)等需求，系統(tǒng)信噪比不低于70dB且通道具備AC耦合能力。支持低速信號(hào)采集至少16通道，分辨率不低于16位；針對(duì)以上技術(shù)要求將3.9GHz低電平集成系統(tǒng)功能模塊進(jìn)行如下細(xì)分說明：4.3.13.9GHz上下變頻模塊1）數(shù)量：1；2）RF輸入頻率3.9GHz；3）IF輸出頻率范圍為325MHz；4）至少24路下變頻和8路上變頻；5）雜散噪聲不高于-60dBc；6）隔離度不低于50dB；7）回波損耗不高于-20dB；8）采用SMA-k接口；4.3.2PXIe協(xié)議控制器及集成配置模塊1）數(shù)量：4；2）基于PXIe總線；3）提供不少于10個(gè)槽（其中不少7個(gè)混合插槽和至少1個(gè)PXIExpress系統(tǒng)定時(shí)插槽）；4）總線帶寬不小于24GB/s；5）CPU主頻不低于2.4GHz；6）Windows1064位操作系統(tǒng)；4.3.3高分辨率多通道數(shù)據(jù)采集傳輸模塊1）數(shù)量：12；2）基于PXIe總線；3）分辨率不低于16位；4）每個(gè)通道采樣率不低于1GS/s；5）每個(gè)模塊通道數(shù)量不少于4通道，通道間可同步采集；6）可使用LabVIEWFPGA來開發(fā)自定義算法，以實(shí)現(xiàn)對(duì)聯(lián)鎖信號(hào)以及其他射頻信號(hào)的實(shí)時(shí)信號(hào)處理；7）驅(qū)動(dòng)支持有限和連續(xù)數(shù)據(jù)讀寫模式；8）提供同步觸發(fā)的附件接線盒以及線纜。4.3.4高速信號(hào)調(diào)制模塊1）數(shù)量：4；2）基于PXIe總線；3）分辨率不低于12位；4）每個(gè)通道采樣率不低于6.4GS/s；5）每個(gè)模塊不少于2通道輸入和2通道輸出；6）在雙通道模式工作，速率達(dá)3.2GS/s，也可以在單通道交錯(cuò)模式下工作，速率達(dá)6.4GS/s；7）支持自定義的算法通過LabVIEWFPGA部署到FPGA芯片，可實(shí)現(xiàn)聯(lián)鎖保護(hù)及射頻信號(hào)處理等功能；8）驅(qū)動(dòng)程序支持波形采集和生成；9）提供同步觸發(fā)的附件接線盒以及線纜；4.3.5馬達(dá)驅(qū)動(dòng)控制模塊1）數(shù)量：1；2）分別16通道PWM控制耦合器/調(diào)諧器步進(jìn)電機(jī)功能、可實(shí)現(xiàn)狀態(tài)讀取功能。4.3.6模擬輸出模塊1）數(shù)量：1；2）基于PXIe總線；3）DAC分辨率不低于16位；4）不少于16通道電壓輸出；5）提供同步觸發(fā)的附件接線盒以及線纜；4.3.7模擬輸入模塊1）數(shù)量：1；2）基于PXIe總線；3）提供至少32路模擬輸入；4）分辨率不低于16bit；5）總采樣率不低于2MS/s；6）提供同步觸發(fā)的附件接線盒以及線纜；4.3.8其他1）招標(biāo)的PXIe系統(tǒng)產(chǎn)品需為同一品牌貨架產(chǎn)品，不可非標(biāo)定制；2）以上招標(biāo)內(nèi)容需在光源類似項(xiàng)目中有成熟應(yīng)用案例，如沒有成熟應(yīng)用案例，需進(jìn)行關(guān)鍵技術(shù)指標(biāo)現(xiàn)場演示或視頻演示。演示內(nèi)容如下：A.基于LabVIEWFPGA現(xiàn)場演示與板卡的開發(fā)調(diào)用；B.演示案例算法的LabVIEWFPGA實(shí)現(xiàn)；C.演示基于LabVIEW的同類成型工程案例；5.成果要求：1)系統(tǒng)所有設(shè)備清單，