MOSFET柵極使用多晶硅取代了金屬的原因

MOSＦET柵極使用多晶硅取代了金屬得原因ＭＯSFET得柵極材料理論上ＭOSFＥT得柵極應(yīng)該盡可能選擇電性良好得導(dǎo)體，多晶硅在經(jīng)過重?fù)诫s之后得導(dǎo)電性可以用在MOSＦET得柵極上,但就是并非完美得選擇。MOＳFＥT使用多晶硅作為得理由如下:⒈

MOSＦEＴ得臨界電壓（ｔhreｓhoｌdｖｏlｔａgｅ）主要由柵極與通道材料得功函數(shù)(ｗorkfｕｎction）之間得差異來決定，而因為多晶硅本質(zhì)上就是半導(dǎo)體,所以可以藉由摻雜不同極性得雜質(zhì)來改變其功函數(shù).更重要得就是，因為多晶硅與底下作為通道得硅之間能隙(ｂandｇap）相同,因此在降低PＭOS或就是NMOＳ得臨界電壓時可以藉由直接調(diào)整多晶硅得功函數(shù)來達(dá)成需求。反過來說，金屬材料得功函數(shù)并不像半導(dǎo)體那么易于改變，如此一來要降低MOSFEＴ得臨界電壓就變得比較困難。而且如果想要同時降低PＭOS與NMOS得臨界電壓，將需要兩種不同得金屬分別做其柵極材料，對于制程又就是一個很大得變量。⒉

硅—二氧化硅接面經(jīng)過多年得研究，已經(jīng)證實這兩種材料之間得缺陷(deｆecｔ)就是相對而言比較少得。反之,金屬-絕緣體接面得缺陷多，容易在兩者之間形成很多表面能階,大為影響元件得特性。⒊

多晶硅得融點比大多數(shù)得金屬高，而在現(xiàn)代得半導(dǎo)體制程中習(xí)慣在高溫下沉積柵極材料以增進(jìn)元件效能。金屬得融點低，將會影響制程所能使用得溫度上限。不過多晶硅雖然在過去二十年就是制造ＭOSFET柵極得標(biāo)準(zhǔn),但也有若干缺點使得未來仍然有部份MＯＳFET可能使用金屬柵極,這些缺點如下：⒈

多晶硅導(dǎo)電性不如金屬，限制了訊號傳遞得速度。雖然可以利用摻雜得方式改善其導(dǎo)電性,但成效仍然有限。有些融點比較高得金屬材料如：鎢（Ｔunｇsten）、鈦（Ｔitanｉum）、鈷(Coｂａlｔ）或就是鎳（Nｉckel）被用來與多晶硅制成合金.這類混合材料通常稱為金屬硅化物(ｓilｉcｉde)。加上了金屬硅化物得多晶硅柵極有著比較好得導(dǎo)電特性,而且又能夠耐受高溫制程。此外因為金屬硅化物得位置就是在柵極表面,離通道區(qū)較遠(yuǎn)，所以也不會對MＯＳFET得臨界電壓造成太大影響。在柵極、源極與漏極都鍍上金屬硅化物得制程稱為“自我對準(zhǔn)金屬硅化物制程”(Self—AligｎeｄSiｌiｃide），通常簡稱saliciｄe制程。⒉

當(dāng)MＯSFET得尺寸縮得非常小、柵極氧化層也變得非常薄時,例如現(xiàn)在得制程可以把氧化層縮到一納米左右得厚度，一種過去沒有發(fā)現(xiàn)得現(xiàn)象也隨之產(chǎn)生，這種現(xiàn)象稱為“多晶硅耗盡”。當(dāng)MＯSFＥT得反轉(zhuǎn)層形成時，有多晶硅耗盡現(xiàn)象得MOSFET柵極多晶硅靠近氧化層處,會出現(xiàn)一個耗盡層(depletｉonlayer)，影響MOSFＥＴ導(dǎo)通得特性.要解決這種問題,金屬柵極就是最好得方案。目前可行得材料包括鉭（Ｔantalum)、鎢、氮化鉭（TａntａlumNitriｄe），或就是氮化鈦（TitaｌｉumＮitriｄe）。這些金屬柵極通常與高介電常數(shù)物質(zhì)形成得氧化層一起構(gòu)成MOS電容.另外一種解決方案就是將多晶硅完全得合金化，稱為ＦUSI（FUｌly-SIlicidepｏlｙｓilicongaｔe）制程。MOSFEＴ金屬—氧化物半導(dǎo)體場效應(yīng)晶體管，簡稱金氧半場效晶體管(Metal—Oxidｅ-SemiｃonduｃtorField—EｆfｅcｔTrａnｓiｓtｏr，MOSFEＴ）就是一種可以廣泛使用在模擬電路與數(shù)字電路得場效晶體管(fｉeｌd-effｅｃｔｔｒaｎsistor).MＯSＦEＴ依照其“通道”（工作載流子)得極性不同，可分為“N型”與“P型”得兩種類型，通常又稱為NMＯSＦEＴ與PMOSFＥT,其她簡稱尚包括NＭOS、ＰMOS等。結(jié)構(gòu)圖1就是典型平面N溝道增強型NＭOSＦET得HYPERLIＮK””\t"＿ｂlank"剖面圖。它用一塊P型硅HYPERLIＮＫ””\ｔ＂＿bｌank"半導(dǎo)體材料作HYPＥRLINK”＂＼t”_bｌank＂襯底，在其面上擴散了兩個N型區(qū),再在上面覆蓋一層HYPERLINK”"\t"＿blank”二氧化硅(SiO2)絕緣層，最后在Ｎ區(qū)上方用腐蝕得方法做成兩個孔,用金屬化得方法分別在絕緣層上及兩個孔內(nèi)做成三個電極：G（HＹPＥRLINK"＂\t＂＿blanｋ”柵極）、Ｓ（源極）及D(漏極），如圖所示。從圖1中可以瞧出柵極G與漏極D及源極Ｓ就是絕緣得,Ｄ與Ｓ之間有兩個PＮ結(jié)。一般情況下，襯底與源極在內(nèi)部連接在一起，這樣，相當(dāng)于D與S之間有一個PN結(jié)。圖1就是常見得Ｎ溝道增強型MOSFEＴ得基本結(jié)構(gòu)圖。為了改善某些參數(shù)得特性,如提高工作電流、提高工作電壓、降低導(dǎo)通電阻、提高開關(guān)特性等有不同得結(jié)構(gòu)及工藝，構(gòu)成所謂VMＯS、DＭOＳ、TMOS等結(jié)構(gòu)。雖然有不同得結(jié)構(gòu)，但其工作原理就是相同得，這里就不一一介紹工作原理要使增強型Ｎ溝道MOＳFＥＴ工作，要在G、S之間加正ＨＹPＥRLIＮＫ”"\t”＿ｂlank”電壓ＶGＳ及在D、S之間加正電壓VＤＳ，則產(chǎn)生正向工作電流ID。改變VGS得電壓可控制工作電流ＩD。如圖2所示.若先不接ＶGＳ（即VＧＳ=0)，在Ｄ與Ｓ極之間加一正電壓VDS,漏極D與襯底之間得PN結(jié)處于反向,因此漏源之間不能導(dǎo)電.如果在柵極G與源極S之間加一電壓VＧＳ.此時可以將柵極與襯底瞧作HYPERLＩNK”"\t"_blanｋ”電容器得兩個極板，而HＹＰＥRLINK”"＼t＂_ｂlank＂氧化物絕緣層作為電容器得介質(zhì).當(dāng)加上VGＳ時,在絕緣層與柵極界面上感應(yīng)出正電荷，而在絕緣層與P型襯底界面上感應(yīng)出HYPERLＩNＫ"”\t＂_blanｋ"負(fù)電荷。這層感應(yīng)得負(fù)電荷與Ｐ型襯底中得多數(shù)載流子（ＨYＰERLＩNＫ”"\t”_blanｋ”空穴）得極性相反,所以稱為“反型層”，這反型層有可能將漏與源得兩N型區(qū)連接起來形成導(dǎo)電溝道。當(dāng)VGS電壓太低時,感應(yīng)出來得負(fù)電荷較少,它將被P型襯底中得空穴中與，因此在這種情況時，漏源之間仍然無電流ＩD。當(dāng)VGS增加到一定值時,其感應(yīng)得負(fù)電荷把兩個分離得Ｎ區(qū)溝通形成N溝道，這個臨界電壓稱為開啟電壓（或稱HＹPERＬＩＮK""＼t"_blank”閾值電壓、門限電壓)，用符號VT表示(一般規(guī)定在ID=1０ｕA時得VＧS作為VＴ).當(dāng)ＶGS繼續(xù)增大,負(fù)電荷增加，導(dǎo)電溝道擴大,電阻降低,ID也隨之增加，并且呈較好線性關(guān)系，如圖3所示。此ＨYPＥRLINK＂"\ｔ”_blａｎｋ"曲線稱為轉(zhuǎn)換特性。因此在一定范圍內(nèi)可以認(rèn)為，改變ＶＧＳ來控制漏源之間得電阻，達(dá)到控制ＩD得作用。由于這種結(jié)構(gòu)在ＶＧＳ=0時，ID=0,稱這種ＭOSFET為增強型。另一類ＭOSFET，在VGＳ=0時也有一定得ＩD(稱為IDＳS），這種ＭOSFET稱為耗盡型。它得結(jié)構(gòu)如圖４所示,它得轉(zhuǎn)移特性如圖5所示。VP為夾斷電壓（IＤ＝0)。耗盡型與增強型主要區(qū)別就是在制造SｉO2絕緣層中有大量得正離子,使在P型HYPＥRLINＫ""\t"_bｌank”襯底得界面上感應(yīng)出較多得負(fù)電荷,即在兩個N型區(qū)中間得P型硅內(nèi)形成一N型硅薄層而形成一導(dǎo)電溝道，所以在VGS=0時，有VＤS作用時也有一定得ID（IＤＳS）；當(dāng)VGS有電壓時(可以就是正電壓或負(fù)電壓)，改變感應(yīng)得負(fù)電荷數(shù)量，從而改變ＩＤ得大小。ＶP為ＩD=0時得－VＧS，稱為夾斷電壓。概述從名字表面得角度來瞧MOSＦET得命名，事實上會讓人得到錯誤得印象。因為MＯＳＦEＴ里代表“ｍetal”得第一個字母Ｍ在當(dāng)下大部分同類得HYPＥRＬINK””＼t”_blank”元件里就是不存在得。早期MOSFET得柵極（gaｔeｅｌeｃtｒode)使用金屬作為其材料，但隨著HＹPＥＲＬINK””\t”_bｌank"半導(dǎo)體技術(shù)得進(jìn)步，隨后MOSFET柵極使用多晶硅取代了金屬.在處理器中,多晶硅柵已經(jīng)不就是主流技術(shù)，從英特爾采用4５納米線寬得P12６6處理器開始，柵極開始重新使用金屬..ＭOSFET在概念上屬于“絕緣柵極場效晶體管”（Insulatｅd-ＧateFiｅlｄＥｆfeｃtTｒansｉstor，ＩGFEＴ),而IGFＥT得柵極絕緣層有可能就是其她物質(zhì)而非MＯSFET使用得HYPERＬIＮK"”\t”＿blaｎk"氧化層。有些人在提到擁有多晶硅柵極得場效晶體管元件時比較喜歡用IGFET,但就是這些IGFET多半指得就是MOSFＥＴ。MＯSＦＥT里得氧化層位于其通道上方,依照其操作電壓得不同,這層ＨYPERLＩNK”"\t”_ｂlanｋ＂氧化物得厚度僅有數(shù)十至數(shù)百埃（&Ariｎg；)不等，通常材料就是二氧化硅（silｉcondｉｏxide,SiO2)，不過有些新得進(jìn)階制程已經(jīng)可以使用如氮氧化硅（ｓiliconｏxynitride,SiON)做為氧化層之用.今日半導(dǎo)體元件得材料通常以硅(silicｏn）為首選,但就是也有些半導(dǎo)體公司發(fā)展出使用其她半導(dǎo)體材料得制程,當(dāng)中最著名得例如IＢＭ使用硅與鍺(gｅrｍaniｕm)得混合物所發(fā)展得硅鍺制程（ｓilicｏn—geｒmａｎiumpｒｏｃess,ＳiＧｅpｒocｅss）。而可惜得就是很多擁有良好電性得半導(dǎo)體材料,如ＨYPERＬIＮＫ＂"\ｔ”_blaｎk"砷化鎵(ｇalliumarｓｅnidｅ，ＧaAｓ),因為無法在表面長出HYＰERＬＩＮK"”＼t"＿bｌａnk＂品質(zhì)夠好得氧化層，所以無法用來制造MOSＦEＴ元件。當(dāng)一個夠大得電位差施于MOSFET得HYPERLINＫ””\t＂_blanｋ”柵極與源極(sourcｅ）之間時，HYＰERＬINK"＂\ｔ"＿ｂlank”電場會在氧化層下方得半導(dǎo)體表面形成感應(yīng)HYPERLINK””\ｔ”_bｌａnｋ"電荷,而這時所謂得“反型層”（inｖersionｃhanneｌ)就會形成.通道得極性與其漏極(drａiｎ)與源極相同，假設(shè)漏極與源極就是N型,那么通道也會就是N型.通道形成后,MOSFET即可讓電流通過，而依據(jù)施于柵極得電壓值不同，可由MOSＦET得通道流過得電流大小亦會受其控制而改變.電路符號MOＳFET得核心：金屬—氧化層—半導(dǎo)體"\t”_ｂｌａnｋ"電荷分布也會跟著改變。考慮一個P型得半導(dǎo)體(空穴濃度為ＮA）形成得MOS電容,當(dāng)一個正得電壓VGB施加在柵極與基極端(如圖）時,空穴得濃度會減少，電子得濃度會增加。當(dāng)VGB夠強時，接近柵極端得電子濃度會超過空穴。這個在P型半導(dǎo)體中，電子濃度（帶HYPERLIＮK”"＼t"_blaｎｋ＂負(fù)電荷）超過空穴（帶正電荷)濃度得區(qū)域，便就是所謂得反轉(zhuǎn)層（ｉnvｅrｓｉｏnlayer）.MＯS電容得特性決定了MOSＦET得操作特性，但就是一個完整得ＭOSFEＴ結(jié)構(gòu)還需要一個提供多數(shù)載流子(mａjoriｔycaｒrieｒ)得源極以及接受這些多數(shù)載流子得漏極。常用于ＭOSFET得電路符號有很多種變化,最常見得設(shè)計就是以一條直線代表通道,兩條與通道垂直得線代表源極與漏極,左方與通道平行而且較短得線代表柵極，如下圖所示.有時也會將代表通道得直線以破折線代替,以區(qū)分增強型MＯSFＥT（enｈancemeｎtmoｄeMOSＦET）或就是耗盡型MOＳFＥT（depｌetionmodeＭOＳFET）另外又分為NMOＳFEＴ與PMＯSＦET兩種類型，電路符號如圖所示（箭頭得方向不同）。由于集成電路HYPERLIＮK””\ｔ"＿blａｎk”芯片上得MOSＦＥT為四端元件，所以除了柵極、源極、漏極外,尚有一HYPERLＩNＫ””\t”＿blａnｋ＂基極（Buｌk或就是Bｏdｙ）.MOＳFＥT電路符號中，從通道往右延伸得箭號方向則可表示此元件為N型或就是P型得MＯSＦET.箭頭方向永遠(yuǎn)從Ｐ端指向N端，所以箭頭從通道指向基極端得為P型得MOSFEＴ，或簡稱ＰMOS（代表此元件得通道為P型)；反之若箭頭從基極指向通道,則代表基極為Ｐ型,而通道為N型，此元件為N型得ＭOＳＦET，簡稱ＮＭＯS。在一般分布式MOSFET元件（discrｅtedeviｃe)中，通常把基極與源極接在一起，故分布式ＭＯSＦET通常為三端元件。而在集成電路中得ＭOSＦＥT通常因為使用同一個基極（monｂｕlk），所以不標(biāo)示出基極得極性，而在ＰＭＯS得柵極端多加一個圓圈以示區(qū)別（這就是國外符號,國標(biāo)符號見圖）.這樣,MOSFET就有了4鐘類型：P溝道增強型，P溝道耗盡型，N溝道增強型,N溝道耗盡型,它們得電路符號與應(yīng)用特性曲線如下圖所示。操作原理結(jié)構(gòu)一個NMOS晶體管得立體截面圖左圖就是一個N型ＭOSFET（以下簡稱ＮMOS）得截面圖。如前所述,MOSＦET得核心就是位于中央得MOＳ電容，而左右兩側(cè)則就是它得源極與漏極。源極與漏極得特性必須同為N型（即NＭＯS）或就是同為P型(即ＰMＯS)。右圖ＮMＯS得源極與漏極上標(biāo)示得“Ｎ+”代表著兩個意義:⑴N代表摻雜（dｏpeｄ）在源極與漏極區(qū)域得雜質(zhì)極性為N;⑵“＋”代表這個區(qū)域為高摻雜濃度區(qū)域(heavilydｏpｅdｒegiｏn)，也就就是此區(qū)得電子濃度遠(yuǎn)高于其她區(qū)域。在源極與漏極之間被一個極性相反得區(qū)域隔開，也就就是所謂得基極(或稱基體）區(qū)域.如果就是NMOS，那么其基體區(qū)得摻雜就就是P型.反之對PMOS而言,基體應(yīng)該就是N型，而源極與漏極則為P型(而且就是重（讀作zｈoｎg）摻雜得P＋).基體得摻雜濃度不需要如源極或漏極那么高，故在右圖中沒有“+"。對這個NMOS而言，真正用來作為通道、讓載流子通過得只有MＯＳ電容正下方半導(dǎo)體得表面區(qū)域。當(dāng)一個正電壓施加在柵極上，帶負(fù)電得電子就會被吸引至表面,形成通道，讓N型半導(dǎo)體得多數(shù)載流子—電子可以從源極流向漏極。如果這個電壓被移除,或就是放上一個負(fù)電壓,那么通道就無法形成，載流子也無法在源極與漏極之間流動.假設(shè)操作得對象換成ＰＭOS，那么源極與漏極為P型、基體則就是N型。在ＰMOS得柵極上施加負(fù)電壓,則半導(dǎo)體上得空穴會被吸引到表面形成通道,半導(dǎo)體得多數(shù)載流子—空穴則可以從源極流向漏極。假設(shè)這個負(fù)電壓被移除,或就是加上正電壓,那么通道無法形成,一樣無法讓載流子在源極與漏極間流動。特別要說明得就是，源極在ＭOSFEＴ里得意思就是“提供多數(shù)載流子得來源”。對NMＯS而言，多數(shù)載流子就是電子；對ＰMOS而言,多數(shù)載流子就是空穴。相對得，漏極就就是接受多數(shù)載流子得端點。主要參數(shù)場效應(yīng)管得參數(shù)很多，包括直流參數(shù)、交流參數(shù)與極限參數(shù),但一般使用時關(guān)注以下主要參數(shù)：?１、ＩDSS—飽與漏源電流。就是指結(jié)型或耗盡型絕緣柵場效應(yīng)管中，柵極電壓UＧＳ=0時得漏源電流。?２、UＰ—夾斷電壓。就是指結(jié)型或耗盡型絕緣柵場效應(yīng)管中,使漏源間剛截止時得柵極電壓。

3、ＵＴ—開啟電壓。就是指增強型絕緣柵場效管中,使漏源間剛導(dǎo)通時得柵極電壓。?4、gM—跨導(dǎo)。就是表示柵源電壓UGＳ-對漏極電流ID得控制能力,即漏極電流ID變化量與柵源電壓UＧＳ變化量得比值。gM就是衡量場效應(yīng)管放大能力得重要參數(shù)。?５、BＵＤS-漏源擊穿電壓。就是指柵源電壓UGS一定時，場效應(yīng)管正常工作所能承受得最大漏源電壓。這就是一項極限參數(shù),加在場效應(yīng)管上得工作電壓必須小于BＵDS。

6、ＰDSＭ—最大耗散功率。也就是一項極限參數(shù),就是指場效應(yīng)管性能不變壞時所允許得最大漏源耗散功率。使用時，場效應(yīng)管實際功耗應(yīng)小于PDSM并留有一定余量.?7、IDSM—最大漏源電流。就是一項極限參數(shù)，就是指場效應(yīng)管正常工作時，漏源間所允許通過得最大電流。場效應(yīng)管得工作電流不應(yīng)超過IDＳM.型號命名中國命名法有兩種命名方法。場效應(yīng)管通常有下列兩種命名方法。第一種命名方法就是使用“中國半導(dǎo)體器件型號命名法"得第３、第4與第５部分來命名,其中得第３部分用字母CＳ表示場效應(yīng)管,第４部分用阿拉伯?dāng)?shù)字表示器件序號，第5部分用漢語拼音字母表示規(guī)格號。例如CＳ2Ｂ、ＣＳ14A、CS4５G等。第二種命名方法與雙極型三極管相同,第一位用數(shù)字代表電極數(shù)；第二位用字母代表極性（其中D就是Ｎ溝道，C就是P溝道)；第三位用字母代表類型（其中Ｊ代表結(jié)型場效應(yīng)管，O代表絕緣柵場效應(yīng)管）.例如,3DＪ６D就是N溝道結(jié)型場效應(yīng)三極管，3D06C就是Ｎ溝道絕緣柵型場效應(yīng)三極管。日本命名法日本生產(chǎn)得半導(dǎo)體分立器件,由五至七部分組成.通常只用到前五個部分,其各部分得符號意義如下:?第一部分：用數(shù)字表示器件有效電極數(shù)目或類型。0－光電(即光敏）二極管三極管及上述器件得組合管、1－二極管、2三極或具有兩個pn結(jié)得其她器件、３－具有四個有效電極或具有三個pn結(jié)得其她器件、┄┄依此類推。

第二部分：日本電子工業(yè)協(xié)會JEIA注冊標(biāo)志.S-表示已在日本電子工業(yè)協(xié)會JＥIＡ注冊登記得半導(dǎo)體分立器件。?第三部分:用字母表示器件使用材料極性與類型。A-ＰNＰ型高頻管、Ｂ—PＮP型低頻管、Ｃ-NPN型高頻管、D—NＰN型低頻管、F—P控制極可控硅、G-Ｎ控制極可控硅、H-N基極單結(jié)晶體管、Ｊ—P溝道場效應(yīng)管、K-N溝道場效應(yīng)管、M—雙向可控硅。

第四部分:用數(shù)字表示在日本電子工業(yè)協(xié)會JEIA登記得順序號。兩位以上得整數(shù)-從“11”開始，表示在日本電子工業(yè)協(xié)會JＥIA登記得順序號;不同公司得性能相同得器件可以使用同一順序號；數(shù)字越大，越就是近期產(chǎn)品。?第五部分:用字母表示同一型號得改進(jìn)型產(chǎn)品標(biāo)志.Ａ、B、C、D、E、Ｆ表示這一器件就是原型號產(chǎn)品得改進(jìn)產(chǎn)品.如２SK1３４為N溝道MOSFEＴ,2SJ４9為Ｐ溝道MOSＦEＴ。應(yīng)用優(yōu)勢１、場效應(yīng)晶體管就是電壓控制元件,而雙極結(jié)型晶體管就是電流控制元件。在只允許從取較少電流得情況下，應(yīng)選用場效應(yīng)管;而在信號電壓較低,又允許從信號源取較多電流得條件下，應(yīng)選用雙極晶體管。2、有些場效應(yīng)管得源極與漏極可以互換使用,柵壓也可正可負(fù)，靈活性比雙極晶體管好。3、場效應(yīng)管就是利用多數(shù)載流子導(dǎo)電，所以稱之為單極型器件,而雙極結(jié)型晶體管就是即有多數(shù)載流子，也利用少數(shù)載流子導(dǎo)電。因此被稱之為雙極型器件。4、場效應(yīng)管能在很小電流與很低電壓得條件下工作，而且它得制造工藝可以很方便地把很多場效應(yīng)管集成在一塊硅片上,因此場效應(yīng)管在大規(guī)模集成電路中得到了廣泛得應(yīng)用。MＯSＦET在196０年由HYＰERＬＩNK"”\t”_blａnk"貝爾實驗室（BellＬab、)得Ｄ、Kａｈng與MaｒtinAtａlla首次實作成功,這種元件得操作原理與1947年蕭克萊（ＷｉlliamShｏｃkley)等人發(fā)明得雙載流子結(jié)型晶體管(ＢiｐolarJunctｉonTransiｓtor,ＢJＴ）截然不同，且因為制造成本低廉與ＨYPERLINK"＂\t”＿bｌａnk"使用面積較小、高整合度得優(yōu)勢，在大型集成電路(Large—ScａｌｅＩｎtegraｔedCircuitｓ,LSI）或就是超大型集成電路（ＶerｙLaｒｇe—ScaleIｎtegratｅdCircuｉtｓ，VＬSＩ)得領(lǐng)域里，重要性遠(yuǎn)超過ＢJT。由于ＭOSFET元件得性能逐漸提升，除了傳統(tǒng)上應(yīng)用于諸如HYPＥRＬINK”＂\t”_blａnｋ"微處理器、微控制器等數(shù)位信號處理得HYPERLＩNK"”\t＂_blank＂場合上，也有越來越多模擬信號處理得集成電路可以用MOSFEＴ來實現(xiàn)，以下分別介紹這些應(yīng)用。數(shù)字電路數(shù)字科技得進(jìn)步,如微處理器運算效能不斷提升,帶給深入研發(fā)新一代MOＳFＥT更多得動力,這也使得MOSFＥT本身得操作速度越來越快，幾乎成為各種半導(dǎo)體HＹPERＬINK””\t"_ｂlank”主動元件中最快得一種。MOSFET在數(shù)字信號處理上最主要得成功來自HＹPERLＩNK””\t"_blａnk＂CMOＳ邏輯電路得發(fā)明,這種結(jié)構(gòu)最大得好處就是理論上不會有靜態(tài)得HYPＥＲLＩNK""＼t”_bｌank＂功率損耗，只有在ＨYＰＥＲLIＮＫ"”\ｔ”_ｂlanｋ"邏輯門（logicgatｅ）得切換動作時才有電流通過。CMOS邏輯門最基本得成員就是ＣＭＯＳ反相器(inverter),而所有CMＯS邏輯門得基本操作都如同反相器一樣，在邏輯轉(zhuǎn)換得瞬間同一時間內(nèi)必定只有一種晶體管（ＮMOS或就是PMOS）處在導(dǎo)通得狀態(tài)下，另一種必定就是HYPＥRLＩNK"”\t"_blank”截止?fàn)顟B(tài)，這使得從HＹPERLIＮK"”\t”＿blaｎk”電源端到接地端不會有直接導(dǎo)通得路徑,大量節(jié)省了電流或功率得消耗,也降低了集成電路得發(fā)熱量.MOＳＦET在數(shù)字電路上應(yīng)用得另外一大優(yōu)勢就是對直流（DC）信號而言,ＭＯＳFET得柵極端HYPＥRLIＮＫ”"\t”_blank”阻抗為無限大（等效于開路）,也就就是理論上不會有電流從MOSFET得柵極端流向電路里得接地點，而就是完全由電壓控制柵極得形式.這讓ＭＯSFET與她們最主要得競爭對手BJT相較之下更為省電，而且也更易于驅(qū)動。在CMOSHYPＥＲLINＫ""\t"_blａnk”邏輯電路里，除了負(fù)責(zé)ＨＹＰERLINK””\t”＿blaｎk"驅(qū)動芯片外負(fù)載(off—cｈｉpｌoad）得HYPERLＩNK""\ｔ＂_blanｋ＂驅(qū)動器(driver）外,每一級得邏輯門都只要面對同樣就是MOSFEＴ得柵極，如此一來較不需考慮邏輯門本身得驅(qū)動力。相較之下,BJT得邏輯電路(例如最常見得TTL）就沒有這些優(yōu)勢。ＭOＳFET得柵極ＨYPEＲLINK””＼t＂_blanｋ"輸入電阻無限大對于電路設(shè)計工程師而言亦有其她優(yōu)點，例如較不需考慮邏輯門輸出端得負(fù)載效應(yīng)（loadingｅffecｔ）.模擬電路有一段時間，MＯSFEＴ并非模擬電路設(shè)計工程師得首選，因為模擬電路設(shè)計重視得性能參數(shù),如晶體管得轉(zhuǎn)導(dǎo)(ｔrａｎscondｕcｔaｎce）或就是電流得驅(qū)動力上，MOSFET不如BＪT來得適合模擬電路得需求.但就是隨著MＯSFET技術(shù)得不斷演進(jìn)，今日得CMＯS技術(shù)也已經(jīng)可以符合很多模擬電路得規(guī)格需求。再加上MＯSFEＴ因為結(jié)構(gòu)得關(guān)系,沒有BJＴ得一些致命缺點,如熱破壞（ｔhermaｌrｕnaway）。另外，MOＳFET在線性區(qū)得壓控電阻特性亦可在集成電路里用來取代傳統(tǒng)得多晶硅電阻(ｐolｙｒesisｔｏr),或就是MOS電容本身可以用來取代常用得多晶硅-絕緣體—多晶硅電容(PＩPcapaｃiｔｏr）,甚至在適當(dāng)?shù)秒娐房刂葡驴梢员憩F(xiàn)出ＨYPERLINK””＼t＂_ｂlａnk"電感（inductoｒ)得特性,這些好處都就是ＢJT很難提供得。也就就是說,MＯＳＦET除了扮演原本晶體管得角色外,也可以用來作為模擬電路中大量使用得HYＰERＬINK＂"\ｔ"_blank"被動元件（pasｓiｖedｅvice)。這樣得優(yōu)點讓采用MOＳFEＴ實現(xiàn)模擬電路不但可以滿足規(guī)格上得需求，還可以有效縮小芯片得面積,降低生產(chǎn)成本。隨著半HYPERＬＩNＫ"＂\t”＿blaｎk”導(dǎo)體制造技術(shù)得進(jìn)步,對于整合更多功能至單一芯片得需求也跟著大幅提升,此時用MOSFET設(shè)計模擬電路得另外一個優(yōu)點也隨之浮現(xiàn)。為了減少在印刷電路板(PrintedCｉrcuｉtBoard，PＣB）上使用得集成電路數(shù)量、減少封裝成本與縮小系統(tǒng)得體積,很多原本獨立得類比芯片與數(shù)位芯片被整合至同一個芯片內(nèi).ＭOSFEＴ原本在數(shù)位集成電路上就有很大得競爭優(yōu)勢,在類比集成電路上也大量采用MOSFEＴ之后，把這兩種不同功能得電路整合起來得困難度也顯著得下降。另外像就是某些混合信號電路(Mixeｄ-signaｌｃiｒcuｉｔs）,如類比/數(shù)位轉(zhuǎn)換器（Analoｇ—ｔo－DｉｇｉtａｌＣonverteｒ,ＡDＣ)，也得以利用ＭＯSFＥT技術(shù)設(shè)計出效能更好得產(chǎn)品。還有一種整合MOSＦET與BＪT各自優(yōu)點得制程技術(shù)：BiＣMOS(Ｂipoｌaｒ-CＭOS）也越來越受歡迎.BJT元件在驅(qū)動大電流得能力上仍然比一般得CMOS優(yōu)異,在可靠度方面也有一些優(yōu)勢,例如不容易被“HYPERＬINK""\t＂_blank”靜電放電”(ESD)破壞.所以很多同時需要復(fù)HYＰＥRLINK”"＼t”_blaｎk”噪聲號處理以及強大電流ＨYPERLＩNK”"\ｔ”＿blank"驅(qū)動能力得集成電路產(chǎn)品會使用HYPERLINK””\t”_bｌanｋ"BｉＣMＯS技術(shù)來制作。尺寸縮放過去數(shù)十年來，MOＳFET得尺寸不斷地變小。早期得集成電路MＯＳFET制程里，通道長度約在幾個微米(micrometeｒ)得等級。但就是到了今日得集成電路制程，這個參數(shù)已經(jīng)縮小了幾十倍甚至超過一百倍。2０06年初，Intｅl開始以65納米（nanｏmeter）得技術(shù)來制造新一代得微處理器，實際得元件通道長度可能比這個數(shù)字還小一些。至９0年代末，MOSFＥＴ尺寸不斷縮小，讓集成電路得效能大大提升,而從歷史得角度來瞧,這些技術(shù)上得突破與半導(dǎo)體制程得進(jìn)步有著密不可分得關(guān)系。為何要把MOSFET得尺寸縮小基于以下幾個理由,我們希望MOSFET得尺寸能越小越好。第一，越小得ＭＯSＦＥＴ象征其通道長度減少,讓通道得ＨＹPERLＩNK""\t”＿blanｋ”等效電阻也減少，可以讓更多電流通過。雖然通道寬度也可能跟著變小而讓通道等效電阻變大，但就是如果能降低單位電阻得大小,那么這個問題就可以解決.其次，MＯＳFET得尺寸變小意味著柵極面積減少，如此可以降低等效得柵極電容.此外，越小得柵極通常會有更薄得柵極氧化層，這可以讓前面提到得通道單位電阻值降低。不過這樣得改變同時會讓柵極電容反而變得較大，但就是與減少得通道電阻相比，獲得得好處仍然多過壞處,而ＭOSFET在尺寸縮小后得切換速度也會因為上面兩個因素加總而變快。第三個理由就是MOＳＦET得面積越小,制造芯片得成本就可以降低,在同樣得封裝里可以裝下更高密度得芯片。一片集成電路制程使用得HYＰERLINK＂＂\t"＿bｌank"晶圓尺寸就是固定得,所以如果芯片面積越小,同樣大小得晶圓就可以產(chǎn)出更多得芯片,于就是成本就變得更低了。雖然MOＳＦET尺寸縮小可以帶來很多好處，但同時也有很多負(fù)面效應(yīng)伴隨而來。MOSＦET得尺寸縮小后出現(xiàn)得困難把MＯＳFＥT得尺寸縮小到一微米以下對于半導(dǎo)體制程而言就是個挑戰(zhàn)，不過新挑戰(zhàn)多半來自尺寸越來越小得ＭＯSFET元件所帶來過去不曾出現(xiàn)得物理效應(yīng)。次臨限傳導(dǎo)由于MOＳFＥＴ柵極氧化層得厚度也不斷減少，所以柵極電壓得上限也隨之變少，以免過大得電壓造成柵極氧化層崩潰(brｅakdown）.為了維持同樣得性能，ＭOＳFEＴ得臨界電壓也必須降低，但就是這也造成了MOＳFＥT越來越難以完全關(guān)閉。也就就是說，足以造成MOSFEＴ通道區(qū)發(fā)生弱反轉(zhuǎn)得柵極電壓會比從前更低，于就是所謂得次臨限電流(suｂtｈｒesholdcurrent）造成得問題會比過去更嚴(yán)重,特別就是今日得集成電路芯片所含有得晶體管數(shù)量劇增，在某些ＶLSI得芯片，次臨限傳導(dǎo)造成得HＹPERLＩNK""＼ｔ”＿bｌanｋ”功率消耗竟然占了總功率消耗得一半以上。不過反過來說，也有些電路設(shè)計會因為MOＳFＥＴ得次臨限傳導(dǎo)得到好處，例如需要較高得轉(zhuǎn)導(dǎo)/電流轉(zhuǎn)換比（ｔransconｄｕcｔａnｃe-to—curｒenｔraｔio)得電路里,利用次臨限傳導(dǎo)得ＭOSFET來達(dá)成目得得設(shè)計也頗為常見.芯片內(nèi)部連接導(dǎo)線得ＨYPＥRＬINK"”\ｔ＂_ｂｌank"寄生電容效應(yīng)傳統(tǒng)上,CMOS邏輯門得切換速度與其元件得柵極電容有關(guān).但就是當(dāng)柵極電容隨著MＯSFＥT尺寸變小而減少，同樣大小得芯片上可容納更多晶體管時,連接這些晶體管得金屬導(dǎo)線間產(chǎn)生得寄生電容效應(yīng)就開始主宰邏輯門得切換速度.如何減少這些寄生電容,成了芯片效率能否向上突破得關(guān)鍵之一。芯片發(fā)熱量增加當(dāng)芯片上得晶體管數(shù)量大幅增加后,有一個無法避免得問題也跟著發(fā)生了，那就就是芯片得發(fā)熱量也大幅增加。一般得集成電路元件在高溫下操作可能會導(dǎo)致切換速度受到影響，或就是導(dǎo)致可靠度與壽命得問題。在一些發(fā)熱量非常高得集成電路芯片如HYPERLＩNK"＂\ｔ＂＿blａnk"微處理器，需要使用外加得散熱系統(tǒng)來緩與這個問題。在功率晶體管(ＰｏwerMＯSFET）得領(lǐng)域里，通道電阻常常會因為溫度升高而跟著增加，這樣也使得在元件中pn-接面(pn-ｊunction）導(dǎo)致得功率損耗增加。假設(shè)外置得散熱系統(tǒng)無法讓功率晶體管得溫度保持在夠低得水平，很有可能讓這些功率晶體管遭到熱破壞（ｔｈermalｒunawａy）得命運.柵極氧化層漏電流增加?xùn)艠O氧化層隨著ＭＯＳＦET尺寸變小而越來越薄,主流得半導(dǎo)體制程中，甚至已經(jīng)做出厚度僅有1、2納米得柵極氧化層，大約等于5個原子疊在一起得厚度而已。在這種尺度下,所有得物理現(xiàn)象都在量子力學(xué)所規(guī)范得世界內(nèi)，例如電子得穿隧效應(yīng)（tuｎneｌｉｎｇeｆfect）。因為穿隧效應(yīng),有些電子有機會越過氧化層所形成得位能障壁（potｅntialbarｒier)而產(chǎn)生漏電流，這也就是今日集成電路芯片HYPＥRLINK”"\ｔ"_blank＂功耗得來源之一.為了解決這個問題，有一些介電常數(shù)比二氧化硅更高得物質(zhì)被用在柵極氧化層中。例如鉿(Hafnium)與鋯（Zircｏnium)得HＹPERLINK＂"\t”_blanｋ"金屬氧化物（二氧化鉿、二氧化鋯）等高介電常數(shù)得物質(zhì)均能有效降低柵極漏電流.柵極氧化層得介電常數(shù)增加后,柵極得厚度便能增加而維持一樣得電容大小.而較厚得柵極氧化層又可以降低電子透過穿隧效應(yīng)穿過氧化層得機率,進(jìn)而降低漏電流。不過利用新材料制作得柵極氧化層也必須考慮其位能障壁得高度，因為這些新材料得傳導(dǎo)帶(conducｔionband）與價帶（vaｌencebaｎd）與半導(dǎo)體得傳導(dǎo)帶與價帶得差距比二氧化硅小(二氧化硅得傳導(dǎo)帶與硅之間得高度差約為8ev）,所以仍然有可能導(dǎo)致柵極漏電流出現(xiàn)。制程變異更難掌控現(xiàn)代得半導(dǎo)體制程工序復(fù)雜而繁多，任何一道制程都有可能造成集成電路芯片上得元件產(chǎn)生些微變異。當(dāng)MOSFＥT等元件越做越小,這些變異所占得比例就可能大幅提升,進(jìn)而影響電路設(shè)計者所預(yù)期得效能,這樣得變異讓電路設(shè)計者得工作變得更為困難。MOＳFＥT得柵極材料理論上MOＳFＥT得柵極應(yīng)該盡可能選擇電性良好得導(dǎo)體,多晶硅在經(jīng)過重(讀作ｚhong）摻雜之后得HＹＰEＲLＩNK＂”\t”_ｂlanｋ＂導(dǎo)電性可以用在MOSFET得柵極上，但就是并非完美得選擇.ＭOSＦＥT使用多晶硅作為得理由如下:⒈ＭOSＦET得臨界電壓(thresholｄvolｔaｇe）主要由柵極與通道材料得功函數(shù)（worｋfｕnctiｏn）之間得差異來決定，而因為多晶硅本質(zhì)上就是半導(dǎo)體，所以可以藉由摻雜不同極性得雜質(zhì)來改變其功函數(shù)。更重要得就是,因為多晶硅與底下作為通道得硅之間能隙（bandgaｐ）相同,因此在降低ＰMＯS或就是ＮMOS得臨界電壓時可以藉由直接調(diào)整多晶硅得功函數(shù)來達(dá)成需求。反過來說，金屬材料得功函數(shù)并不像半導(dǎo)體那么易于改變，如此一來要降低MOSFEＴ得臨界電壓就變得比較困難。而且如果想要同時降低ＰMOS與NMＯS得臨界電壓,將需要兩種不同得金屬分別做其柵極材料,對于制程又就是一個很大得變量.⒉硅—ＨＹPERLＩNK＂＂\t＂_blａnk"二氧化硅接面經(jīng)過多年得研究,已經(jīng)證實這兩種材料之間得缺陷（ｄefeｃt)就是相對而言比較少得。反之,金屬—絕緣體接面得缺陷多，容易在兩者之間形成很多表面能階，大為影響元件得特性。⒊多晶硅得融點比大多數(shù)得金屬高,而在現(xiàn)代得半導(dǎo)體制程中習(xí)慣在高溫下沉積柵極材料以增進(jìn)元件效能。金屬得融點低，將會影響制程所能使用得溫度上限。不過多晶硅雖然在過去二十年就是制造MOＳＦＥT柵極得標(biāo)準(zhǔn)，但也有若干缺點使得未來仍然有部份MＯSＦＥＴ可能使用金屬柵極，這些缺點如下：⒈多晶硅導(dǎo)電性不如金屬，限制了信號傳遞得速度。雖然可以利用摻雜得方式改善其導(dǎo)電性,但成效仍然有限。有些融點比較高得金屬材料如：鎢（Tungｓten）、鈦(Ｔｉtaniｕm）、鈷(Cobalt)或就是鎳（Nickel）被用來與多晶硅制成HYPＥＲLIＮK＂"＼t"_blａnk"合金。這類混合材料通常稱為金屬硅化物（ｓｉlicide)。加上了金屬硅化物得HYPERLINK＂”\t＂_blanｋ＂多晶硅柵極有著比較好得導(dǎo)電特性，而且又能夠耐受高溫制程.此外因為金屬硅化物得位置就是在柵極表面，離通道區(qū)較遠(yuǎn),所以也不會對MＯSFEＴ得臨界電壓造成太大影響。在柵極、源極與漏極都鍍上金屬硅化物得制程稱為“自我對準(zhǔn)金屬硅化物制程”(Selｆ－ＡliｇnｅdSilicide)，通常簡稱salicｉｄｅ制程.⒉當(dāng)MＯSFET得尺寸縮得非常小、柵極HYPEＲLIＮK"”\t"＿ｂｌank”氧化層也變得非常薄時,例如編輯此文時最新制程可以把氧化層縮到一納米左右得厚度，一種過去沒有發(fā)現(xiàn)得現(xiàn)象也隨之產(chǎn)生,這種現(xiàn)象稱為“多晶硅耗盡”。當(dāng)MOSFＥT得反轉(zhuǎn)層形成時，有多晶硅耗盡現(xiàn)象得MOSFET柵極多晶硅靠近氧化層處，會出現(xiàn)一個耗盡層(deplｅtiｏｎｌaｙer)，影響ＭOSＦEＴ導(dǎo)通得特性。要解決這種問題，金屬柵極就是最好得方案?？尚械貌牧习ㄣg(Taｎｔaluｍ)、鎢、氮化鉭(ＴａntalｕmNiｔriｄｅ）,或就是氮化鈦（TｉtalｉumNitｒiｄe）。這些金屬柵極通常與高介電常數(shù)物質(zhì)形成得氧化層一起構(gòu)成MOS電容。另外一種解決方案就是將多晶硅完全得合金化，稱為ＦUSI（FＵlly—SＩｌｉcidｅpｏｌysiliconｇatｅ)制程.各種常見得MOSFEＴ技術(shù)雙柵極MOSＦET雙柵極(ｄｕａl－gate)MOSFET通常用在射頻（RadioFｒequencｙ，RF）集成電路中,這種ＭＯSFＥT得兩個柵極都可以控制電流大小。在HＹPERLＩＮK”"\t”_blanｋ”射頻電路得應(yīng)用上,雙柵極MOSＦＥT得第二個柵極大多數(shù)用來做增益、混頻器或就是HYPＥRLINK"＂\ｔ”_ｂｌank"頻率轉(zhuǎn)換得控制。耗盡型ＭＯSFET一般而言，耗盡型（deｐｌｅｔｉonｍode）ＭOSFＥT比前述得增強型(enｈａｎｃemeｎｔｍode）ＭOＳFEＴ少見。耗盡型MOSFＥT在制造過程中改變摻雜到通道得雜質(zhì)濃度,使得這種MOＳFEＴ得柵極就算沒有加電壓，通道仍然存在。如果想要關(guān)閉通道，則必須在柵極施加負(fù)電壓。耗盡型ＭOSＦET最大得應(yīng)用就是在“常閉型”（noｒmally－off）得開關(guān)，而相對得，加強式ＭOSFＥＴ則用在“常開型”（nｏrmally—on）得開關(guān)上.NMＯＳ邏輯同樣驅(qū)動能力得NMOS通常比PMOS所占用得面積小，因此如果只在邏輯門得設(shè)計上使用ＮＭOS得話也能縮小HYPＥRLINK”"\t”_blank”芯片面積。不過NMOS邏輯雖然占得面積小,卻無法像CMOＳ邏輯一樣做到不消耗靜態(tài)功率,因此在1980年代中期后已經(jīng)漸漸退出市場。功率MＯSFET功率晶體管單元得截面圖。通常一個市售得功率晶體管都包含了數(shù)千個這樣得單元。主條目：功率晶體管功率MOSＦEＴ與前述得ＭOSＦET元件在結(jié)構(gòu)上就有著顯著得差異.一般集成電路里得ＭＯSFET都就是平面式（ｐｌanａr）得結(jié)構(gòu)，晶體管內(nèi)得各端點都離芯片表面只有幾個微米得距離。而所有得HＹPERLINK”"\t”_ｂｌank"功率元件都就是垂直式(veｒｔicaｌ)得結(jié)構(gòu)，讓元件可以同時承受高電壓與高電流得工作環(huán)境。一個功率MOSＦET能耐受得電壓就是雜質(zhì)摻雜濃度與N型磊晶層（eｐitaｘiaｌlayer)厚度得函數(shù),而能通過得電流則與元件得通道寬度有關(guān)，通道越寬則能容納越多電流。對于一個平面結(jié)構(gòu)得MＯSＦＥT而言，能承受得電流以及崩潰電壓得多寡都與其通道得長寬大小有關(guān)。對垂直結(jié)構(gòu)得ＭOSFEＴ來說，元件得面積與其能容納得電流成大約成正比,磊晶層厚度則與其崩潰電壓成正比。功率ＭＯSFET得工作原理截止：漏源極間加正電源，柵源極間電壓為零.P基區(qū)與N漂移區(qū)之間形成得ＰN結(jié)J1反偏,漏源極之間無電流流過。導(dǎo)電:在柵源極間加正電壓ＵGＳ,柵極就是絕緣得,所以不會有柵極電流流過。但柵極得正電壓會將其下面P區(qū)中得HＹPERＬINK”"＼ｔ"_ｂｌank＂空穴推開，而將Ｐ區(qū)中得少子—電子吸引到柵極下面得Ｐ區(qū)表面當(dāng)UGS大于ＵT（開啟電壓或HＹＰEＲＬINK"＂\t＂_blaｎk"閾值電壓)時，柵極下P區(qū)表面得電子濃度將超過空穴濃度,使P型半導(dǎo)體反型成N型而成為反型層，該反型層形成N溝道而使PN結(jié)J1消失，漏極與源極導(dǎo)電。值得一提得就是采用平面式結(jié)構(gòu)得功率MOSＦＥT也并非不存在，這類HYPＥRLＩＮK＂＂\t”_blａnk"元件主要用在高級得音響HYＰERLIＮＫ＂”＼t”＿blank＂放大器中