2021年燕山大學(xué)軟件工程專(zhuān)業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B(有答案)

2021年燕山大學(xué)軟件工程專(zhuān)業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B

（有答案）

一、選擇題

1、主存按字節(jié)編址，地址從0A4000H到0CBFFFH,共有（）字節(jié)；若用存儲(chǔ)容量為

32Kx8位的存儲(chǔ)芯片構(gòu)成該主存，至少需要（）片。

A.80K,2B.96K,2C.160K,5C.192K,5

2、主存儲(chǔ)器主要性能指標(biāo)有（）。

1.存儲(chǔ)周期n.存儲(chǔ)容量m.存取時(shí)間iv.存儲(chǔ)器帶寬

A.Lin

B.Lin、IV

C.Lin、iv

D.全部都是

3、下列關(guān)于定點(diǎn)數(shù)原碼一位乘算法的描述正確的是（）。

I.符號(hào)位不參加運(yùn)算，根據(jù)數(shù)值位的乘法運(yùn)算結(jié)果確定結(jié)果的符號(hào)位

n.在原碼一位乘算法過(guò)程中，所有移位均是算術(shù)移位操作

HL假設(shè)兩個(gè)n位數(shù)進(jìn)行原碼一位乘，部分積至少需要使用n位奇存器

A.II,mC.只有HIB.只有DID.全錯(cuò)

4、在補(bǔ)碼加減交替除法中，參加操作的數(shù)和商符分別是（）o

A.絕對(duì)值的補(bǔ)碼在形成商值的過(guò)程中自動(dòng)形成

B.補(bǔ)碼在形成商值的過(guò)程中自動(dòng)形成

C.補(bǔ)碼由兩數(shù)符號(hào)位"異或"形成

D.絕對(duì)值的補(bǔ)碼由兩數(shù)符號(hào)位"異或"形成

5、下列為8位移碼機(jī)器數(shù)岡秘，當(dāng)求M移時(shí)，（）將會(huì)發(fā)生溢出。

A.11111111B.00000000C.10000000D.011I1I11

6、某總線共有88根信號(hào)線，其中數(shù)據(jù)總線為32根，地址總線為20根，控制總線36

根，總線工作頻率為66MHz、則總線寬度為（），傳輸速率為（）

A.32bit264MB/SB.20bit254MB/SC.20bit264MB/SD32bit254MB/S

7、按數(shù)據(jù)傳送格式，總線常被劃分為（）。

A.并行總線與串行總線

B,同步總線與異步總線

C.系統(tǒng)總線與外總線

D,存儲(chǔ)總線與I/O總線

8、將高級(jí)語(yǔ)言源程序轉(zhuǎn)換為機(jī)器目標(biāo)代碼文件的程序是（）。

A.匯編程序B,鏈接程序C編譯程序D,解釋程序

9、CPU中不包括（）。

A.操作碼譯碼器

B.指令寄存器

C地址譯碼器

D通用寄存器

10、在程序執(zhí)行過(guò)程中，（）控制計(jì)算機(jī)的運(yùn)行總是處于取指令、分析指令和執(zhí)行指令

的循環(huán)之中。

A.控制器B.CPUC.指令存儲(chǔ)器D.指令譯碼器

11、某計(jì)算機(jī)的指令流水線由4個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段

之間的緩存時(shí)間）分別為90ns,80ns、70ns和60ns,則該計(jì)算機(jī)的CPU時(shí)鐘周期至

少是）（）。

A.90nsB.80nsC.70nsD.60ns

12、假設(shè)某指令的一個(gè)操作數(shù)采用變址尋址方式，變址寄存器中的值為007CH,地址

007cH中的內(nèi)容為0124H,指令中給出的形式地址為B000H,地址B000H中的內(nèi)容為

C000H,則該操作數(shù)的有效地址為（）o

A.B124HB.CI24HC.B07CHD.CO7CH

13、下列尋址方式中，最適合按下標(biāo)順序訪問(wèn)一維數(shù)組的是（）。

A.相對(duì)尋址B.寄存器尋址C.直接尋址D.變址尋址

14、下列選項(xiàng)中，用于提高RAID可靠性的措施有（）。

I.磁盤(pán)鏡像

IL條帶化

m.奇偶校驗(yàn)

IV,增加Cache機(jī)制

A.僅I,IIB.僅I,mC.僅I,III,IVD.僅n.、HI,IV

15、在具有中斷向量表的計(jì)算機(jī)中，中斷向量地址是（〉o

A?子程序入口地址

B.中斷服務(wù)程序入口地址

C.中斷服務(wù)程序入口地址的地址

D,例行程序入口地址

二、填空題

16、CPU能直接訪問(wèn)和，但不能直接訪問(wèn)磁盤(pán)和光盤(pán)。

17、由于存儲(chǔ)器芯片的容量有限，所以往往需要在和兩方面進(jìn)行擴(kuò)充才能滿

足實(shí)際需求。

18、直接內(nèi)存訪問(wèn)（DM）方式中，DM控制器從CPU完全接管對(duì)的控制，數(shù)據(jù)

交換不經(jīng)過(guò)CPU,而直接在內(nèi)存和之間進(jìn)行。

19、相聯(lián)存儲(chǔ)器是按訪問(wèn)的存儲(chǔ)器，在cache中用來(lái)存放,在虛擬存

儲(chǔ)器中用來(lái)存放.

20、多媒體CPU是帶有技術(shù)的處理器，它是一種多媒體擴(kuò)展結(jié)構(gòu)技術(shù)，特別適合

于處理。

21、指令字長(zhǎng)度有、、三種形式。

22、按IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由、、三個(gè)域組成。

23、虛擬存儲(chǔ)器指的是層次，它給用戶提供了一個(gè)比實(shí)際空間大的多

_______空間。

24、微程序設(shè)計(jì)技術(shù)是利用方法設(shè)計(jì)的一門(mén)技術(shù)。

25、目前的CPU包括、和cache、

三、名詞解釋題

26、機(jī)器零;

27、分辨率:

28、相聯(lián)存儲(chǔ)器:

29、主設(shè)備:

四、簡(jiǎn)答題

30、簡(jiǎn)要說(shuō)明CPU與I/O設(shè)備之間傳遞信息可采用哪幾種聯(lián)絡(luò)方式，他們分別用于什么

場(chǎng)合？

31、水平型微指令;

32、半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有幾種?

33、零地址指令的操作數(shù)來(lái)自哪里？？各舉一例說(shuō)明。

五、計(jì)算題

34、假設(shè)磁盤(pán)存儲(chǔ)器轉(zhuǎn)速為3000r/min,分8個(gè)扇區(qū)，每扇區(qū)存儲(chǔ)1KB,主存與磁

盤(pán)存儲(chǔ)器數(shù)據(jù)傳送的寬度為16位（即每次傳送16位）。假設(shè)一條指令最長(zhǎng)執(zhí)行時(shí)

間為25s。

試問(wèn)：是否可采用一條指令執(zhí)行結(jié)束時(shí)響應(yīng)DMA請(qǐng)求的方窠，為什么？若不行，

應(yīng)采用什么方案？

35、某計(jì)算機(jī)采用5級(jí)指令流水線，如果每級(jí)執(zhí)行時(shí)間是2ns,求理想情況下該流

水線的加速比和吞吐率。

36、假設(shè)某字長(zhǎng)為8位的計(jì)算機(jī)中，帶符號(hào)整數(shù)采用補(bǔ)碼表示，x=-68,y=-80,x

和y分別存放在寄存器A和B中。請(qǐng)回答下列問(wèn)題（要求最終用十六進(jìn)制表示二進(jìn)制

序列）：

1）寄存器A和B中的內(nèi)容分別是什么？

2）若x和y相加后的結(jié)果存放在寄存器C中，則寄存器C中的內(nèi)容是什么？運(yùn)

算結(jié)果是否正確？此時(shí)，溢出標(biāo)志（OF）、符號(hào)標(biāo)志（SF）和零標(biāo)志（ZF）各是

什么？加法器最高位的進(jìn)位C。是什么？

3）若x和y相減后的結(jié)果存放在寄存器D中，則寄存器D中的內(nèi)容是什么？運(yùn)

算結(jié)果是否正確？此時(shí)，溢出標(biāo)志（OF）、符號(hào)標(biāo)志（SF）和零標(biāo)志（ZF）各是

什么？加法器最高位的進(jìn)位Cn是什么？

4）若將加法器最高位的進(jìn)位Cn作為進(jìn)位標(biāo)志（CF）,則能否直接根據(jù)CF的

值對(duì)兩個(gè)帶符號(hào)整數(shù)的大小進(jìn)行比較？

六、綜合題

37、某計(jì)算機(jī)采用頁(yè)式虛擬存儲(chǔ)管理方式，按字節(jié)編址，虛擬地址為32位，物理

地址為24位，頁(yè)大小為8KB:TLB采用全相聯(lián)映射。；Cache數(shù)據(jù)區(qū)大小為64KB,按2

路組相聯(lián)方式組織，主存塊大小為64B。存儲(chǔ)訪問(wèn)過(guò)程的示意圖如圖所示。

請(qǐng)回答下列問(wèn)題。

1)圖中字段A~G的位數(shù)各是多少？TLB標(biāo)記字段B中存放的是什么信息？

2)將塊號(hào)為4099的主存塊裝入到Cache中時(shí)，所映射的Cache組號(hào)是多少?

對(duì)應(yīng)的H字段內(nèi)容是什么？

3)Cache缺失處理的時(shí)間開(kāi)銷(xiāo)大還是缺頁(yè)處理的時(shí)間開(kāi)銷(xiāo)大？為什么？

4)為什么Cache可以采用直寫(xiě)(WriteThrough)策略，而修改頁(yè)面內(nèi)容

時(shí)總是采用回寫(xiě)(WriteBack)策略？

38、某16位計(jì)算機(jī)的主存按字節(jié)編碼，存取單位為16位：采用16位定長(zhǎng)指令字格

式：CPU采用單總線結(jié)構(gòu)，主要部分如下圖所示。圖中R0~R3為通用寄存器：T為

暫存器；SR為移位寄存器，可實(shí)現(xiàn)直送(mov)、左移一位.(left)和右移一位

(right)3種操作，控制信號(hào)為SRop,SR的輸出由信號(hào)SRout控制：ALU可實(shí)現(xiàn)

直送A(mova)、A加B(add)、A減B(sub)、A與B(and)、A或B(or)、

非A(not)、A加1(inc)7種操作,控制信號(hào)為ALUop。請(qǐng)回答下列問(wèn)題。

1)圖中哪些寄存器是程序員可見(jiàn)的？為何要設(shè)置暫存器T?

2)控制信號(hào)ALUop和SRop的位數(shù)至少各是多少？

3)控制信號(hào)SRout所控制部件的名稱(chēng)或作用是什么？

4)端點(diǎn)①?⑨中，哪些端點(diǎn)須連接到控制部件的輸出端？

5)為完善單總線數(shù)據(jù)通路，需要在端點(diǎn)①~⑨中相應(yīng)的端點(diǎn)之間添加必要的連線。

寫(xiě)出連線的起點(diǎn)和終點(diǎn)，以正確表示數(shù)據(jù)的流動(dòng)方向。

6)為什么二路選擇器MUX的一個(gè)輸入端是2?

39、假設(shè)某計(jì)算機(jī)的CPU主頻為80MHz,CPI為4,并且平均每條指令訪存1.5次,

主存與Cache之間交換的塊大小為16B,Cache的命中率為99%,存儲(chǔ)器總線的寬

度為32位。請(qǐng)回答以下問(wèn)題：

1）該計(jì)算機(jī)的MIPS數(shù)是多少？平均每秒Cache缺失的次數(shù)是多少？在不考慮

DMA傳送的情況下，主存帶寬至少達(dá)到多少才能滿足CPU的訪存要求？

2）假定在Cache缺失的情況下訪問(wèn)主存時(shí)，存在0.0005%的缺頁(yè)率，則CPU平均

每秒產(chǎn)生多少次缺頁(yè)異常？若頁(yè)面大小為4KB,每次缺頁(yè)都需要訪問(wèn)磁盤(pán)，訪問(wèn)磁

盤(pán)時(shí)DMA傳送采用周期挪用的方式，磁盤(pán)I/。接口的數(shù)據(jù)緩沖寄存器為32位，則

磁盤(pán)1/0接口平均每秒發(fā)出的DMA請(qǐng)求次數(shù)至少是多少？

3)CPU和DMA控制器同時(shí)要求使用總線傳輸數(shù)據(jù)時(shí)，哪個(gè)優(yōu)先級(jí)更高？為什么？

4)為了提高性能，主存采用4體低位交叉存儲(chǔ)模式，工作時(shí)每1/4個(gè)存儲(chǔ)周期啟動(dòng)

1個(gè)體，若每個(gè)體的存儲(chǔ)周期為50ns,則該主存能夠提供的最大帶寬是多少？

參考答案

一、選擇題

1、C

2、D

3、D

4、B

5、B

6、A

7、A

8、C

9、C

10、A

11、A

12、C

13、D

14、B

15、C

二、填空題

16、cache主存

17、存取時(shí)間存儲(chǔ)周期存儲(chǔ)器帶寬

18、總線I/O設(shè)備（或輸入輸出設(shè)備）

19、內(nèi)容行地址表段表、頁(yè)表和快表

20、MMX圖像數(shù)據(jù)

21、單字長(zhǎng)半字長(zhǎng)雙字長(zhǎng)

22、符號(hào)位階碼尾數(shù)

23、主存一外存主存虛擬地址

24、軟件操作控制器

25、控制器運(yùn)算器

三、名詞解釋題

26、機(jī)器零：

在浮點(diǎn)數(shù)據(jù)編碼中，階碼和尾數(shù)都全為0時(shí)代表的。值。

27、分辨率：

衡量顯示器顯示清晰度的指標(biāo)，以象素的個(gè)數(shù)為標(biāo)志。

28、相聯(lián)存儲(chǔ)器：

一種按內(nèi)容訪問(wèn)的存儲(chǔ)器，每個(gè)存儲(chǔ)單元有匹配電路，可用于是cache中杳找數(shù)據(jù)。

29、主設(shè)備:

獲得總線控制權(quán)的設(shè)備

四、簡(jiǎn)答題

30、答：CPU與I/O之間傳遞信息常采用三種聯(lián)絡(luò)方式：直接控制（立即響應(yīng)）、同步、

異步。

適用場(chǎng)合分別為：直接控制適用于結(jié)構(gòu)極簡(jiǎn)單、速度極慢的I/O設(shè)備，CPU直接控制外設(shè)

處于某種狀態(tài)而無(wú)須聯(lián)絡(luò)信號(hào)。

同步方式采用統(tǒng)一的時(shí)標(biāo)進(jìn)行聯(lián)絡(luò)，適用于CPU與I/O速度差不天，近距離傳送的場(chǎng)合。

異步方式采用應(yīng)答機(jī)制進(jìn)行聯(lián)絡(luò)，適用于CPU與1/0速度差較大、遠(yuǎn)距離傳送的場(chǎng)合。

31、答；水平型微指令的特點(diǎn)是一次能定義并執(zhí)行多個(gè)并行操作的微命令。從編嗎方式看,

直接編碼、字段直接編碼、字段間接編碼以及直接和字段混合編碼都屬水平型微指令。其

中直接編碼速度最快，字段編碼要經(jīng)過(guò)譯碼，故速度受影響。

32、答；半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兩種；線選法和重合法。線選法；地址譯碼

信號(hào)只選中同一個(gè)字的所有位，結(jié)構(gòu)簡(jiǎn)單，費(fèi)器材；重合法：地址分行、列兩部分譯碼，

行、列譯碼線的交叉點(diǎn)即為所選單元。這種方法通過(guò)行、列譯碼信號(hào)的重合來(lái)選址，也稱(chēng)

矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)方式。

33、答：零地址指令的操作數(shù)來(lái)自ACC,為隱含約定。在一地址指令中，另一個(gè)操作數(shù)

的地址通?？刹捎肁CC隱含尋址方式獲得。

五、計(jì)算題

34、解析：磁盤(pán)存儲(chǔ)器轉(zhuǎn)速為3000r/min,即50r/s.每轉(zhuǎn)傳送的數(shù)據(jù)為

8xlKB=8KB,所以數(shù)據(jù)傳輸率為8KBx50r/s=400KB/s.l6位數(shù)據(jù)的傳輸時(shí)間二16

位/(4Q0KB/S)=2B/(400KB/S)=5向由于5的遠(yuǎn)小于25s,因此不能采用一

條指令執(zhí)行結(jié)束響應(yīng)DMA的請(qǐng)求方案。應(yīng)采用每個(gè)CPU機(jī)器底期末查詢及響應(yīng)

DMA的請(qǐng)求方案。

35、44.解析：流水線的加速比指采用流水線技術(shù)時(shí)指令的執(zhí)行速度與等效的不采

用流水線技術(shù)的指令執(zhí)行速度之比，理想情況加速比等于流水線的級(jí)數(shù)。吞吐率指

每秒鐘能處理的指令數(shù)量。本題中計(jì)算機(jī)采用5級(jí)指令流水線，所以理想情況下加

速比等于5?，F(xiàn)在每完成一條指令的時(shí)間是2n5,則最大吞吐率等于l/2ns=5x10,

36、解析：

1)[-68],h=[-1000100B]?t.=10111100B=BCHo

[-80]H=[-1010000B]?=10110000B=B0HO

所以，寄存器A和寄存器B中的內(nèi)容分別是BCH和BOH。

2)?[x+y]H=[x]?h+[y]tt=10111100B+10110000B=(1)0110100B=6CH,最

高位前面的一位1被丟棄，因此，寄存器C中的內(nèi)容為6CH。

2②寄存器C中的內(nèi)容為6CH,對(duì)應(yīng)的真值為+108,而x+y的正確結(jié)果應(yīng)是-68+

(-80)-148,故結(jié)果不正確。

③溢出標(biāo)志位(OF)可采用以下任意一條規(guī)則判斷得到6

規(guī)則L若兩個(gè)加數(shù)的符號(hào)位相同，但與結(jié)果的符號(hào)位相異，則溢出。

規(guī)則2：若最高位上的進(jìn)位和次高位上的進(jìn)位不同，則溢出。

通過(guò)這兩個(gè)規(guī)則都能判斷出結(jié)果溢出，即溢出標(biāo)志位(OF)為1,說(shuō)明寄存器C中

的內(nèi)容不是正確的結(jié)果。結(jié)果的第一位0為符號(hào)標(biāo)志(SF),表示結(jié)果為整數(shù)。因

為結(jié)果不為0,所以零標(biāo)志ZF=0。

綜上，溢出標(biāo)志(OF)為L(zhǎng)符號(hào)標(biāo)志(SF)為0,零標(biāo)志(ZF)為0。

④加法器最高位向前的進(jìn)位Cn為I。

3)?[x-y]=[x]>F+[-y]#=10111100B+01010000B=(1)

OOOOHOOB=OCH,最高位前面的一位1被丟棄，因此，寄存相D中的內(nèi)容為CH。

②對(duì)應(yīng)的真值為+12,結(jié)果正確。

③兩個(gè)加數(shù)的符號(hào)位相異一定不會(huì)溢出，因此溢出標(biāo)志(0F)為0,說(shuō)明寄

存器D中的內(nèi)容是真正的結(jié)果：結(jié)果的第一位0為符號(hào)標(biāo)志(SF),表示結(jié)果為正

數(shù)：因?yàn)榻Y(jié)果不為0,所以零標(biāo)志ZF=0。

綜上，溢出標(biāo)志(OF)為0,符號(hào)標(biāo)志(SF)為0,零標(biāo)志(ZF)為0。

④加法器最高位向前的進(jìn)位Ca為1。

4)從2)和3)的例子就可得出,帶符號(hào)整數(shù)-68和-80時(shí)，Co為L(zhǎng)而帶符

號(hào)數(shù)?68和80時(shí)，Cn一樣為1,所以若將加法器最高位的進(jìn)位Ca作為進(jìn)位標(biāo)志

(CF)，無(wú)法直接根據(jù)CF的值判斷兩個(gè)帶符號(hào)整數(shù)的大小。

六、綜合題

37、解析：

1）頁(yè)大小為8KB,頁(yè)內(nèi)偏移地址為13位,故A=B=32?I3=19；D=13；C=24-

13=11：主存塊大小為64B,故G=602路組相聯(lián)，每組數(shù)據(jù)區(qū)容量有

64Bx2=128B,共有64KB/128B:512組，故F二9：E=24-G-F=24-6-9=9。因而

A=19,B=19,C=U,D=I3,E=9,F=9,G=6OTLB中標(biāo)記字段B的內(nèi)容是虛

頁(yè)號(hào)，表示該TLB項(xiàng)對(duì)應(yīng)哪個(gè)虛頁(yè)的頁(yè)表項(xiàng)。

2）塊號(hào)4099=0000010000000000133,因此所映射的Cacha組號(hào)是

000000011B=3,對(duì)應(yīng)的H字段內(nèi)容為000001000B。

3）Cache缺失帶來(lái)的開(kāi)銷(xiāo)小，而處理缺頁(yè)的開(kāi)銷(xiāo)大。因?yàn)槿表?yè)處理需要訪問(wèn)磁盤(pán),

而Cache缺失只訪問(wèn)主存。

4）因?yàn)椴捎弥睂?xiě)策略時(shí)需要同時(shí)寫(xiě)快速存儲(chǔ)器和慢速存儲(chǔ)器，而寫(xiě)磁盤(pán)比寫(xiě)主存

慢得多，所以，在Cache——主存層次，Cache可以采用直寫(xiě)策略，而在主存一

一外存（磁盤(pán)）層次，修改頁(yè)面內(nèi)容時(shí)總是采用寫(xiě)回策略。

38、解析

1）程序員可見(jiàn)寄存器為通用寄存器（R0~R3）和PC.因?yàn)椴捎昧藛慰偩€結(jié)構(gòu)，因

此.若無(wú)暫存器T,則ALU的A、B端口會(huì)同時(shí)獲得兩個(gè)相同的數(shù)據(jù)，使數(shù)據(jù)通路不

能正常工作。

2）ALU共有7種操作，故其操作控制信號(hào)ALUop至少需要3位；移位寄存器有3種

操作，其操作控制信號(hào)SRop至少需要2位。

3）信號(hào)SRout所控制的部件是一個(gè)三態(tài)門(mén)，用于控制移位器與總線之間數(shù)據(jù)通路

的連接與斷開(kāi)。

4）端口①、②、③、⑤、⑧須連接到控制部