第3章存儲器技術(shù)

第3章存儲器技術(shù)3.1存儲器簡介3.2讀/寫存儲器3.3存儲器管理3.3IBMPC/XT中的存儲空間分配3.4內(nèi)部存儲器技術(shù)發(fā)展3.5外部存儲器

3.1存儲器簡介3.1.1 存儲器分類按照構(gòu)成存儲器介質(zhì)材料的不同來分類，存儲器可分為半導(dǎo)體存儲器、磁存儲器、激光存儲器、紙卡存儲器。按照工作方式的不同來分類，半導(dǎo)體存儲器又可分為隨機讀寫存儲器RAM（RandomAccessMemory）和只讀存儲器ROM（ReadOnlyMemory）。返回下一頁3.1存儲器簡介1.隨機讀寫存儲器RAM

隨機讀寫存儲器RAM就是對其中存儲單元可以隨機訪問的存儲器芯片。按其制造工藝又可分為雙極性RAM和金屬氧化物RAM。雙極性RAM的主要特點是存取速度快，通常在幾到幾十納秒。因此，雙極性RAM主要用于要求存取速度高的微型計算機中；而金屬氧化物RAM集成度高，隨著存儲器技術(shù)的發(fā)展，其存取速度也達到十納秒左右，且價格便宜，因此，廣泛應(yīng)用于現(xiàn)代生產(chǎn)的各種微型計算機中。金屬氧化物RAM又可分為靜態(tài)讀寫存儲器SRAM（StaticRAM）和動態(tài)讀寫存儲器DRAM（DynamicRAM）。DRAM的最大的特點是集成度特別高，目前單片動態(tài)DRAM芯片已達到幾百兆位。但相比于SRAM，對其信息的存貯要靠芯片內(nèi)部的電容充放電來實現(xiàn)。由于電容漏電的存在，必須對DRAM存儲的信息進行定期刷新。上一頁返回下一頁3.1存儲器簡介2.只讀存儲器ROM

只讀存儲器ROM就是在一般存儲器訪問中只能進行信息的讀取的存儲器芯片。只讀存儲器ROM常見的有三類：掩膜工藝ROM、可一次編程ROM和可擦除ROM。掩膜工藝ROM是芯片根據(jù)ROM要存儲的信息，設(shè)計固定的半導(dǎo)體掩模板進行生產(chǎn)的。其存儲的信息只能讀出。微型機中一些固定不變的程序和數(shù)據(jù)常采用這種ROM。例如在微機發(fā)展初期，BIOS都存放在ROM中。可一次編程ROM（即PROM）允許用戶對其進行一次編程（寫入數(shù)據(jù)或程序）。一旦編程之后，信息永久性固定下來，用戶只能讀出和使用。上一頁返回下一頁3.1存儲器簡介3.1.2 存儲器的主要性能參數(shù)1.存儲容量存儲器的存儲容量是指一個存儲器芯片包含的存儲單元的個數(shù)以及存儲單元所能存儲的二進制數(shù)的位數(shù)。顯然，存儲器芯片容量越大，由其構(gòu)成存儲器系統(tǒng)電路越簡單。2.存取速度存儲器的存取速度用存取時間和存取周期來衡量。存取時間是指啟動一次存儲器操作到完成該操作所用的時間，也就是從存儲器接收到尋址地址開始，到取出或存入數(shù)據(jù)為止所需要的時間。最大存取時間就是該參數(shù)的上限值。存取周期是指連續(xù)兩次獨立的存儲器操作之間的最小時間間隔。通常存取周期略大于存取時間，其差別與存儲器的物理實現(xiàn)細節(jié)有關(guān)。上一頁返回下一頁3.1存儲器簡介3.可靠性、功耗、價格可靠性是指存儲器在規(guī)定時間內(nèi)無故障工作的時間間隔。目前所用的半導(dǎo)體存儲器芯片的平均無故障間隔時間大概在5×(106~108)h左右。功耗是指存儲器芯片正常工作所消耗的功率，顯然存儲器芯片功耗低，利于提高整個存儲系統(tǒng)的可靠性。在具體產(chǎn)品設(shè)計中，為了提高市場競爭力，在滿足上述參數(shù)前提下，低價格是選擇存儲器芯片必須考慮的主要因素。上一頁返回下一頁3.1存儲器簡介3.1.3 存儲系統(tǒng)的層次結(jié)構(gòu)微型計算機是在不斷地克服約束其運行速度、計算性能、存儲容量等方面的瓶頸效應(yīng)而得到發(fā)展。就存儲系統(tǒng)而言，存儲容量、存儲時間和單位容量價格的關(guān)系是互相制約的：存取時間越短，單位價格越高；容量越大，單位價格越低；容量越大，存取速度越低。因此，快的訪問速度、大的存儲容量和低的價格是存儲器系統(tǒng)設(shè)計的目標(biāo)。為此，微型計算機存儲系統(tǒng)普遍采用分層的存儲器結(jié)構(gòu)，它由寄存器、Cache、主存儲器、磁盤、磁帶等存儲層次組成。處理器內(nèi)部除了寄存器以外，還集成了一到二級片內(nèi)Cache，配合較大容量的主存儲器、磁盤高速緩存以及大容量的硬盤存儲器、海量光盤存儲器，形成優(yōu)勢互補的存儲器系統(tǒng)。上一頁返回3.2 讀寫存儲器3.2.1 靜態(tài)讀寫存儲器SRAM1.SRAM6264

現(xiàn)在以6264芯片為例，說明其引腳功能。該芯片的引腳圖如圖3-2所示。1)引腳功能

6264有28條引出腳。A0~A12

為地址信號線。這13條地址線上的信號經(jīng)過芯片的內(nèi)部譯碼，可以尋址213=8K個單元。D0~D7

為雙向數(shù)據(jù)總線。在使用中，芯片的數(shù)據(jù)線與總線的數(shù)據(jù)線相連接。當(dāng)CPU寫芯片的某個單元時，將數(shù)據(jù)傳送到芯片內(nèi)部被指定的單元。當(dāng)CPU讀某一單元時，又能將該單元的數(shù)據(jù)由芯片被選中的單元中傳送到總線上。返回下一頁3.2 讀寫存儲器

CS1，CS2為選片信號線。當(dāng)兩個選片信號同時有效時，即CS1=0，CS2=1時，才能選中所需地址范圍上的芯片。OE為輸出允許信號。只有當(dāng)OE=0時，允許將某存儲單元的數(shù)據(jù)送到芯片外部D0~D7上。

WE是寫允許信號。當(dāng)WE=0時，允許將數(shù)據(jù)寫入芯片；否則，允許芯片數(shù)據(jù)讀出。以上四個信號的功能可見于表3-1。NC為沒有使用的空腳；芯片上還有+5V電源和接地線。上一頁返回下一頁3.2 讀寫存儲器2)6264的工作過程由表3-1可知，寫入數(shù)據(jù)時，在芯片的A0~A12上加要寫入單元的地址；在D0~D7上加要寫入的數(shù)據(jù)；CS1和CS2同時有效，在WE上加有效的低電平。此時OE可以高可低。這樣就將數(shù)據(jù)寫到了地址所選中的單元中。其過程如圖3-3所示。上一頁返回下一頁3.2 讀寫存儲器3.2.2 動態(tài)讀寫存儲器DRAM1．概述動態(tài)讀寫存儲器（DRAM），以其速度快、集成度高、功耗小、價格低在微型計算機中得到廣泛的使用。目前，高于64MB容量的DRAM芯片促成了大容量的存儲器系統(tǒng)的形成。以下舉例說明DRAM的工作過程。1）動態(tài)存儲器芯片2164A

動態(tài)存儲器芯片2164A是64K×lbit的DRAM芯片。2164A的引腳功能如圖3-5所示。A0~A7為地址輸入端。2164A芯片復(fù)用地址引線。2164A在尋址時，將行地址和列地址分兩次輸入芯片，每次輸入都由A0～A7

完成。在2164A內(nèi)部，各存貯單元是矩陣結(jié)構(gòu)排列。行地址在片內(nèi)譯碼選擇一行，列地址在芯片內(nèi)譯碼選擇一列，由此決定所選中單元。上一頁返回下一頁3.2 讀寫存儲器（2）DRAM的工作過程1)數(shù)據(jù)讀出過程當(dāng)由DRAM芯片讀出數(shù)據(jù)時，先送出行地址加在A0~A7上，再送RAS鎖存信號，該信號的下降沿將行地址鎖存在芯片內(nèi)部。接著列地址加到芯片的A0~A7上，再送CAS鎖存信號，該信號的下降沿將列地址鎖存在芯片內(nèi)部。保持WE＝1時，則在CAS有效期間（低電平），數(shù)據(jù)輸出并保持。其過程如圖3-6所示。上一頁返回下一頁3.2 讀寫存儲器2)數(shù)據(jù)寫入過程數(shù)據(jù)寫入過程雷同數(shù)據(jù)的讀出過程，即鎖存地址的過程與讀出數(shù)據(jù)一樣，行列地址先后由RAS和CAS鎖存在芯片內(nèi)部。同時，有效（為低電平），加上要寫入的數(shù)據(jù)，則將該數(shù)據(jù)寫入選中的存儲單元，如圖3-7所示。3）刷新過程動態(tài)RAM所必須定期刷新存儲信息。由于DRAM存儲的信息是放在芯片內(nèi)部的電容上。電容要緩慢地放電，時間久了就會使存放的信息丟失，將動態(tài)存儲器所存放的諸位數(shù)據(jù)讀出并原樣寫入原單元的過程稱為動態(tài)存儲器的刷新，刷新必須定期進行。上一頁返回下一頁3.2 讀寫存儲器2．DRAM的刷新實現(xiàn)

DRAM芯片設(shè)計時，為了減少芯片外圍引腳數(shù)，其存儲單元的地址線采用時分復(fù)用方式輸入，具體地，將地址線分為行地址線和列地址線兩組，并用專門設(shè)計的RAS行地址鎖存信號（該信號將行地址鎖存在芯片內(nèi)部的行地址緩沖寄存器上）、CAS列地址鎖存信號（該信號將列地址鎖存在芯片內(nèi)部的列地址緩沖寄存器上）引腳實現(xiàn)鎖存，從而完成對DRAM存儲單元的讀寫或刷新。顯然，這里不同于SRAM的是DRAM還需要專門設(shè)計的地址譯碼電路輔助工作。PC機中內(nèi)存采用DRAM芯片，必須進行刷新操作。將動態(tài)存儲器所存放的每位信息讀出并照原樣寫入原單元的過程稱為動態(tài)存儲器的刷新。通常對于8086/8088CPU構(gòu)成的PC機，DRAM要求每隔2~4ms刷新一次。動態(tài)存儲器芯片的刷新過程是系統(tǒng)總線每次送出行地址加到芯片上一頁返回下一頁3.2 讀寫存儲器上去，利用RAS有效將行地址鎖存于芯片內(nèi)部。這時CAS保持無效（高電平），改變對應(yīng)該行的所有列地址，就可實現(xiàn)對該行所有存儲單元的刷新過程。這樣，每次送出不同的行地址，順序進行，就可以刷新所有各行的存儲單元，完成整個芯片所有存儲單元的刷新。在刷新時需要對地址進行全地址譯碼操作，要設(shè)計地址譯碼和定時電路來控制完成對DRAM的刷新。PC機中利用可編程定時器8253、DMA控制器8257及DRAM的行RAS列CAS地址專用譯碼PROM芯片、74LS138實現(xiàn)對DRAM的讀寫及刷新控制。上一頁返回下一頁3.2 讀寫存儲器3．準(zhǔn)靜態(tài)存儲器芯片靜態(tài)存儲器不用刷新，使用很方便，但集成度低，功耗大。而動態(tài)存儲器剛好與之相反。于是，有人就想是否可以生產(chǎn)一種將刷新控制放在動態(tài)存儲芯片內(nèi)部的動態(tài)存儲器芯片。這種芯片就外部特性來看，十分類似靜態(tài)存儲器，而其內(nèi)部構(gòu)造卻是動態(tài)存儲器結(jié)構(gòu)。故將這種存儲器稱為準(zhǔn)靜態(tài)存儲器。準(zhǔn)靜態(tài)存儲器在使用上除個別信號外，完全與靜態(tài)存儲器相同。使用者可以認為它就是一片靜態(tài)存儲器。Z6132就是一片4KB的準(zhǔn)靜態(tài)存儲器。上一頁返回下一頁3.2 讀寫存儲器3.2.3 EPROM1．2764EPROM的引線

2764是—塊8K×8bit的EPROM芯片，它的引線與前述RAM芯片6264兼容。在軟件調(diào)試時，將程序先放在RAM中，以便在調(diào)試中修改，調(diào)試成功，即可把程序固化在EPROM中，將EPROM插在原RAM的插座上即可正常運行.A0~A12

為13條地址信號輸入線。D0~D7

為8條數(shù)據(jù)線，芯片每個存貯單元存放—字節(jié)。在其工作過程中，D0

～D7為數(shù)據(jù)輸出線；當(dāng)對芯片編程時，由此8條線輸入要編程的數(shù)據(jù)。上一頁返回下一頁3.2 讀寫存儲器2．2764的使用

2764在使用時，僅用于將其存貯的內(nèi)容讀出。其過程與RAM的讀出類似，即送出要讀出的地址，然后使CE和OE均有效（低電平）。則在芯片的D0~D7上就可以輸出要讀出的數(shù)據(jù)。其過程如圖3-11所示。3．EPROM2764的編程1）擦除如果EPROM芯片是剛出廠的新芯片，其每一個存儲單元的內(nèi)容都是FFH。若芯片是使用過的，則需要利用紫外線照射其窗口，以便將其內(nèi)容擦除干凈。一般照射15~20min即可擦除干凈。經(jīng)過定時的紫外線照射，若讀出其每個單元的內(nèi)容均為FFH，則可認為該芯片已擦干凈。上一頁返回下一頁3.2 讀寫存儲器（2）編程

EPROM的編程有標(biāo)準(zhǔn)編程和靈巧編程兩種方式。標(biāo)準(zhǔn)編程的過程為：使VCC為+5V，VPP加上+21V，而后加上要編程的單元地址，數(shù)據(jù)線加上要寫入的數(shù)據(jù)，使保持低電平，CE為高電平。當(dāng)上述信號穩(wěn)定后，在PGM端加上50±5ms的負脈沖。這樣就將一字節(jié)數(shù)據(jù)寫到了相應(yīng)地址單元。重復(fù)上述過程，即可將要寫入的數(shù)據(jù)逐一寫入相應(yīng)的存儲單元中。每寫入一個地址單元，可以在其它信號不變的條件下，只將OE變低，立即讀出校驗也可在所有單元均已寫完后再進行最終校驗，亦可上述兩種校驗都采用。若寫入數(shù)據(jù)有錯，則可從擦除開始，重復(fù)上述過程再進行一次寫入編程過程。上一頁返回下一頁3.2 讀寫存儲器3.2.4 EEPROM（E2PROM）1．典型E2PROM芯片介紹

E2PROM按其制造工藝的不同及芯片容量的大小不同有多種型號。有的與相同容量的EPROM完全兼容。現(xiàn)以8K×8bit的E2PROM98C64A為例來加以說明。這是一片CMOS工藝的EEPROM芯片，其引腳如圖3-13所示。上一頁返回下一頁3.2 讀寫存儲器2.EEPROMNMC98C64A的工作過程

(1)讀出數(shù)據(jù)。從EEPROM讀出數(shù)據(jù)的過程與從EPROM或RAM中讀出數(shù)據(jù)的過程一樣，當(dāng)CE=0,OE=0,WE=1時，且滿足芯片所要求的讀出時序關(guān)系，則可從選中的存儲單元中將數(shù)據(jù)讀出。

(2)寫入數(shù)據(jù)。將數(shù)據(jù)寫入98C64A有兩種方式。①字節(jié)方式，即一次寫入一個字節(jié)數(shù)據(jù)。字節(jié)方式寫入數(shù)據(jù)的時序如圖3一14所示)

②自動頁寫入上一頁返回下一頁3.2 讀寫存儲器3.2.5 閃速EEPROM（FLASH）

EEPROM能夠在線編程，可以自動頁寫入，其在使用方便性及寫入速度兩方面都較EPROM更進一步，即便如此，其編程時間較RAM還是太長，特別是對大容量的芯片更是如此。具有寫入速度類似RAM，掉電后內(nèi)容又不丟失的閃存EEPROM被研制出來，得到廣泛應(yīng)用。1)TMS28F040的引腳及結(jié)構(gòu)TM528F040的外部引腳如圖3一15所示上一頁返回下一頁3.2 讀寫存儲器2）工作過程

TMS28F040與普通EEPROM芯片一樣也有三種工作方式，即讀出、編程寫入和擦除。但不同的是它是通過向內(nèi)部狀態(tài)寄存器寫入命令的方法來控制芯片的工作方式，對芯片所有的操作都要先向狀態(tài)寄存器寫入命令。另外，TMS28F040的許多功能需要根據(jù)狀態(tài)寄存器的狀態(tài)來決定。要知道芯片當(dāng)前的工作狀態(tài)，只需寫入命令70H，就可讀出狀態(tài)寄存器各位的狀態(tài)了。

(1)讀操作讀操作包括讀出芯片中某個單元的內(nèi)容、讀內(nèi)部狀態(tài)寄存器的內(nèi)容以及讀出芯片內(nèi)部的廠家及器件標(biāo)記三種情況。如果要讀某個存儲單元的內(nèi)容，則在初始加電以后或在寫入命令00H（或FFH）之后，芯片就處于只讀存儲單元的狀態(tài)。這時就和讀SRAM或EPR0M芯片一樣，很容易讀出指定的地址單元中的數(shù)據(jù)。此時的VPP（編程高電壓端）可與VCC（+5V）相連。上一頁返回下一頁3.2 讀寫存儲器(2)編程寫入編程方式包括對芯片單元的寫入和對其內(nèi)部每個32KB塊的軟件保護。軟件保護用命令使芯片的某一塊或某些塊規(guī)定為寫保護，也可置整片為寫保護狀態(tài)，這樣可以使被保護的塊不被寫入新的內(nèi)容或擦除。比如，向狀態(tài)寄存器寫入命令0FH，再送上要保護塊的地址，就可置規(guī)定的塊為寫保護。若寫入命令FFH，就置全片為寫保護狀態(tài)。(3)擦除方式

TMS28F040可以每次擦除一個字節(jié)，也可以一次擦除整個芯片，或按需擦除片內(nèi)某些塊，并可在擦除過程中使擦除掛起和恢復(fù)擦除。上一頁返回下一頁3.2 讀寫存儲器3）閃存的應(yīng)用目前閃存主要用來構(gòu)成存儲卡，以代替軟磁盤。存儲卡的容量可以做的較軟盤大，但具有軟盤的方便性，現(xiàn)在已大量用于便攜式計算機、數(shù)碼相機、MP3播放器等設(shè)備中。另外，閃速EEPROM也用作內(nèi)存，用于存放程序或不經(jīng)常改變且對寫入時間要求不高的場合，如微機主板的BIOS、顯卡的BIOS等。上一頁返回下一頁3.2 讀寫存儲器3.2.6 存儲器的連接1．概述當(dāng)8086/8088CPU系統(tǒng)總線與存儲器連接時需要考慮三個基本問題：(1) CPU總線的負載承受能力問題；(2)CPU時序與存儲器時序的配合問題；(3) CPU總線的負載承受能力問題。上一頁返回下一頁3.2 讀寫存儲器2．存儲器擴展1）存儲器的位擴展位擴展保持總存儲單元數(shù)不變，只增加每個單元存儲位數(shù)，位擴展構(gòu)成的存儲模塊的單元內(nèi)容存儲于不同的存儲器芯片上。如使用2片4K×4位的存儲芯片組成4KB的存儲模塊，則存儲模塊每個單元的高、低4位數(shù)據(jù)分別存儲在兩個芯片上。位擴展的電路連接方法是將每個存儲芯片的地址線和控制線（包括選片信號線、讀/寫信號線等）全部并連在一起，而將它們的數(shù)據(jù)線分別引出連接至數(shù)據(jù)總線的不同數(shù)據(jù)位上。其連接方法如圖3-16所示。上一頁返回下一頁3.2 讀寫存儲器2）字擴展字擴展是在存儲芯片存儲單元的字長滿足要求，而存儲單元數(shù)目不夠要求時，需要增加存儲單元數(shù)量的擴展方法。如使用2K×8位的存儲芯片組成4K×8位的存儲模塊，需用兩片2K×8位存儲芯片實現(xiàn)。字擴展的電路連接方法是將每個芯片的地址信號、數(shù)據(jù)信號和讀/寫信號等控制信號線按信號名稱全部并連在一起，只將選片端分別引出到地址譯碼器的不同輸出端，即用片選信號來區(qū)別各個芯片的地址。其連接示意圖如圖3-17所示。上一頁返回下一頁3.2 讀寫存儲器3）字位擴展在構(gòu)成實際的存儲模塊時，往往需要同時進行位擴展和字擴展才能滿足存儲容量的需求。進行字位擴展時，一般先進行位擴展，構(gòu)成字長滿足要求的存儲模塊，然后用若干此模塊進行字擴展，使總存儲容量滿足要求。擴展時需要的芯片數(shù)量可以這樣計算：要構(gòu)成一個容量為M?N位的存儲器，若使用l×

k位的芯片（(l<M，k<N)），則構(gòu)成這個存儲器需要(M/l)×(N/k)個這樣的存儲器芯片。微型機中內(nèi)存條的構(gòu)成就是典型的字位擴展實例。上一頁返回下一頁3.2 讀寫存儲器3．存儲器的連接1）全地址譯碼方式全地址譯碼方式是利用全部地址總線的引腳唯一地決定存儲器芯片的一個單元。圖3-19中8088CPU工作在最大模式下，SRAM芯片6264與8088CPU系統(tǒng)總線的連接采用全地址譯碼方式。2）部分地址譯碼方式部分地址譯碼就是把CPU系統(tǒng)總線中的部分地址信號線與存儲器芯片的地址線相連接，參與存儲器地址的譯碼，部分地址譯碼會出現(xiàn)地址重疊問題，但同時簡化了硬件電路的連接和譯碼電路設(shè)計。在對存儲器的容量要求不高的微型計算機軟硬件開發(fā)環(huán)境中，建議使用部分地址譯碼方式。部分地址譯碼的例子如圖3-20所示。上一頁返回下一頁3.2 讀寫存儲器（3）譯碼電路

EPROM2764芯片與8088CPU系統(tǒng)總線連接如圖3-12所示。采用全地址譯碼方式，其地址范圍在0F0000H~0F1FFFH之間。圖中8088CPU工作在最大模式之下，其中RESET為CPU的復(fù)位信號，高電平時有效；MEMR為存儲器讀控制信號，當(dāng)CPU讀存儲器時有效（低電平）。圖中譯碼電路采用74LS138譯碼器芯片，可以分析出來，地址總線高位地址線（A19~A13）只有在全為高電平時，與非門的輸出和74LS138配合，才使EPROM2764的芯片選擇信號有效。允許8088CPU經(jīng)過系統(tǒng)總線讀出EMPROM2764中的程序或數(shù)據(jù)信息。上一頁返回3.3 存儲器管理3.3.1 IBMPC/XT中的存儲空間分配

IBMPC/XT計算機中的CPU為8088，8088能夠?qū)ぶ?MB的內(nèi)存空間。通常把這1MB空間分為三個區(qū)，即RAM區(qū)、保留區(qū)和ROM區(qū)。

RAM區(qū)為前640KB空間是用戶的主要工作區(qū)。保留區(qū)128KB空間用作字符/圖形顯示緩沖器區(qū)域。單色顯示適配器使用4KB的顯示緩存區(qū)，彩色字符/圖形顯示適配器需要16KB空間顯示緩沖區(qū)。對于高分辨率的顯示適配器而言，則需要更大容量的緩沖區(qū)。存儲空間的最后

256KB為ROM區(qū)的前192KB存放系統(tǒng)的控制ROM，包括高分辨率顯示適配器的控制ROM及硬盤驅(qū)動器的控制ROM。若用戶要安裝固化在ROM中的程序，則可使用192KBROM區(qū)中尚未使用的區(qū)域；最后的64KB存儲器是基本系統(tǒng)ROM區(qū)。一般最后40KB是基本ROM，其中的8KB為基本輸入輸出系統(tǒng)BIOS，32KB為ROMBASIC。存儲空間的分配如表3-6所示。返回下一頁3.3 存儲器管理3.3.2 擴展存儲器及其管理

80286、80386、80486等CPU組成的微型計算機大多配置了4～16MB的內(nèi)存，Pentium以上的PC機則配置了32MB～64MB甚至更多的內(nèi)存。本節(jié)將扼要介紹這些內(nèi)存空間的管理及使用方法。1．尋址范圍不同CPU因地址線數(shù)目的不同，其尋址范圍也不同，如表3-7所示。上一頁返回下一頁3.3 存儲器管理2．存儲器管理（1）存儲器管理機制計算機中的物理存儲器，每一個單元占用唯一的一個物理地址。在80386CPU的指令系統(tǒng)中，物理地址由兩個地址段基址和偏移地址共同組成。這兩個地址由地址轉(zhuǎn)換機制把程序地址轉(zhuǎn)換或映射為物理存儲器地址。這種辦法同樣支持虛擬地址的概念。廣泛使用的存儲器管理機制是分段和分頁管理，它們都是使用駐留在存儲器中的各種表格，規(guī)定各自的轉(zhuǎn)換函數(shù)。這些表格只允許操作系統(tǒng)進行訪問，而應(yīng)用程序不能對其修改。這樣操作系統(tǒng)為每一個任務(wù)維護一套各自不同的轉(zhuǎn)換表格，其結(jié)果是每一任務(wù)有不同的虛擬地址空間，并使各任務(wù)彼此隔離開來，以便完成多任務(wù)分時操作。

上一頁返回下一頁3.3 存儲器管理

80386使用的段機制把包含兩個部分的虛擬地址空間轉(zhuǎn)換為一個中間地址空間的地址，這一中間地址空間稱為線性地址空間，其地址稱為線性地址。然后再用分頁機制把線性地址轉(zhuǎn)換為物理地址，如圖3-21所示。虛擬地址空間是二維的，所包含的段數(shù)最大可到16K個，每個段最大可到4GB，從而構(gòu)成64000GB容量的龐大虛擬地址空間。線性地址空間和物理地址空間都是一維的，其容量為232=4GB。事實上，分頁機制被禁止使用時，線性地址就是物理地址。

80386以后的微處理器均支持三種工作方式，即實地址方式、虛地址保護方式和V86方式。80286只有實地址方式和虛地址保護方式兩種工作方式。8086/8088僅工作在實地址方式。上一頁返回下一頁3.3 存儲器管理(1)虛擬存儲器概念虛擬存儲技術(shù)建立在主存和大容量輔存物理結(jié)構(gòu)基礎(chǔ)之上，由附加硬件裝置及操作系統(tǒng)內(nèi)的存儲管理軟件組成的一種存儲體系，它將主存和輔存（硬盤）的地址空間統(tǒng)一編址，提供比實際物理內(nèi)存大得多的存儲空間。在程序運行時，存儲器管理軟件只是把虛擬地址空間的一小部分映射到主存儲器，其余部分則仍存儲在磁盤上。當(dāng)用戶訪問存儲器的范圍發(fā)生變化時，處于后臺的存儲器管理軟件再把用戶所需要的內(nèi)容從磁盤調(diào)入內(nèi)存，用戶感覺起來就好像在訪問一個非常大的線性地址空間。這樣一種機制使編程人員在寫程序時，不用考慮計算機的實際內(nèi)存容量，可以寫出所需使用的存儲器比實際配置的物理存儲器大很多的程序。虛擬存儲器圓滿地解決了計算機存儲系統(tǒng)對存儲容量、單位成本和存取速度的苛刻要求，取得了三者間的平衡。在虛擬存儲系統(tǒng)中，基本信息傳送單位可采用段、頁或段頁等幾種不同的方式。上一頁返回下一頁3.3 存儲器管理(2) 保護方式保護含義有二，一是每一個任務(wù)分配不同的虛地址空間，使任務(wù)之間完全隔離，實現(xiàn)任務(wù)間的保護；二是任務(wù)內(nèi)的保護機制，保護操作系統(tǒng)存儲段及其專用處理寄存器不被用戶應(yīng)用程序所破壞。(3)分段機制分段機制是存儲器管理機制的第一部分。80386的分段模式，使用兩個部分的虛擬地址，即段部分和偏移量部分。段部分由CS、DS、SS、ES、GS、FS共6個段寄存器構(gòu)成。80386為地址偏移部分提供了靈活的機制。使用存儲器操作時，每條指令規(guī)定了計算偏移量的方式。上一頁返回下一頁3.3 存儲器管理④分頁機制分頁機制是存儲器管理機制的第二部分。分頁機制的特點是所管理的存儲器塊具有固定的大小，它把線性地址空間中的任何一頁映射到物理空間中的一頁。分頁轉(zhuǎn)換函數(shù)由稱為頁表的存儲器常駐表來描述。⑤虛擬8086方式這是80386、80486和Pentium的一種新的工作方式，該方式支持存儲管理，保護及事務(wù)環(huán)境中執(zhí)行8086程序。它創(chuàng)建了一個在虛擬8086方式下執(zhí)行8086程序的任務(wù)的環(huán)境，使操作系統(tǒng)能夠運行DOS下的程序。上一頁返回下一頁3.3 存儲器管理（2）實地址方式實地址方式是80286～Pentium最基本的工作方式，與8086／8088工作方式基本相同，尋址范圍只能在1MB范圍內(nèi)，故不能管理和使用擴展存儲器。復(fù)位時，啟動地址為FFFF0H，此地址通常安排一個跳轉(zhuǎn)指令，轉(zhuǎn)至上電自檢和自舉程序。另外，地址為0～003FFH的內(nèi)存區(qū)域保留為中斷向量區(qū)。可以認為實地址方式只使用低20位地址線，尋址1MB內(nèi)存空間，與8086/8088工作情況是一致的。80386以上的指令系統(tǒng)中除了9條保護方式指令外，其余均可在實地址方式下運行。顯然在實地址方式下，8086系統(tǒng)對存儲器是按分段的方法進行管理的。上一頁返回下一頁3.3 存儲器管理（3）虛地址保護方式虛地址保護方式即上面所講的虛擬存儲器管理機制。在這種方式下，虛擬存儲器地址是一種概念性的邏輯地址，并非實際物理地址。虛擬存儲系統(tǒng)是在存儲體系層次結(jié)構(gòu)基礎(chǔ)上，通過存儲器管理部件MMU，進行虛擬地址和實地址自動變換而實現(xiàn)的，變換過程對每個編程者完全透明。

80386以上的CPU的存儲器管理功能大致相同：采用分段分頁管理方式，分段尺寸可達4GB，采用高速緩沖存儲器和轉(zhuǎn)換后備緩沖器加速地址變換；支持保護功能，實現(xiàn)任務(wù)間和特權(quán)級的數(shù)據(jù)和代碼保護。上一頁返回3.4 內(nèi)部存儲器技術(shù)發(fā)展1．?dāng)U展數(shù)據(jù)輸出動態(tài)隨機訪問存貯器EDODRAMEDORAM（ExtendedDataOutputRAM）是一種在通常DRAM中加入一塊靜態(tài)RAM（SRAM）而生成的動態(tài)存儲器（DRAM）。因為靜態(tài)RAM的訪問速度要快于DRAM，所以這會加快訪問內(nèi)存的速度。EDORAM有時作為二級緩存和ESDRAM（帶緩存的RAM）一起使用。裝入EDORAM中SRAM部分中的數(shù)據(jù)可以被處理器以15ns的速度訪問。如果數(shù)據(jù)不在SRAM，需要35ns時間從DRAM中獲得。EDORAM是一種隨機訪問存儲器（RAM）芯片，它供快速處理器，如Pentium進行快速地內(nèi)存訪問。EDORAM原先是為66MHzPentium處理器優(yōu)化設(shè)計的，對于新一代速度更快的計算機，使用不同類型的同步動態(tài)RAM（SDRAM）是更為合適的。返回下一頁3.4 內(nèi)部存儲器技術(shù)發(fā)展2．同步動態(tài)隨機訪問存貯器SDRAM

同步動態(tài)隨機存儲器SDRAM是SynchronousDynamicRandomAccessMemory的縮寫。SDRAM內(nèi)部存儲體的單元存儲電路仍然是標(biāo)準(zhǔn)的DRAM存儲體結(jié)構(gòu)，只是在工藝上進行了改進，如功耗更低、集成度更高等。與傳統(tǒng)的DRAM相比，SDRAM在存儲體的組織方式和對外操作上則表現(xiàn)出較大差別，特別是在對外操作上能夠與系統(tǒng)時鐘同步操作。上一頁返回下一頁3.4 內(nèi)部存儲器技術(shù)發(fā)展處理器訪問SDRAM時，SDRAM的所有輸入或輸出信號均在系統(tǒng)時鐘CLK的上升沿被存儲器內(nèi)部電路鎖定或輸出，也就是說SDRAM的地址信號、數(shù)據(jù)信號以及控制信號都是CLK的上升沿采樣或驅(qū)動的。這樣做的目的是為了使SDRAM的操作在系統(tǒng)時鐘CLK的控制下，與系統(tǒng)的高速操作嚴格同步進行，從而避免因讀寫存儲器產(chǎn)生的“盲目”等待狀態(tài)，以此來提高存儲器的訪問速度。在傳統(tǒng)的DRAM中，處理器向存儲器輸出地址和控制信號，說明DRAM中某一指定位置的數(shù)據(jù)應(yīng)該讀出或應(yīng)該將數(shù)據(jù)寫入某一指定位置，經(jīng)過一段訪問延時之后，才可以進行數(shù)據(jù)的讀取或?qū)懭?。在這段訪問延時期間，DRAM進行內(nèi)部各種動作，如行列選擇、地址譯碼、數(shù)據(jù)讀出或?qū)懭搿?shù)據(jù)放大等，外部引發(fā)訪問操作的主控器則必須簡單地等待這段延時，因此，降低了系統(tǒng)的性能。上一頁返回下一頁3.4 內(nèi)部存儲器技術(shù)發(fā)展然而，在對SDRAM進行訪問時，存儲器的各項動作均在系統(tǒng)時鐘的控制下完成，處理器或其它主控器執(zhí)行指令通過地址總線向SDRAM輸出地址編碼信息，SDRAM中的地址鎖存器鎖存地址，經(jīng)過幾個時鐘周期之后，SDRAM便進行響應(yīng)。在SDRAM進行響應(yīng)（如行列選擇、地址譯碼、數(shù)據(jù)讀出或?qū)懭?、?shù)據(jù)放大）期間，因?qū)DRAM操作的時序進行確定（如突發(fā)周期），處理器或其它主控器能夠安全地處理其它任務(wù)，而無需簡單地等待，因此，提高了整個計算機系統(tǒng)的性能，簡化了使用SDRAM進行存儲器系統(tǒng)的應(yīng)用設(shè)計。上一頁返回下一頁3.4 內(nèi)部存儲器技術(shù)發(fā)展3．突發(fā)存取的高速動態(tài)隨機存貯器RambusDRAM

RambusDRAM簡稱為RDRAM，是繼SDRAM之后的新型高速動態(tài)隨機存儲器。RDRAM與以前的DRAM不同的是，RDRAM在內(nèi)部結(jié)構(gòu)上進行了重新設(shè)計，并采用了新的信號接口技術(shù)，因此，RDRAM的對外接口也不同于以前的DRAM，它們由RAMBUS公司首次提出，后被計算機界廣泛接受與生產(chǎn)，主要應(yīng)用于計算機存儲器系統(tǒng)、圖形、視頻和其它需要高帶寬、低延遲的應(yīng)用場合?，F(xiàn)在，INTEL公司推出的820/840芯片組均支持RDRAM應(yīng)用。目前，RDRAM的容量一般為64Mb/72Mb或128Mb/144Mb，組織結(jié)構(gòu)為4M或8M×16位或4M或8M×18位，具有極高的速度，使用Rambus

信號標(biāo)準(zhǔn)（RSL）技術(shù)，允許在傳統(tǒng)的系統(tǒng)和板級設(shè)計技術(shù)基礎(chǔ)上進行600MHz或800MHz的數(shù)據(jù)傳輸，RDRAM能夠在1.25ns內(nèi)傳輸兩次數(shù)據(jù)。上一頁返回下一頁3.4 內(nèi)部存儲器技術(shù)發(fā)展從RDRAM結(jié)構(gòu)上看，它允許多個設(shè)備同時以高速帶寬隨機尋址存儲器，傳輸數(shù)據(jù)時，數(shù)據(jù)總線對行、列進行單獨控制，使總線的使用效率提高95％以上，RDRAM中的多組（可分成16、32或64組）結(jié)構(gòu)支持最多4組的同時傳輸。通過對系統(tǒng)的合理設(shè)計，可以設(shè)計出靈活的、適應(yīng)于高速傳輸?shù)?、大容量的存儲器系統(tǒng)，對于18位的內(nèi)部結(jié)構(gòu)，還支持高帶寬的糾錯處理。由RDRAM構(gòu)成的系統(tǒng)存儲器已經(jīng)開始應(yīng)用于現(xiàn)代微機之中，并成為服務(wù)器及其它高性能計算機的主流存儲器系統(tǒng)。上一頁返回3.5 外部存儲器3.5.1 硬盤及硬盤驅(qū)動器硬盤的存儲容量大，存取速度相對軟盤較高，是目前微機系統(tǒng)配置中必不可少的外存儲器。1．硬盤的基本結(jié)構(gòu)微機系統(tǒng)中配置的硬盤均為固定盤片結(jié)構(gòu)，由封裝在鑄鋁腔體中的磁頭、磁盤組件與控制電路組件組成。這種結(jié)構(gòu)的硬盤又稱為溫徹斯特磁盤，簡稱溫盤。2．硬盤的工作原理硬盤是一種磁表面存儲器，是在非磁性材料或玻璃基片表面形成薄型磁性涂層，通過磁層的磁化方向來存儲數(shù)據(jù)。目前采用高密度、高剩磁、高矯頑力的金屬薄膜工藝制造。返回下一頁3.5 外部存儲器3．硬盤上信息的存儲格式磁盤劃分為記錄面、柱面和扇區(qū)。硬盤由多盤片組成，盤片兩面記錄數(shù)據(jù)。磁盤上數(shù)據(jù)由磁頭讀出，磁盤的面數(shù)與磁頭數(shù)量一致。一般用磁頭號來代替記錄面號。磁盤面上一系列同心圓稱為磁道。每個盤片面通常有幾十到幾百個磁道，每個磁道又分為若干個扇區(qū)。磁道從外向內(nèi)依次編址，最外同心圓叫0磁道，最里面的同心圓叫n磁道。所有記錄面上同一編號的磁道構(gòu)成柱面，柱面數(shù)等同于每盤面上的磁道數(shù)。磁道被劃分為若干個扇區(qū)。扇區(qū)可以連續(xù)編號，也可以間隔編號。磁盤記錄面經(jīng)這樣編址后，就可用n磁道m(xù)扇區(qū)的磁盤地址找到實際磁盤上與之相對應(yīng)的記錄區(qū)。磁頭號用以說明本次處理是在哪一個記錄面上。對活動頭磁盤組來說，磁盤地址是由磁頭號、磁道號和扇區(qū)號三部分組成。上一頁返回下一頁3.5 外部存儲器信息在磁道上按扇區(qū)存放，每個扇區(qū)中定量存放數(shù)據(jù)（一般為512個字節(jié)），各個扇區(qū)存放的字節(jié)數(shù)相同。因為磁道是一個閉合的同心圓，為進行讀／寫操作，就必須定出磁道的起始位置，這個起始位置稱為索引。索引標(biāo)志在傳感器檢索下產(chǎn)生脈沖信號，通過磁盤控制器處理，便可定出磁道起始位置。磁盤存儲器的每個扇區(qū)記錄定長數(shù)據(jù)，讀／寫操作是以扇區(qū)為單位逐位串行讀出或?qū)懭?。每一個扇區(qū)記錄一個記錄塊。數(shù)據(jù)在磁盤上的記錄格式如圖3-22所示。上一頁返回下一頁3.5 外部存儲器4．硬盤和主機的數(shù)據(jù)傳送方式 硬盤和主機的數(shù)據(jù)傳送方式主要有PIO（ProgrammedI/O）模式和DMA（DirectMemoryAccess）模式兩種。早期硬盤與主機之間以PIO模式進行數(shù)據(jù)傳送。PIO模式通過CPU執(zhí)行程序，用I/O指令完成數(shù)據(jù)傳送。由于完全用軟件來控制，所以靈活性非常好。其缺點是數(shù)據(jù)傳送速度不高，PIO模式的傳輸速率為8Mbps～16Mbps。由于硬盤容量的增大和讀寫速度的提高，要求硬盤接口有更高的傳輸率，DMA應(yīng)運而出。它的傳輸速率為33.3MB/s，是PIO模式的2倍。它使用突發(fā)模式在硬盤與內(nèi)存之間直接進行數(shù)據(jù)傳輸。此外，它采用總線主控方式，由DMA控制器控制硬盤讀寫，因此節(jié)省了CPU資源。DMA模式在數(shù)據(jù)傳送過程中不通過CPU而直接在外設(shè)與內(nèi)存之間完成數(shù)據(jù)傳送。上一頁返回下一頁3.5 外部存儲器5．硬盤與主機的接口標(biāo)準(zhǔn)最常用的硬盤接口標(biāo)準(zhǔn)有ATA（也稱IDE或EIDE）和SCSI兩種，它們定義了外存儲器（如硬盤、光盤等）和主機的物理接口。

EIDE接口用于普通微機中，多數(shù)主板內(nèi)置有一個或兩個EIDE接口，用戶只需將硬盤數(shù)據(jù)線插到EIDE接口即可。每個EIDE接口可支持連接在同一數(shù)據(jù)線上的兩臺設(shè)備，一個主設(shè)備和一個從設(shè)備。