數(shù)字電子技術(shù)電路組合邏輯電路加法器、數(shù)值比較器_第1頁
數(shù)字電子技術(shù)電路組合邏輯電路加法器、數(shù)值比較器_第2頁
數(shù)字電子技術(shù)電路組合邏輯電路加法器、數(shù)值比較器_第3頁
數(shù)字電子技術(shù)電路組合邏輯電路加法器、數(shù)值比較器_第4頁
數(shù)字電子技術(shù)電路組合邏輯電路加法器、數(shù)值比較器_第5頁
已閱讀5頁,還剩11頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

四.四.五加法器

四.四.六數(shù)值比較器加法器一,半加器與全加器一.半加器(HalfAdder)兩個一位二制數(shù)相加不考慮低位位。零零零一一零一一零零一零一零零一真值表函數(shù)式Ai+Bi=Si(與)Ci(位)邏輯圖曾用符號標(biāo)符號半加器(HalfAdder)Si&AiBi=一CiΣCOSiAiBiCiHASiAiBiCi函數(shù)式二.全加器(FullAdder)兩個一位二制數(shù)相加,考慮低位位。Ai+Bi+Ci-一(低位位)=Si(與)Ci(向高位位)一零一一---A一一一零---B+---低位位一零零一零一一一一真值表標(biāo)準(zhǔn)與或式ABCi-一零零零零零一零一零零一一一零零一零一一一零一一一SiCiABCi-一SiCi零零一零一零零一一零零一零一一一---S高位位←零卡諾圖全加器(FullAdder)ABC零一零零零一一一一零一一一一SiABC零一零零零一一一一零一一一一Ci圈"零"最簡與或式圈"一"邏輯圖(a)用與門,或門與非門實現(xiàn)曾用符號標(biāo)符號ΣCOCISiAiBiCi-一CiFASiAiBiCi-一Ci&&&&&&&≥一一一一AiSiCiBiCi-一≥一(b)用與或非門與非門實現(xiàn)&≥一&≥一一一一CiSiAiBiCi-一三.集成全加器TTL:七四LS一八三OS:C六六一雙全加器七四LS一八三VCC二Ai二Bi二Ci-一二Ci二SiVCC二A二B二CIn二COn+一二F一A一B一CIn一FGND一Ai一Bi一Ci-一一Si地一Ci一二三四五六七一四一三一二一一一零九八C六六一VDD二Ai二Bi二Ci-一一Ci一Si二Si一Ci-一二Ci一Ai一BiVSS二,加法器(Adder)實現(xiàn)多位二制數(shù)相加地電路一.四位串行位加法器特點:電路簡單,連接方便速度低=四tpdtpd—一位全加器地均傳輸延遲時間C零S零B零A零C零-一COSCIC一S一B一A一COSCIC二S二B二A二COSCIC三S三B三A三COSCI二.超前位加法器作加法運(yùn)算時,總位信號由輸入二制數(shù)直接產(chǎn)生?!攸c優(yōu)點:速度快缺點:電路比較復(fù)雜應(yīng)用舉例八四二一BCD碼→余三碼邏輯結(jié)構(gòu)示意圖集成芯片OS:CC四零零八TTL:七四二八三七四LS二八三超前位電路ΣS三ΣS二ΣS一ΣS零C三A三B三A二B二A一B一A零B零C零-一CICICICI數(shù)值比較器(Digitalparator)一,一位數(shù)值比較器零零零一一零一一零一零零零一一零零零一零真值表函數(shù)式邏輯圖—用與非門與非門實現(xiàn)AiBiLiGiMiLi(A>B)Gi(A=B)Mi(A<B)=Ai⊙Bi一位比較器AiBiAi&一&一&BiMiGiLi二,四位數(shù)值比較器A=A三A二A一A零A>BL=一A=BM=一A<BG=一真值表比較輸入輸出A三B三A二B二A一B一A零B零LGM>

一零零=>

一零零==>

一零零===>一零零====零一零<

零零一=<

零零一==<

零零一===<零零一B=B三B二B一B零LGM四位數(shù)值比較器A三B三A二B二A一B一A零B零比較輸入級聯(lián)輸入輸出A三B三A二B二A一B一A零B零A<BA=BA>BFA<BFA=BFA>B>××××××零零一=>×××××零零一==>××××零零一===>×××零零一====零零一零零一====零一零零一零====一零零一零零<××××××一零零===<==

<=

<×××××××××一一一零零零零零零四位集成數(shù)值比較器地真值表級聯(lián)輸入:供擴(kuò)展使用,一般接低位芯片地比較輸出,即接低位芯片地FA<B,FA=B,FA>B。擴(kuò)展:級聯(lián)輸入集成數(shù)值比較器七四LS八五(TTL)兩片四位數(shù)值比較器七四LS八五A<BA=BA>B七四LS八五A<BA=BA>BVCCA三B二A二A一B一A零B零B三A<BA=BA>BFA>BFA=BFA<B地一二三四五六七八一六一五一四一三一二一一一零九七四八五七四LS八五比較輸出一→八位數(shù)值比較器低位比較結(jié)果高位比較結(jié)果FA<BFA=BFA>BFA<BFA=BFA>BB七A七B六A六B五A五B四A四B三A三B二A二B一A一B零A零OS芯片設(shè)置A>B只是為了電路對稱,不起判斷作用B七A七B六A六B五A五B四A四FA<BFA=BFA>BCC一四五八五A<BA=BA>BB三A三B二A二B一A一B零A零FA<BFA=BFA>BCC一四五八五A<BA=BA>B集成數(shù)值比較器CC一四五八五(OS)擴(kuò)展:兩片四

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論