數(shù)字電子技術(shù)電路組合邏輯電路數(shù)據(jù)選擇器、分配器

四.四.三 數(shù)據(jù)選擇器

四.四.四數(shù)據(jù)分配器數(shù)據(jù)傳輸方式零一一零發(fā)送零一一零并行傳送零一一零串行傳送并-串轉(zhuǎn)換:數(shù)據(jù)選擇器串-并轉(zhuǎn)換:數(shù)據(jù)分配器數(shù)據(jù)選擇器與分配器用在哪里？接收零一一零在發(fā)送端與接收端不需要數(shù)據(jù)并-串或串-并轉(zhuǎn)換裝置,但每位數(shù)據(jù)各占一條傳輸線,當傳送數(shù)據(jù)位數(shù)增多時,成本較高,且很難實現(xiàn)。數(shù)據(jù)選擇器(DataSelector)能夠從多路數(shù)據(jù)輸入選擇一路作為輸出地電路一,四選一數(shù)據(jù)選擇器輸入數(shù)據(jù)輸出數(shù)據(jù)選擇控制信號A零Y四選一數(shù)據(jù)選擇器D零D三D一D二A一一.邏輯抽象零零零一一零一一D零D一D二D三D零零零D零DA一A零真值表D一零一D二一零D三一一YD一D二D三二.邏輯表達式一,四選一數(shù)據(jù)選擇器二.邏輯表達式三.邏輯圖一&≥一一YA一一A零D零D一D二D三零零零一一零一一=D零=D一=D二=D三╳╳╳二,集成數(shù)據(jù)選擇器一.八選一數(shù)據(jù)選擇器七四一五一七四LS一五一七四二五一七四LS二五一引腳排列圖功能示意圖VCC地一三二四五六七八一六一五一四一三一二一一一零九七四LS一五一D四D五D六D七A零A一A二D三D二D一D零YYSMUXD七A二D零A零A一SYY……禁止使能一零零零零D零D零D一D一D二D二D三D三D四D四D五D五D六D六D七D七零零一零一零零一一一零零一零一一一零一一一一零A二A零—地址端D七D零—數(shù)據(jù)輸入端二.集成數(shù)據(jù)選擇器地擴展兩片八選一（七四一五一）一六選一數(shù)據(jù)選擇器A二A一A零A三D一五D八≥一Y一S七四一五一(二)D七A二D零ENA零A一YY二……D七D零七四一五一(一)D七A二D零ENA零A一SYY一……低位高位零禁止使能零七零D零D七D零D七一使能禁止D八D一五零D八D一五零四片八選一（七四一五一）三二選一數(shù)據(jù)選擇器一/二七四LS一三九SA四A三A二A一A零&Y方法一:七四LS一三九雙二線-四線譯碼器七四一五一(四)D七A二D零ENA零A一S四Y三七四一五一(一)D七A二D零ENA零A一D零S一Y零七四一五一(二)D七A二D零ENA零A一S二Y一七四一五一(三)D七A二D零ENA零A一S三Y二…………D七D八D一五D一六D二三D二四D三一…………一一一一一零七禁止禁止禁止禁止零零零一一一零禁止禁止禁止使能零一禁止禁止使能禁止禁止使能禁止禁止使能禁止禁止禁止一零一一D零D七D八D一五D一六D二三D二四D三一一一零一一零一一零一一一方法二:七四LS一五三雙四選一數(shù)據(jù)選擇器四路八位并行數(shù)據(jù)四片八選一四路一位串行數(shù)據(jù)一片四選一一路一位串行數(shù)據(jù)數(shù)據(jù)分配器(DataDemultiplexer)將一路輸入數(shù)據(jù),根據(jù)需要分別傳送到m個輸出端一,一路-四路數(shù)據(jù)分配器數(shù)據(jù)輸入數(shù)據(jù)輸出選擇控制零零零一一零一一D零零零零D零零零零D零零零零D&Y零&Y一&Y二&Y三一A一一A一DDA零一路-四路數(shù)據(jù)分配器Y零Y三Y一Y二A一真值表函數(shù)式邏輯圖二,集成數(shù)據(jù)分配器用三線-八線譯碼器可實現(xiàn)一路-八路數(shù)據(jù)分配器二,集成數(shù)據(jù)分配器用三線-八線譯碼器可實現(xiàn)一路-八路數(shù)據(jù)分配器數(shù)據(jù)輸出S一—數(shù)據(jù)輸入（D）地址碼數(shù)據(jù)輸入(任選一路)S二—數(shù)據(jù)輸入（D）七四LS一三八Y零Y一Y二Y三Y四Y五Y六A零A一A二S三S二S一Y零Y一Y二Y三Y四Y五Y六Y七A零A一A二STBSTCSTAY七用MSI實現(xiàn)組合邏輯函數(shù)三.四.一用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)一,基本原理與步驟一.原理:選擇器輸出為標準與或式,含地址變量地全部最小項。例如而任何組合邏輯函數(shù)都可以表示成為最小項之與地形式,故可用數(shù)據(jù)選擇器實現(xiàn)。四選一八選一二.基本步驟(一)根據(jù)n=k-一確定數(shù)據(jù)選擇器地規(guī)模與型號(n—選擇器地址碼,k—函數(shù)地變量個數(shù))(二)寫出函數(shù)地標準與或式與選擇器輸出信號表達式(三)對照比較確定選擇器各個輸入變量地表達式(四)根據(jù)采用地數(shù)據(jù)選擇器與求出地表達式畫出連線圖。二,應用舉例[例]用數(shù)據(jù)選擇器實現(xiàn)函數(shù)[解](二)標準與或式(一)n=k-一=三-一=二可用四選一數(shù)據(jù)選擇器七四LS一五三數(shù)據(jù)選擇器(三)確定輸入變量與地址碼地對應關(guān)系令A一=A,A零=B則D零=零D一=D二=CD三=一FABY一/二七四LS一五三D三D二D一D零A一A零ST一C(四)畫連線圖[例]用數(shù)據(jù)選擇器實現(xiàn)函數(shù)[解](二)函數(shù)Z地標準與或式八選一(三)確定輸入變量與地址碼地對應關(guān)系(一)n=k-一=四-一=三若令A二=A,A一=B,A零=C(四)畫連線圖則D二=D三=D四=一D零=零用八選一數(shù)據(jù)選擇器七四LS一五一ZABC一DD一D一=DY七四LS一五一D七D六D五D四D三D二D一D零A二A一A零S用二制譯碼器實現(xiàn)組合邏輯函數(shù)一,基本原理與步驟一.基本原理:二制譯碼器又叫變量譯碼器或最小項譯碼器,它地輸出端提供了其輸入變量地全部最小項。任何一個函數(shù)都可以寫成最小項之與地形式…七四LS一三八Y零Y一Y二Y三Y四Y五Y六A零A一A二S三S二S一Y零Y一Y二Y三Y四Y五Y六Y七A零A一A二STBSTCSTAY七二.基本步驟(一)選擇集成二制譯碼器(二)寫函數(shù)地標準與非-與非式(三)確認變量與輸入關(guān)系[例]用集成譯碼器實現(xiàn)函數(shù)(一)三個輸入變量,選三線–八線譯碼器七四LS一三八(二)函數(shù)地標準與非-與非式(四)