第十三章-觸發(fā)器與時(shí)序邏輯電路

第十三章觸發(fā)器與時(shí)序邏輯電路13.1雙穩(wěn)態(tài)觸發(fā)器13.2時(shí)序邏輯電路的分析13.3集成時(shí)序邏輯器件第十三章觸發(fā)器與時(shí)序邏輯電路在數(shù)字電路中除了廣泛采用邏輯門(mén)電路外，還經(jīng)常要用到另一類(lèi)具有記憶功能的電路——雙穩(wěn)態(tài)觸發(fā)器(Flip-Flop，簡(jiǎn)稱(chēng)“觸發(fā)器”)，觸發(fā)器也是數(shù)字電路中的基本邏輯單元。由觸發(fā)器作為核心器件構(gòu)成的時(shí)序邏輯電路是數(shù)字電路的重要組成部分。第一節(jié)雙穩(wěn)態(tài)觸發(fā)器

一、RS觸發(fā)器（一）基本RS觸發(fā)器各種邏輯門(mén)電路是沒(méi)有記憶功能的，但是，把它們作適當(dāng)?shù)慕M合與反饋，卻可以得到具有記憶功能的電路。（一）基本RS觸發(fā)器1.電路組成基本RS觸發(fā)器是一種最簡(jiǎn)單的觸發(fā)器，是構(gòu)成其它形式觸發(fā)器的基本部分。它由兩個(gè)與非門(mén)交叉耦合連接而成

R和S是信號(hào)輸入端，低電平有效R為復(fù)位(或置0)端S為置位(或置1)端邏輯符號(hào)觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯部件。

它有兩個(gè)穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài)；

在不同的輸入情況下，它可以被置成0狀態(tài)或1狀態(tài)；

當(dāng)輸入信號(hào)消失后，所置成的狀態(tài)能夠保持不變。信號(hào)輸入端，低電平有效Q=0、Q=1的狀態(tài)稱(chēng)0狀態(tài)，Q=1、Q=0的狀態(tài)稱(chēng)1狀態(tài)RSQ10011

00①R=0、S=1時(shí)：由于R=0，不論原來(lái)Q為0還是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不論觸發(fā)器原來(lái)處于什么狀態(tài)都將變成0狀態(tài)，這種情況稱(chēng)將觸發(fā)器置0或復(fù)位。R端稱(chēng)為觸發(fā)器的置0端或復(fù)位端。2、工作原理0110RSQ100②R=1、S=0時(shí)：由于S=0，不論原來(lái)Q為0還是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不論觸發(fā)器原來(lái)處于什么狀態(tài)都將變成1狀態(tài)，這種情況稱(chēng)將觸發(fā)器置1或置位。S端稱(chēng)為觸發(fā)器的置1端或置位端。0

111110③R=1、S=1時(shí)：根據(jù)與非門(mén)的邏輯功能不難推知，觸發(fā)器保持原有狀態(tài)不變，即原來(lái)的狀態(tài)被觸發(fā)器存儲(chǔ)起來(lái)，這體現(xiàn)了觸發(fā)器具有記憶能力。RSQ1000111

1不變100011RSQ10001111不變0

0不定？④R=0、S=0時(shí)：Q=Q=1，破壞了觸發(fā)器輸出狀態(tài)應(yīng)該互補(bǔ)的約定。并且由于與非門(mén)延遲時(shí)間不可能完全相等，在兩輸入端的0同時(shí)撤除（同時(shí)由0變到1）后，將不能確定觸發(fā)器是處于1狀態(tài)還是0狀態(tài)。所以觸發(fā)器不允許出現(xiàn)這種情況，這就是基本RS觸發(fā)器的約束條件?，F(xiàn)態(tài)：觸發(fā)器接收輸入信號(hào)之前的狀態(tài)，也就是觸發(fā)器原來(lái)的穩(wěn)定狀態(tài)。次態(tài)：觸發(fā)器接收輸入信號(hào)之后所處的新的穩(wěn)定狀態(tài)?；綬S觸發(fā)器真值表

觸發(fā)器的特性方程就是觸發(fā)器次態(tài)Qn+1與輸入及現(xiàn)態(tài)Qn之間的邏輯關(guān)系式Qn+1的卡諾圖特性方程基本RS觸發(fā)器的時(shí)序圖（波形圖）

初始狀態(tài)為0置1置0置1保持保持互補(bǔ)已破壞（二）同步RS觸發(fā)器

基本RS觸發(fā)器的狀態(tài)是直接由輸入信號(hào)控制的。而在數(shù)字電路中，經(jīng)常要求觸發(fā)器按一定的時(shí)間節(jié)拍來(lái)工作。實(shí)現(xiàn)這一目標(biāo)的觸發(fā)器稱(chēng)為鐘控觸發(fā)器，也稱(chēng)同步觸發(fā)器

1、電路組成CP(ClockPulse)——時(shí)鐘脈沖2.、功能分析該觸發(fā)器的特點(diǎn)是CP=0時(shí)，G3、G4的輸入為1，觸發(fā)器將保持不變，而CP=1時(shí)，G1的輸入是S，G2的輸入是R，其功能和基本RS觸發(fā)器一致。RSCP＝0時(shí)，R=S=1，觸發(fā)器保持原來(lái)狀態(tài)不變。CP＝1時(shí)，工作情況與基本RS觸發(fā)器相同。特性方程CP=1期間有效狀態(tài)轉(zhuǎn)換真值表主要特點(diǎn)波形圖（1）時(shí)鐘電平控制。在CP＝1期間接收輸入信號(hào)，CP＝0時(shí)狀態(tài)保持不變，與基本RS觸發(fā)器相比，對(duì)觸發(fā)器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制。（2）R、S之間有約束。不能允許出現(xiàn)R和S同時(shí)為1的情況，否則會(huì)使觸發(fā)器處于不確定的狀態(tài)。不變不變不變不變不變不變置1置0置1置0保持二、主從JK觸發(fā)器同步觸發(fā)器要求CP=1期間，R、S端的信號(hào)不能改變，若改變則觸發(fā)器的狀態(tài)有可能跟隨變化，會(huì)發(fā)生在CP=1期間觸發(fā)器產(chǎn)生兩次或兩次以上的變化，這種現(xiàn)象成為同步觸發(fā)器的空翻，使觸發(fā)器不能達(dá)到真正意義上的同步。我們要尋找一種能夠克服空翻，使觸發(fā)器只在要求時(shí)刻動(dòng)作的觸發(fā)器。下圖是由兩個(gè)同步RS觸發(fā)器構(gòu)成的主從觸發(fā)器。下部的同步RS觸發(fā)器（由G5~G8構(gòu)成）稱(chēng)作主觸發(fā)器，上部的同步RS觸發(fā)器（由G1~G4構(gòu)成）稱(chēng)作從觸發(fā)器。從觸發(fā)器的狀態(tài)端作為整個(gè)觸發(fā)器的狀態(tài)端。主、從觸發(fā)器的時(shí)鐘端分別受CP和的控制。為了解除RS觸發(fā)器的約束條件，把Q和反饋到G7和G8的輸入端，由于Q和的互補(bǔ)性這樣就能保持任何時(shí)候G7、G8的輸出不會(huì)同時(shí)為0，因而就不會(huì)有不定狀態(tài)存在了，解除了其輸入信號(hào)不能同時(shí)為1的約束。這時(shí)的S端改稱(chēng)為J端，R端改稱(chēng)為K端，這便是主從JK觸發(fā)器。當(dāng)CP=1時(shí)，主觸發(fā)器的狀態(tài)按照J(rèn)、K以及Q和Q的不同組合來(lái)置0、置1或保持原態(tài)。J、K的改變只影響、，而、則相當(dāng)于從觸發(fā)器的S和R。由于CP=1期間，控制從觸發(fā)器，因而從觸發(fā)器的狀態(tài)不變。待等到CP由1變到0（俗稱(chēng)CP的下降沿）以后，即CP=0，，主觸發(fā)器的狀態(tài)進(jìn)入從觸發(fā)器使其置0、置1或保持原態(tài)。

JKQnQn+1功能說(shuō)明00000101保持00110100置011000111置111110110翻轉(zhuǎn)主從JK觸發(fā)器的真值表JK觸發(fā)器的功能口訣

00態(tài)不變11態(tài)翻轉(zhuǎn)其余隨J變JK觸發(fā)器是一種功能最齊全的觸發(fā)器。它可以置0、置1、保持和翻轉(zhuǎn)主從JK觸發(fā)器的特性方程CP=1期間接收J(rèn)、K信號(hào)CP時(shí)觸發(fā)左圖是主從JK觸發(fā)器的邏輯符號(hào)，其中的、分別稱(chēng)作直接置1、直接置0端，也稱(chēng)異步輸入端，其功能是=0，=1，觸發(fā)器直接置1。=1，=0，觸發(fā)器直接置0。觸發(fā)器同步工作時(shí)（發(fā)揮JK功能），要求==1主從JK觸發(fā)器的時(shí)序圖（波形圖）置1置0翻轉(zhuǎn)保持翻轉(zhuǎn)初始狀態(tài)00101110011三、維持阻塞D觸發(fā)器主從JK觸發(fā)器在結(jié)構(gòu)和工作方式上還存在一些問(wèn)題。它要求在CP=1期間接收J(rèn)、K信號(hào)，并要求在此期間J、K信號(hào)盡量不變，等到CP時(shí)觸發(fā)器按照它所接收J(rèn)、K信號(hào)來(lái)動(dòng)作，而維持阻塞結(jié)構(gòu)的觸發(fā)器就沒(méi)有這種對(duì)信號(hào)的限制，它只按照觸發(fā)器動(dòng)作前一瞬間的輸入信號(hào)來(lái)觸發(fā)。（1）D=1的情況D=1在CP上升前到來(lái)（等待CP上升）11110010110觸發(fā)器置1阻塞置0線(xiàn)置1維持線(xiàn)這種觸發(fā)器只是按照CP上升沿到來(lái)之前的D信號(hào)，在CP時(shí)動(dòng)作一次，而在CP=0，CP=1期間和CP↓時(shí)，D信號(hào)的改變對(duì)觸發(fā)器都無(wú)影響（2）D=0的情況D=0在CP上升前到來(lái)（等待CP上升）01010101110觸發(fā)器置0置0維持線(xiàn)阻塞置1線(xiàn)這種觸發(fā)器只是按照CP上升沿到來(lái)之前的D信號(hào)，在CP↓時(shí)動(dòng)作一次，而在CP=0，CP=1期間和CP時(shí)，D信號(hào)的改變對(duì)觸發(fā)器都無(wú)影響維持阻塞D觸發(fā)器真值表DQnQn+1功能說(shuō)明000100置0，與D相同110111置1，與D相同維持阻塞D觸發(fā)器的特性方程為

CP上升沿到來(lái)時(shí)生效置0置1置1置0初始狀態(tài)0維持阻塞D觸發(fā)器的時(shí)序圖（波形圖）四、其它功能的觸發(fā)器按結(jié)構(gòu)分類(lèi)基本觸發(fā)器同步觸發(fā)器維持阻塞觸發(fā)器主從觸發(fā)器按功能分類(lèi)JK觸發(fā)器RS觸發(fā)器D觸發(fā)器T觸發(fā)器T/觸發(fā)器邊沿觸發(fā)器（一）T觸發(fā)器

T觸發(fā)器是一種受輸入信號(hào)控制的具有保持與翻轉(zhuǎn)功能的觸發(fā)器，它的輸入信號(hào)為T(mén)TQnQn+1000101110110T觸發(fā)器的真值表由于JK觸發(fā)器也具有保持與翻轉(zhuǎn)功能，因此把JK觸發(fā)器的J、K連接在一起，即成為T(mén)觸發(fā)器

T觸發(fā)器的特性方程（二）T′觸發(fā)器T′觸發(fā)器是一種翻轉(zhuǎn)型或計(jì)數(shù)型觸發(fā)器，它可以實(shí)現(xiàn)每來(lái)一個(gè)時(shí)鐘脈沖就翻轉(zhuǎn)一次的功能。T觸發(fā)器中T=1或JK觸發(fā)器中J=K=1便是T′觸發(fā)器

T′觸發(fā)器的特性方程T′觸發(fā)器的時(shí)序圖T′觸發(fā)器的時(shí)序圖反映了對(duì)于這種觸發(fā)器，每來(lái)一個(gè)時(shí)鐘脈沖，觸發(fā)器就翻轉(zhuǎn)一次第二節(jié)時(shí)序邏輯電路的分析一、時(shí)序邏輯電路的特點(diǎn)時(shí)序邏輯電路是一種在任何時(shí)刻其輸出不僅取決于當(dāng)時(shí)電路的輸入，而且還與電路以前的輸出有關(guān)的邏輯電路，這種電路中必須包含有由觸發(fā)器構(gòu)成的存儲(chǔ)電路二、時(shí)序邏輯電路的分析方法時(shí)序邏輯電路的分析就是根據(jù)給定的電路通過(guò)一定的過(guò)程求出它的狀態(tài)表、狀態(tài)圖或時(shí)序圖（或稱(chēng)工作波形圖），從而確定電路的邏輯功能和工作特點(diǎn)。分析過(guò)程一般可按以下步驟進(jìn)行：1、根據(jù)給定電路分別寫(xiě)出各個(gè)觸發(fā)器的時(shí)鐘信號(hào)（稱(chēng)時(shí)鐘方程）。觸發(fā)器的輸入信號(hào)（稱(chēng)驅(qū)動(dòng)方程）和電路輸出信號(hào)（稱(chēng)輸出方程）的表達(dá)式。2、將驅(qū)動(dòng)方程代入所用觸發(fā)器的特性方程，得到一個(gè)觸發(fā)器的次態(tài)與輸入及初態(tài)之間關(guān)系的函數(shù)，即電路的狀態(tài)方程。3、假定初態(tài)，分別代入狀態(tài)方程和輸出方程，進(jìn)行計(jì)算，依次求出在某一初始狀態(tài)下的次態(tài)和輸出。4、根據(jù)計(jì)算結(jié)果，列相應(yīng)的狀態(tài)轉(zhuǎn)換真值表，并由此整理得出狀態(tài)轉(zhuǎn)換圖或畫(huà)出其時(shí)序圖。5、根據(jù)狀態(tài)轉(zhuǎn)換圖確定其功能及特點(diǎn)。

【例13-1】分析如圖所示時(shí)序邏輯電路的功能

1、寫(xiě)時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程該電路屬同步時(shí)序邏輯電路，故時(shí)鐘方程為CPO=CP1=CP2=CP驅(qū)動(dòng)方程為輸出方程為C=Q2Q1Q02、將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程中，得到各個(gè)觸發(fā)器的狀態(tài)方程3、假定初態(tài)，代入狀態(tài)方程，計(jì)算次態(tài)和輸出設(shè)……

4、根據(jù)以上結(jié)果，可列出狀態(tài)轉(zhuǎn)換真值表如表所示

CP序數(shù)C1234567800001111001100110101010100011110011001101010101000000001第三節(jié)集成時(shí)序邏輯部件一、寄存器寄存器是數(shù)字系統(tǒng)中常見(jiàn)的數(shù)字部件，它一般用來(lái)存放數(shù)據(jù)（包括中間結(jié)果）、指令等，寄存器除了實(shí)現(xiàn)接收數(shù)碼、清除原有數(shù)碼功能以外，有的還必須有移位功能。所以寄存器一般分為數(shù)碼寄存器和移位寄存器。(一)數(shù)碼寄存器（鎖存器）在數(shù)據(jù)處理過(guò)程中，常常需要把一些數(shù)碼或運(yùn)算結(jié)果暫時(shí)存放起來(lái)，然后根據(jù)需要再取出來(lái)進(jìn)行處理或運(yùn)算。這種只有最簡(jiǎn)單的清除原有數(shù)碼、接收并存放新到數(shù)碼功能的寄存器稱(chēng)為數(shù)碼寄存器。這種寄存器由于具有對(duì)數(shù)據(jù)的暫存功能，也就是鎖存功能，故又把數(shù)碼寄存器稱(chēng)為鎖存器。左圖是74LS375的內(nèi)部邏輯圖，每個(gè)觸發(fā)器有兩個(gè)互補(bǔ)狀態(tài)端右圖是74LS375的管腳排列圖輸入輸出功能說(shuō)明DCPQQ0101接收01110接收1×0Q0Q0鎖存數(shù)碼74LS375的功能表74LS375有如下功能：①接收數(shù)碼：在CP=1時(shí)，Q=D，數(shù)碼存入寄存器②鎖存數(shù)碼：CP=0時(shí)，無(wú)論輸入如何變化，寄存器輸出狀態(tài)不變，具有鎖存功能。(二)移位寄存器不但可以存入數(shù)碼，而且能夠在時(shí)鐘脈沖作用下將數(shù)碼逐個(gè)左向移動(dòng)（或右向移動(dòng)）的寄存器，稱(chēng)為移位寄存器。74LS195是4位并行輸入（帶串行輸入），并行輸出的移位寄存器，其內(nèi)部邏輯圖如圖所示。③記憶保持在時(shí)，無(wú)論J、K、A、B、C、D為何態(tài)，只要沒(méi)有CP作用，寄存器保持原態(tài)。④移位操作在時(shí)，在CP上升沿作用下，QA的狀態(tài)由決定，第4至7行分別是JK觸發(fā)器保持、置0、置1、翻轉(zhuǎn)四種情況，QB=QAn，QC=QBn，QD=QCn，寄存器右向移位。①消除功能：在時(shí)，無(wú)論其它輸入端為何種狀態(tài)，都能使QAQBQCQD=0000。②并行置數(shù)：在時(shí)，時(shí)，在CP上升沿作用下，寄存器并行置數(shù)，QAQBQCQD=abcd。74LS195功能表輸入輸出功能說(shuō)明消除移位/置入時(shí)鐘串行輸入并行輸入CPJABCDQAQBQCQD0××××××××00001消除10↑××abcdabcd并行置入110××××××QA0QB0BC0QD0保持不變11↑01××××QAnQAnQBnQCn11↑00××××0QAnQBnQCn右移11↑11××××1QAnQBnQCn右移11↑10××××QAnQBnQCn二、計(jì)數(shù)器（Counter）計(jì)數(shù)器是用來(lái)累計(jì)和寄存輸入脈沖的時(shí)序邏輯部件。它是數(shù)字系統(tǒng)中用途最廣泛的基本部件之一，它不僅可以進(jìn)行計(jì)數(shù)，還可以對(duì)某個(gè)頻率的脈沖進(jìn)行分頻，還可以進(jìn)行定時(shí)、程序控制操作等等。

計(jì)數(shù)器是一組由觸發(fā)器構(gòu)成的陣列，按照計(jì)數(shù)狀態(tài)數(shù)、計(jì)數(shù)脈沖輸入方式以及計(jì)數(shù)增減趨勢(shì)可進(jìn)行如下分類(lèi)：⑴按計(jì)數(shù)狀態(tài)數(shù)分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器（或稱(chēng)其它進(jìn)制計(jì)數(shù)器，它是用二進(jìn)制數(shù)表示的其它進(jìn)制）。⑵按計(jì)數(shù)脈沖是否同時(shí)連接到所有觸發(fā)器的時(shí)鐘端分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。⑶按計(jì)數(shù)的遞增和遞減分為加法計(jì)數(shù)器和減法計(jì)數(shù)器，這種分類(lèi)方法在某些計(jì)數(shù)器中沒(méi)有意義。(一)異步二進(jìn)制加法計(jì)數(shù)器74LS9374LS93是一種異步四位二進(jìn)制加法計(jì)數(shù)器，它的內(nèi)部邏輯圖和管腳排列圖如圖所示。該電路有兩個(gè)異步清零端，當(dāng)RD1、RD2同時(shí)為高電平時(shí)，Q3Q2Q1Q0=0000，計(jì)數(shù)器禁止計(jì)數(shù)。計(jì)數(shù)器工作時(shí)，要求RD1、RD2中至少有一個(gè)為低電平。清零輸入輸出狀態(tài)功能RD1RD2Q3Q2Q1Q0110000清零（復(fù)位）0X計(jì)數(shù)X0計(jì)數(shù)1、對(duì)時(shí)鐘脈沖二分頻若計(jì)數(shù)脈沖CP加到CP0端，輸出取自Q0端，則可以視為計(jì)數(shù)脈沖CP加到一個(gè)T′觸發(fā)器的時(shí)鐘端，每輸入一個(gè)CP，觸發(fā)器FFO將翻轉(zhuǎn)一次，其Q0與CP波形的變化情況如圖所示。CP2、構(gòu)成3位二進(jìn)制加法計(jì)數(shù)器CPQ3Q2Q10123456780000111100011001100101010103、構(gòu)成4位二進(jìn)制加法計(jì)數(shù)器

●●把CP1與Q0連接起來(lái)4、用反饋歸零法構(gòu)成8421碼十進(jìn)制加法計(jì)數(shù)器74LS93構(gòu)成的四位二進(jìn)制加法計(jì)數(shù)器有16個(gè)狀態(tài)，它的前十個(gè)狀態(tài)數(shù)0000~1001正好是8421BCD碼的0~9，若計(jì)到1001時(shí)，再輸入一個(gè)脈沖電路能回到0000，電路便是一個(gè)按8421BCD碼變化的十進(jìn)制加法計(jì)數(shù)器。(二)同步二進(jìn)制計(jì)數(shù)器74LS161A1、功能介紹74LS161A是一種同步四位二進(jìn)制（二一十六進(jìn)制）可預(yù)置計(jì)數(shù)器。它的管腳排列圖和符號(hào)圖如圖所示。輸入控制端輸出端功能RDLDETEPCPQ3Q2Q1Q00××××10××↑1111↑110××11×0×0000D3D2D1D0

Q3nQ2nQ1nQ0n