PCB-EMC設(shè)計(jì)規(guī)范資料

PCBEMC設(shè)計(jì)規(guī)范

書(shū)目

第一部分布局

1層的設(shè)置

1.1合理的層數(shù)

1.1.1Vcc、GND的層數(shù)

1.1.2信號(hào)層數(shù)

1.2單板的性能指標(biāo)與成本要求

1.3電源層、地層、信號(hào)層的相對(duì)位置

1.3.1Vcc.GND平面的阻抗以及電源、地之間的EMC環(huán)境問(wèn)題

1.3.2Vcc、GND作為參考平面，兩者的作用與區(qū)分

1.3.3電源層、地層、信號(hào)層的相對(duì)位置

2模塊劃分及特殊器件的布局

2.1模塊劃分

2.1.1按功能劃分

2.1.2按頻率劃分

2.1.3按信號(hào)類型分

2.1.4綜合布局

2.2特殊器件的布局

2.2.1電源部分

2.2.2時(shí)鐘部分

2.2.3電感線圈

2.2.4總線驅(qū)動(dòng)部分

2.2.5濾波器件

3濾波

3.1概述

3.2濾波器件

3.2.1電阻

3.2.2電感

3.2.3電容

3.2.4鐵氧體磁珠

3.2.5共模電感

3.3濾波電路

3.3.1濾波電路的形式

3.3.2濾波電路的布局與布線

3.4電容在PCB的EMC設(shè)計(jì)中的應(yīng)用

3.4.1濾波電容的種類

3.4.2電容自諧振問(wèn)題

3.4.3ESR對(duì)并聯(lián)電容幅頻特性的影響

3.4.4ESL對(duì)并聯(lián)電容幅頻特性的影響

3.4.5電容器的選擇

3.4.6去耦電容與旁路電容的設(shè)計(jì)建議

3.4.7儲(chǔ)能電容的設(shè)計(jì)

4地的分割與匯接

4.1接地的含義

4.2接地的目的

4.3基本的接地方式

單點(diǎn)接地

多點(diǎn)接地

浮地

以上各種方式組成的混合接地方式

4.4關(guān)于接地方式的一般選取原則

背板接地方式

單板接地方式

其次部分布線

1傳輸線模型及反射、串?dāng)_

1.1概述：

1.2傳輸線模型

1.3傳輸線的種類

微帶線(microstrip)

帶狀線(Stripline)

1.3.3嵌入式微帶線

1.4傳輸線的反射

1.5串?dāng)_

2優(yōu)選布線層

2.1表層與內(nèi)層走線的比較

2.1.1微帶線(Microstrip)

2.1.3微帶線與帶狀線的比較

2.2布線層的優(yōu)先級(jí)別

3阻抗限制

3.1特征阻抗的物理意義

3.1.1輸入阻抗：

3.1.2特征阻抗

3.1.3偶模阻抗、奇模阻抗、差分阻抗

3.2生產(chǎn)工藝對(duì)對(duì)阻抗限制的影響

3.3差分阻抗限制

3.3.1當(dāng)介質(zhì)厚度為5mil時(shí)的差分阻抗隨差分線間距的變更趨勢(shì)

3.3.2當(dāng)介質(zhì)厚度為13mil時(shí)的差分阻抗隨差分線間距的變更趨勢(shì)

3.3.3當(dāng)介質(zhì)厚度為25mil時(shí)的差分阻抗隨差分線間距的變更趨勢(shì)

3.4屏蔽地線對(duì)阻抗的影響

3.4.1地線與信號(hào)線之間的間距對(duì)信號(hào)線阻抗的影響

3.4.2屏蔽地線線寬對(duì)阻抗的影響

3.5阻抗限制案例

4特殊信號(hào)的處理

5過(guò)孔

5.1過(guò)孔模型

5.1.1過(guò)孔的數(shù)學(xué)模型

5.1.2對(duì)過(guò)孔模型的影響因素

5.2過(guò)孔對(duì)信號(hào)傳導(dǎo)與輻射放射影響

5.2.1過(guò)孔對(duì)阻抗限制的影響

5.2.2過(guò)孔數(shù)量對(duì)信號(hào)質(zhì)量的影響

6跨分割區(qū)及開(kāi)槽的處理

6.1開(kāi)槽的產(chǎn)生

6.1.1對(duì)電源/地平面分割造成的開(kāi)槽

6.2開(kāi)槽對(duì)PCB板EMC性能的影響

6.2.1高速信號(hào)與低速信號(hào)的面電流分布

6.2.2分地”的概念

6.2.3信號(hào)跨越電源平面或地平面上的開(kāi)槽的問(wèn)題

6.3對(duì)開(kāi)槽的處理

6.3.1須要嚴(yán)格的阻抗限制的高速信號(hào)線，其軌線嚴(yán)禁跨分割走線

6.3.2當(dāng)PCB板上存在不相容電路時(shí)，應(yīng)當(dāng)進(jìn)行分地的處理

6.3.3當(dāng)跨開(kāi)槽走線不行避開(kāi)時(shí)，應(yīng)當(dāng)進(jìn)行橋接

6.3.4接插件（對(duì)外）不應(yīng)放置在地層隔逢上

6.3.5高密度接插件的處理

6.3.6跨“靜地”分割的處理

7信號(hào)質(zhì)量與EMC7.1EMC簡(jiǎn)介

7.2信號(hào)質(zhì)量簡(jiǎn)介

7.3EMC與信號(hào)質(zhì)量的相同點(diǎn)

7.4EMC與信號(hào)質(zhì)量的不同點(diǎn)

7.5EMC與信號(hào)質(zhì)量關(guān)系小結(jié)

第三部分背板的EMC設(shè)計(jì)

1背板槽位的排列

1.1單板信號(hào)的互連要求

1.2單板板位結(jié)構(gòu)

1.2.1板位結(jié)構(gòu)影響；

1.2.2板間互連電平、驅(qū)動(dòng)器件的選擇

2背板的EMC設(shè)計(jì)

2.1接插件的信號(hào)排布與EMC設(shè)計(jì)

2.1.1接插件的選型

2.1.2接插件模型與針信號(hào)排布

2.2阻抗匹配

2.3電源、地安排

2.3.1電源分割及熱插拔對(duì)電源的影響

2.3.2地分割與各種地的連接

2.3.3屏蔽層

第四部分射頻PCB的EMC設(shè)計(jì)

1板材

1.1一般板材

1.2射頻專用板材

2隔離與屏蔽

2.1隔離

2.2器件布局

2.3敏感電路和強(qiáng)輻射電路

2.4屏蔽材料和方法

2.5屏蔽腔的尺寸

3濾波

3.1電源和限制線的濾波

3.2頻率合成器數(shù)據(jù)線、時(shí)鐘線、使能線的濾波

4接地

4.1接地分類

4.2大面積接地

4.3分組就近接地

4.4射頻器件接地

4.4接地時(shí)應(yīng)留意的問(wèn)題

4.5接地平面的分布

5布線

5.1阻抗限制

5.2轉(zhuǎn)角

5.3微帶線布線

5.4微帶線耦合器

5.5微帶線功分器

5.6微帶線基本元件

5.7帶狀線布線

5.8射頻信號(hào)走線兩邊包地銅皮

6其它設(shè)計(jì)考慮

第一部分布局

1層的設(shè)置在PCB的EMC設(shè)計(jì)考慮中，首先涉及的便是層的設(shè)置；單板的

層數(shù)由電源，地的層數(shù)和信號(hào)層數(shù)組成；電源層，地層、信號(hào)層的相對(duì)位置以及

電源、地平面的分割對(duì)單板的EMC指標(biāo)至關(guān)重要。

1.1合理的層數(shù)依據(jù)單板的電源、地的種類、信號(hào)密度、板級(jí)工作頻率、有特

殊布線要求的信號(hào)數(shù)量，以及綜合單板的性能指標(biāo)要求與成本承受實(shí)力，確定單

板的層數(shù)；對(duì)于EMC指標(biāo)要求苛刻（如：產(chǎn)品需認(rèn)證CISPR16cLASSB）而相

對(duì)成本能承受的狀況下，適當(dāng)增加地平面乃是PCB的EMC設(shè)計(jì)的殺手銅之一。

1.1.1Vcc、GND的層數(shù)單板電源的層數(shù)由其種類數(shù)量確定；對(duì)于單一電源供

電的PCB,一個(gè)電源平面足夠了；對(duì)于多種電源，若互不交織，可考慮實(shí)行電

源層分割（保證相鄰層的關(guān)鍵信號(hào)布線不跨分割區(qū)）；對(duì)于電源相互交織（尤其

是象8260等IC,多種電源供電，且相互交織）的單板，則必需考慮采納2個(gè)或

以上的電源平面，每個(gè)電源平面的設(shè)置需滿意以下條件：?jiǎn)我浑娫椿蚨喾N互不

交織的電源；相鄰層的關(guān)鍵信號(hào)不跨分割區(qū)；地的層數(shù)除滿意電源平面的要求

外，還要考慮：元件面下面（第2層或倒數(shù)第2層）有相對(duì)完整的地平面；高

頻、高速、時(shí)鐘等關(guān)鍵信號(hào)有一相鄰地平面；關(guān)鍵電源有一對(duì)應(yīng)地平面相鄰（如

48V與BGND相鄰）。

信號(hào)層數(shù)

在CAD室現(xiàn)行工具軟件中，在網(wǎng)表調(diào)入完畢后，EDA軟件能供應(yīng)一布局、布線

密度參數(shù)報(bào)告，由此參數(shù)可對(duì)信號(hào)所需的層數(shù)有個(gè)大致的推斷；閱歷豐富的CAD

工程師，能依據(jù)以上參數(shù)再結(jié)合板級(jí)工作頻率、有特殊布線要求的信號(hào)數(shù)量以及

單板的性能指標(biāo)要求與成本承受實(shí)力，最終確定單板的信號(hào)層數(shù)。

信號(hào)的層數(shù)主要取決于功能實(shí)現(xiàn)，從EMC的角度，須要考慮關(guān)鍵信號(hào)網(wǎng)絡(luò)（強(qiáng)

輻射網(wǎng)絡(luò)以及易受干擾的小、弱信號(hào)）的屏蔽或隔離措施。

1.2單板的性能指標(biāo)與成本要求

面對(duì)日趨殘酷的通訊市場(chǎng)競(jìng)爭(zhēng)，我們的產(chǎn)品開(kāi)發(fā)面臨越來(lái)越大的壓力；時(shí)間、質(zhì)

量、成本是我們能否戰(zhàn)勝對(duì)手乃至生存的基本條件。對(duì)于高端產(chǎn)品，為了盡快將

質(zhì)量過(guò)硬的產(chǎn)品推向市場(chǎng)，適當(dāng)?shù)某杀驹黾釉谒y免；而對(duì)于成熟產(chǎn)品或價(jià)格壓

力較大的產(chǎn)品，我們必需盡量削減層數(shù)，降低加工難度，用性價(jià)比合適的產(chǎn)品參

加市場(chǎng)競(jìng)爭(zhēng)。對(duì)于消費(fèi)類產(chǎn)品，如，電視、VCD、計(jì)算機(jī)的主板一般都運(yùn)用6

層以下的PCB板，而且會(huì)為了滿意大批量生產(chǎn)的要求、嚴(yán)格遵守有關(guān)工藝規(guī)范、

犧牲部分性能指標(biāo)。

1.3電源層、地層、信號(hào)層的相對(duì)位置

1.3.1Vcc、GND平面的阻抗以及電源、地之間的EMC環(huán)境問(wèn)題（此問(wèn)題有

待深化探討、以下列出現(xiàn)有部分觀點(diǎn)，僅供參考），電源、地平面存在自身的特

性阻抗，電源平面的阻抗比地平面阻抗高；*為降低電源平面的阻抗，盡量將

PCB的主電源平面與其對(duì)應(yīng)的地平面相鄰排布并且盡量靠近，利用兩者的耦合

電容，降低電源平面的阻抗；*電源地平面構(gòu)成的平面電容與PCB上的退耦電

容一起構(gòu)成頻響曲線比較困難的電源地電容，它的有效退耦頻帶比較寬，（但存

在諧振問(wèn)題）。

1.3.2Vcc.GND作為參考平面，兩者的作用與區(qū)分電源、地平面均能用作參

考平面，且有肯定的屏蔽作用；但相對(duì)而言，電源平面具有較高的特性阻抗，與

參考電平存在較大的電位勢(shì)差；從屏蔽的角度，地平面一般均作了接地處理，并

作為基準(zhǔn)電平參考點(diǎn)，其屏蔽效果遠(yuǎn)遠(yuǎn)優(yōu)于電源平面；在選擇參考平面時(shí)，應(yīng)

優(yōu)選地平面。

1.33電源層、地層、信號(hào)層的相對(duì)位置對(duì)于電源、地的層數(shù)以及信號(hào)層數(shù)確

定后，它們之間的相對(duì)排布位置是每一個(gè)EMC工程師都不能回避的話題；

單板層的排布一般原則：

a.元件面下面（其次層）為地平面，供應(yīng)器件屏蔽層以及為頂層布線供應(yīng)參考平

面；

b.全部信號(hào)層盡可能與地平面相鄰；

c.盡量避開(kāi)兩信號(hào)層干脆相鄰；

d.主電源盡可能與其對(duì)應(yīng)地相鄰；

e.兼顧層壓結(jié)構(gòu)對(duì)稱。

對(duì)于母板的層排布，鑒于我司現(xiàn)有母板很難限制平行長(zhǎng)距離布線，對(duì)于板級(jí)工

作頻率在50MHZ以上的（50MHZ以下的狀況可參照，適當(dāng)放寬），建議排布

原則：

a.元件面、焊接面為完整的地平面（屏蔽）；

b.無(wú)相鄰平行布線層；

c.全部信號(hào)層盡可能與地平面相鄰；

d.關(guān)鍵信號(hào)與地層相鄰，不跨分割區(qū)。

注：具體PCB的層的設(shè)置時(shí)，要對(duì)以上原則進(jìn)行敏捷駕馭，在領(lǐng)悟以上原則的

基礎(chǔ)上，依據(jù)實(shí)際單板的需求，如：是否須要一關(guān)鍵布線層、電源、地平面的分

割狀況等，確定層的排布，切忌生搬硬套，或摳住一點(diǎn)不放。鑒于篇幅有限，本

文僅列出一般原則，供大家參考。以下為單板層的排布的具體探討：*四層板,

優(yōu)選方案1,可用方案3。

方案電源層地層數(shù)信號(hào)層1234

數(shù)數(shù)

1112SGPS

2112GSSP

3112SPGS

方案1TOPGNDPOWERBOTTOM此方案為現(xiàn)行四層PCB的主選層設(shè)置方

案，在元件面下有一地平面，關(guān)鍵信號(hào)優(yōu)選布TOP層；至于層厚設(shè)置，有以

下建議：滿意阻抗限制芯板（GND至IJPOWER）不宜過(guò)厚，以降低電源、地

平面的分布阻抗；保證電源平面的去藕效果；為了達(dá)到肯定的屏蔽效果，有人

試圖把電源、地平面放在TOP、BOTTOM層，即采納方案2：

GXD

SI

S2

POWER

此方案為了達(dá)到想要的屏蔽效果，至少存在以下缺陷：*電源、地相距過(guò)遠(yuǎn)，電

源平面阻抗較大*電源、地平面由于元件焊盤(pán)等影響，極不完整*由于參考面不

完整，信號(hào)阻抗不連續(xù)

事實(shí)上，由于大量采納表貼器件，對(duì)于器件越來(lái)越密的狀況下，本方案的電源、

地幾乎無(wú)法作為完整的參考平面，預(yù)期的屏蔽效果很難實(shí)現(xiàn)；

方案2運(yùn)用范圍有限。但在個(gè)別單板中，方案2不失為最佳層設(shè)置方案。以下為

方案2在XX產(chǎn)品的接口濾波板中的運(yùn)用案例；

案例（特例）：在XX產(chǎn)品的接口濾波板X(qián)XX的設(shè)計(jì)過(guò)程中，出現(xiàn)了以下?tīng)顩r：

A,整板無(wú)電源平面，只有GND、PGND各占一個(gè)平面；

B,整板走線簡(jiǎn)潔，但作為接口濾波板，布線的輻射必需關(guān)注；

C,該板貼片元件較少，多數(shù)為插件。

分析：1,由于該板無(wú)電源平面，電源平面阻抗問(wèn)題也就不存在了；

2,由于貼片元件少（單面布局），若表層做平面層，內(nèi)層走

線，參考平面的完整

性基本得到保證，而且其次層可鋪鋼保證少量頂層走線的參考平面；

3,作為接口濾波板，PCB布線的輻射必需關(guān)注，若內(nèi)層走線，

表層為GND、PGND,走線得到很好的屏蔽，傳輸線的輻射得到限制；

鑒于以上緣由，在木板的層的排布時(shí)，我們確定采納方案2,即：GND、SI、S2、

PGND,由于表層仍有少量短走線，而底層則為完整的地平面，我們?cè)赟1布線

層鋪銅，保證了表層走線的參考平面；

在傳輸XX產(chǎn)品的五塊接口濾波板中，出于以上同樣的分析，設(shè)計(jì)人員吳均確定

采納方案2,同樣不失為層的設(shè)置經(jīng)典。

列舉以上特例，就是要告知大家，要領(lǐng)悟?qū)拥呐挪荚瓌t，而非機(jī)械照搬。

方案3：

TOP

GND

POWER

BOTTOM

此方案同方案1類似，適用于主要器件在BOTTOM布局或關(guān)鍵信號(hào)底層布線的

狀況；一般狀況下，限制運(yùn)用此方案；

六層板，優(yōu)選方案3,可用方案1,備用方案2、4

方案電源地信號(hào)123456

1114S1GS2S3PS4

2114S1S2GPS3S4

3123S1G1S2PG2S3

4123S1G1S2G2PS3

對(duì)于六層板，優(yōu)先考慮方案3,優(yōu)選布線層S2,其次S3、Slo主電源及其對(duì)應(yīng)

的地布在4、5層，層厚設(shè)置時(shí)，增大S2-P之間的間距，縮小P-G2之間的間距

（相應(yīng)縮小G1-S2層之間的間距），以減小電源平面的阻抗，削減電源對(duì)S2的

影響；

在成本要求較高的時(shí)候，可采納方案1,優(yōu)選布線層SI、S2,其次S3、S4,與

方案1相比，方案2保證了電源、地平面相鄰，削減電源阻抗，但SI、S2、S3、

S4全部袒露在外，只有S2才有較好的參考平面；

對(duì)于局部、少量信號(hào)要求較高的場(chǎng)合，方案4比方案3更適合，它能供應(yīng)極佳的

布線層S2o

*八層板：優(yōu)選方案2、3、可用方案1

方電地信12345678

案源號(hào)

1125S1G1S2S3PS4G2S5

2134S1G1S2G2PS3G3S4

3224S1G1S2P1G2S3P2S4

4224S1G1S2P1P2S3G3S4

5224S1G1P1S2S3G2P2S4

對(duì)于單電源的狀況卜，方案2比方案1削減了相鄰布線層，增加了主電源與對(duì)應(yīng)

地相鄰，保證了全部信號(hào)層與地平面相鄰，代價(jià)是：犧牲一布線層；對(duì)于雙電

源的狀況，舉薦采納方案3,方案3兼顧了無(wú)相鄰布線層、層壓結(jié)構(gòu)對(duì)稱、主電

源與地相鄰等優(yōu)點(diǎn)，但S4應(yīng)削減關(guān)鍵布線；方案4：無(wú)相鄰布線層、層壓結(jié)

構(gòu)對(duì)稱，但電源平面阻抗較高；應(yīng)適當(dāng)加大3-4、5-6,縮小2-3、6-7之間層間距;

方案5：與方案4相比，保證了電源、地平面相鄰；但S2、S3相鄰，S4以P2

作參考平面；對(duì)于底層關(guān)鍵布線較少以及S2、S3之間的線間竄擾能限制的狀況

下此方案可以考慮。

*十層板：舉薦方案2、3、可用方案1、4

方案電地信12345678910

源號(hào)

1136S1G1S2S3G2PS4S5G3S6

2145S1G1S2G2S3G3PS4G4S5

3235S1G1S2P1S3G2P2S4G3S5

4244S1G1S2G3P1P2G3S3G4S4

方案3：擴(kuò)大3?4與7-8各自間距，縮小5?6間距，主電源及其對(duì)應(yīng)地應(yīng)置于6、

7層；優(yōu)選布線層S2,S3、S4,其次SLS5；木方案適合信號(hào)布線要求相差不

大的場(chǎng)合，兼顧了性能、成本；舉薦大家運(yùn)用；但需留意避開(kāi)S2、S3之間平行、

長(zhǎng)距離布線；

方案4：EMC效果極佳，但與方案3比，犧牲一布線層；在成本要求不高、EMC

指標(biāo)要求較高、且必需雙電源層的關(guān)鍵單板，建議采納此種方案；優(yōu)選布線層

S2、S3,對(duì)于單電源層的狀況，首先考慮方案2,其次考慮方案1。

方案1具有明顯的成本優(yōu)勢(shì)，但相鄰布線過(guò)多，平行長(zhǎng)線難以限制；

對(duì)于14層及以上層數(shù)的單板，由于其組合狀況的多樣性，這里不再一一列舉。

大家可依據(jù)以上排布原則，依據(jù)實(shí)際狀況具體分析。

以上層排布作為一般原則，僅供參考，具體設(shè)計(jì)過(guò)程中大家可依據(jù)須要的電源層

數(shù)、布線層數(shù)、特殊布線要求信號(hào)的數(shù)量、比例以及電源、地的分割狀況，結(jié)合

以上排布原則敏捷駕馭；對(duì)于個(gè)別有爭(zhēng)議的內(nèi)容我們盡可能供應(yīng)相關(guān)的試驗(yàn)數(shù)

據(jù)、案例，賜予界定，在此之前，建議大家優(yōu)選舉薦方案。

2模塊劃分及特殊器件的布局

談PCB的EMC設(shè)計(jì)，不能不談PCB的模塊劃分及關(guān)鍵器件的布局。這一方面是

某些頻率發(fā)生器件、驅(qū)動(dòng)器、電源模塊、濾波器件等在PCB上的相對(duì)位置和方

向都會(huì)對(duì)電磁場(chǎng)的放射和接收產(chǎn)生巨大影響，另一方面以上布局的優(yōu)劣將干脆影

響到布線的質(zhì)量。

2.1模塊劃分

2.1.1按功能劃分

各種電路模塊實(shí)現(xiàn)不同的功能，比如說(shuō)時(shí)鐘電路；放大電路；驅(qū)動(dòng)電路；A/D、

D/A轉(zhuǎn)換電路；I/O電路、開(kāi)關(guān)電源、濾波電路等等。

一個(gè)完整的設(shè)計(jì)可能包含了其中多種功能的電路模塊。在進(jìn)行PCB設(shè)計(jì)時(shí)，我

們可依據(jù)信號(hào)流向，對(duì)整個(gè)電路進(jìn)行模塊劃分。從而保證整個(gè)布局的合理性，達(dá)

到整體布線路徑短，各個(gè)模塊互不交織，削減模塊間相互干擾的可能性。2.1.2按

頻率劃分

依據(jù)信號(hào)的工作頻率和速率可以對(duì)電路模塊進(jìn)行劃分：高、中、低漸次綻開(kāi)，互

不交織。

按信號(hào)類型分

按信號(hào)類型可以分為數(shù)字電路和模擬電路兩部分。

為了降低數(shù)字電路對(duì)模擬電路的干擾，使他們能和平共處、達(dá)到兼容狀態(tài)，在

PCB布局時(shí)須要給他們定義不同的區(qū)域，從空間上進(jìn)行必要的隔離，減小相互

之間的耦合。對(duì)于數(shù)、模轉(zhuǎn)換電路，如A/D、D/A轉(zhuǎn)換電路，應(yīng)當(dāng)布放在數(shù)字電

路和模擬電路的交界處，器件布放的方向應(yīng)以信號(hào)的流向?yàn)榍疤?，使信?hào)引線最

短，并使模擬部分的管腳位于模擬地上方，數(shù)字部分的管腳位于數(shù)字地上力。

綜合布局

電路布局的一個(gè)原則，就是應(yīng)當(dāng)依據(jù)信號(hào)流向關(guān)系，盡可能做到使關(guān)鍵的高速信

號(hào)走線最短，其次考慮電路板的整齊、美觀。時(shí)鐘信號(hào)應(yīng)盡可能短，若時(shí)鐘走線

無(wú)法縮短，則應(yīng)在時(shí)鐘線的兩側(cè)加屏蔽地線。對(duì)于比較敏感的信號(hào)線，也應(yīng)考慮

屏蔽措施。

時(shí)鐘電路具有較大的對(duì)外輻射，會(huì)對(duì)一些較敏感的電路，特殊是模擬電路產(chǎn)生較

大的影響，因此在電路布局時(shí)應(yīng)讓時(shí)鐘電路遠(yuǎn)離其他無(wú)關(guān)電路；為了防止時(shí)鐘信

號(hào)的對(duì)外輻射，時(shí)鐘電路一般應(yīng)遠(yuǎn)離I/O電路和電纜連接器。

低頻數(shù)字I/O電路和模擬I/O電路應(yīng)靠近連接器布放，時(shí)鐘電路、高速電路和存

儲(chǔ)器等器件常布放在電路板的最靠近里邊（遠(yuǎn)離拉手條）的位置；中低速邏輯電

路一般放在電路板的中間位置；假如有A/D、D/A電路，則一般放在電路板最中

間的位置。

下面是一些基本要點(diǎn)：

1.區(qū)域分割，不同功能種類的電路應(yīng)當(dāng)位于不同的區(qū)域，如對(duì)數(shù)字電路、模擬電

路、接口電路、時(shí)鐘、電源等進(jìn)行分區(qū)。

2.數(shù)、模轉(zhuǎn)換電路應(yīng)布放在數(shù)字電路區(qū)域和模擬電路區(qū)域的交接處。

3.時(shí)鐘電路、高速電路、存儲(chǔ)器電路應(yīng)布放在電路板最靠近里邊（遠(yuǎn)離拉手條）

的位置；低頻I/O電路和模擬I/O電路應(yīng)靠近HEAD頭布放。

4.應(yīng)當(dāng)采納基于信號(hào)流的布局，使關(guān)鍵信號(hào)和高頻信號(hào)的連線最短，而不是首

先考慮電路板的整齊、美觀。

5.功率放大與限制驅(qū)動(dòng)部分遠(yuǎn)離屏蔽體的局部開(kāi)孔，并盡快離開(kāi)本板。

6.晶振、晶體等就近對(duì)應(yīng)的IC放置。

7.基準(zhǔn)電壓源（模擬電壓信號(hào)輸入線、A/D變換參考電源）要盡量遠(yuǎn)離數(shù)字信號(hào)。

2.2特殊器件的布局

電源部分

在分散供電的單板上都要一個(gè)或者多個(gè)DC/DC電源模塊，加上與之相關(guān)的電路,

如濾波，防護(hù)等電路共同構(gòu)成單板電源輸入部分。

現(xiàn)代的開(kāi)關(guān)電源是EMI產(chǎn)生的重要源頭，干擾頻帶可以達(dá)到300MHz以上，系

統(tǒng)中多個(gè)單板都有自己獨(dú)立的電源，但干擾卻能通過(guò)背板或空間傳播到其他的單

板上，而單板供電線路越長(zhǎng)，產(chǎn)生的問(wèn)題越大，所以電源部分必需安裝在單板電

源入口處。假如存在大面積的電源部分，也要求統(tǒng)一放在單板一測(cè)。下面是一個(gè)

比較好的放置方法，

也是大多數(shù)單板所采用的方法

電源

入口

插座

背板

電源部分放置方向主要是考慮輸入輸出線的順暢，避免交叉。

另外，因?yàn)橥鶈伟宓碾娫床糠窒鄬?duì)比較獨(dú)立，而又常常會(huì)產(chǎn)生

EMI的問(wèn)題，所以推薦利用過(guò)孔帶或分割線將電源部分和其他電路部

分進(jìn)行隔離，見(jiàn)下圖：

背板

2.2.2時(shí)鐘部分

時(shí)鐘往往是單板最大的干擾、源，也是進(jìn)行PCB設(shè)計(jì)時(shí)最須要特殊處理的地方。

布局時(shí)一方面要使時(shí)鐘源離單板板邊（尤其是拉手條）距離盡量大，另一方面要

使時(shí)鐘輸出到負(fù)載的走線盡量短。在布線部分中，我們提到對(duì)時(shí)鐘線要優(yōu)先考慮

布內(nèi)層，并進(jìn)行必要的匹配、屏蔽等處理。2.2.3電感線圈線圈（包括繼電器）

是最有效的接受和放射磁場(chǎng)的器件（在繼電器選型時(shí)應(yīng)盡量考慮采納固態(tài)繼電

器）。建議線圈放置在離EMI源盡量遠(yuǎn)的地方，這些放射源可能是開(kāi)關(guān)電源、

時(shí)鐘輸出、總線驅(qū)動(dòng)等。線圈下方PCB板上不能有高速走線或敏感的限制線,

假如不能避開(kāi)，就肯定要考慮線圈的方向問(wèn)題，要使場(chǎng)強(qiáng)方向和線圈的平面平行,

保證穿過(guò)線圈的磁力線最少。

總線驅(qū)動(dòng)部分

隨著系統(tǒng)容量越來(lái)越大，總線速率越來(lái)越高，總線驅(qū)動(dòng)實(shí)力要求也越來(lái)越高，而

總線數(shù)量同時(shí)大量增加，而總線匹配難以做到特別完備,所以一般總線驅(qū)動(dòng)器（如

16244）旁邊的輻射場(chǎng)強(qiáng)很高，在部分單板的測(cè)量過(guò)程中，我們總線驅(qū)動(dòng)部分是

時(shí)鐘之外的另一主要EMI源。

在布局上,要求總線驅(qū)動(dòng)部分別單板拉手條的距離盡量遠(yuǎn),減小對(duì)系統(tǒng)外的輻射,

同時(shí)要求驅(qū)動(dòng)后信號(hào)到宿的距離盡量靠近。如下圖：

條

背板

必要的時(shí)候可以考慮在大量的總線驅(qū)動(dòng)部分加局部屏蔽體。

2.2.5濾波器件

濾波措施是必不行少也是最常用的對(duì)策手段，原理設(shè)計(jì)中常常是留意到了很多的

濾波措施，比如去耦電容、三端電容、磁珠，電源濾波，接口濾波等，但在進(jìn)行

PCB設(shè)計(jì)時(shí)，假如濾波器件的位置放置不當(dāng)，那么濾波效果將大打折扣，甚至

起不到濾波作用。

濾波器件安裝的一般考慮是就近原則。例如：去耦電容要盡量靠近IC的電源管

腳；電源濾波要盡量靠近電源輸入或電源輸出；局部功能模塊的濾波要靠近模

塊的入口；對(duì)外接口的濾波（如磁珠等）要盡量靠近接插件等。下面的圖給

一個(gè)直觀的范例：

拉手條

背板

LV濾波單元

去耦電容

3濾波

3.1概述在PCB設(shè)計(jì)中，濾波既包括特地的信號(hào)濾波器的設(shè)計(jì)，也包括大量

電源濾波電容的運(yùn)用。濾波是必不行少的：一方面，通過(guò)其它方式并不能完全

抑制進(jìn)出設(shè)備的傳導(dǎo)噪聲，當(dāng)電氣信號(hào)進(jìn)出設(shè)備時(shí)，必需進(jìn)行有效地濾波；另

一方面，集成芯片的輸出狀態(tài)的變更或其它緣由會(huì)使芯片供電電源上產(chǎn)生肯定的

噪聲，并影響該芯片本身或其它芯片的正常工作。

3.2濾波器件

常用的濾波器件有很多種，包括電阻、電感、電容、鐵氧體磁珠等。

電阻

電阻不能單獨(dú)用來(lái)做濾波的用途，它一般與電容結(jié)合起來(lái)組成RC濾波網(wǎng)絡(luò)運(yùn)

用。

電感

電感的高、低頻特性如圖4所示。由于引線電阻（ESR）和寄生電容的存在，使

電感存在一個(gè)自諧振頻率fc,電感在低于fc的頻率范圍內(nèi)表現(xiàn)為電感的特性，

但在高于fc的頻率范圍內(nèi)，則表現(xiàn)為電容的特性。這是在計(jì)算濾波器的插入損

耗時(shí)須要尤其留意的地方。

電容

電容是在濾波電路中最為常用的器件。關(guān)于電容在后文中有具體地描述。

鐵氧體磁珠

鐵氧體磁珠也是濾波常用的器件。用于電磁噪聲抑制的鐵氧體是一種磁性材料，

由鐵、銀、鋅氧化物混合而成，具有很高的電阻率，較高的磁導(dǎo)率（約為

100-1500）o鐵氧體磁珠串接在信號(hào)或電源通路上，用于抑制差模噪聲。當(dāng)電流

流過(guò)鐵氧體時(shí)，低頻電流可以幾乎無(wú)衰減地流過(guò)，但高頻電流卻會(huì)受到很大的損

耗，轉(zhuǎn)變成熱量散發(fā)。鐵氧體磁珠可以等效為電阻與電感的串聯(lián)，但電阻值與電

感值都是隨頻率而變更的。鐵氧體磁珠與一般的電感相比具有更好的高頻濾波

特性。鐵氧體在高頻時(shí)呈現(xiàn)電阻性，相當(dāng)于品質(zhì)因數(shù)很低的電感器，所以能在相

當(dāng)寬的頻率范圍內(nèi)保持較高的阻抗，從而提高高頻濾波效能c

3.2.5共模電感共模電感插入傳輸導(dǎo)線對(duì)中，可以同時(shí)抑制每根導(dǎo)線對(duì)地的共

模高頻噪聲。通常的做法是把兩個(gè)相同的線圈繞在同一個(gè)鐵氧體環(huán)上，鐵氧體磁

損較小，繞制的方法使得兩線圈在流過(guò)共模電流時(shí)磁環(huán)中的磁通相互疊加，從而

具有相當(dāng)大的電感量，對(duì)共模電流起到抑制作用，而當(dāng)兩線圈流過(guò)差模電流時(shí),

磁環(huán)中的磁通相互抵消，幾乎沒(méi)有電感量，所以差模電流可以無(wú)衰減地通過(guò)。

3.3濾波電路

3.3.1濾波電路的形式在EMC設(shè)計(jì)中，濾波的作用基本上是衰減高頻噪聲，

所以濾波器通常都設(shè)計(jì)為低通濾波器。

3.3.2濾波電路的布局與布線濾波電路在布局布線時(shí)必需嚴(yán)格留意。

（1）濾波電路的地應(yīng)當(dāng)是一個(gè)低阻抗的地，同時(shí)不同的功能電路之間不能存在

共地阻抗；

（2）濾波電路的輸入輸出不能相互交叉走線，應(yīng)當(dāng)加以隔離；

（3）在濾波電路的設(shè)計(jì)中，同時(shí)應(yīng)當(dāng)留意使信號(hào)路徑盡量短、盡量簡(jiǎn)潔；盡量

減小濾波電容的等效串聯(lián)電感和等效串聯(lián)電阻；

（4）接口濾波電路應(yīng)當(dāng)盡量靠近接插件。

3.4電容在PCB的EMC設(shè)計(jì)中的應(yīng)用

濾波電容的種類

電容在PCB的EMC設(shè)計(jì)中是運(yùn)用最為廣泛的器件。電容按功能的不同可以分為

三種：

去耦（Decouple）：打破系統(tǒng)或電路的端口之間的耦合，以保證正常的操作。

旁路（Bypass）：在瞬態(tài)能量產(chǎn)生的地方為其供應(yīng)一個(gè)到地的低阻抗通路。是良

好退耦的必備條件之一。

儲(chǔ)能（Bulk）：儲(chǔ)能電容可以保證在負(fù)載快速變到最重時(shí)電壓不會(huì)下跌。

電容自諧振問(wèn)題

我們用來(lái)濾波的電容器并不是志向的電容器，在系統(tǒng)中實(shí)際表現(xiàn)為志向電容與電

感和電阻的串聯(lián)。

ESR對(duì)并聯(lián)電容幅頻特性的影響

阻抗的峰值與電容器的ESR的值成反比，隨著單板設(shè)計(jì)水平與器件性能的提高，

并聯(lián)電容的阻抗的峰值將會(huì)隨著ESR的減小而增加，并聯(lián)諧振峰值的形態(tài)與位

置取決于PCB板的設(shè)計(jì)與電容的選擇。

有幾條原則應(yīng)當(dāng)了解：

1、隨著ESR的減小，諧振點(diǎn)的阻抗會(huì)減小，但反諧振點(diǎn)的阻抗會(huì)增大；

2、n個(gè)相同電容并聯(lián)運(yùn)用時(shí)，最小阻抗可能小于ESR/n；

3、多個(gè)電容并聯(lián)時(shí)，阻抗并不肯定發(fā)生在電容的諧振點(diǎn)；

4、對(duì)于給定數(shù)量的電容器，比較好的選擇是電容值在一個(gè)較大的范圍內(nèi)勻稱綻

開(kāi)，各個(gè)電容值的ESR適中；比較差的選擇是僅有少量的電容值，而且電容的

ESR都特別小。

ESL對(duì)并聯(lián)電容幅頻特性的影響

電容封裝和結(jié)構(gòu)不同，ESL也不同。

電容的ESL與電容值一起確定電容器的諧振點(diǎn)與并聯(lián)電容器的反諧振點(diǎn)的頻率

范圍。在實(shí)際的設(shè)計(jì)中，應(yīng)當(dāng)盡量選用ESL小的電容器。

電容器的選擇

對(duì)于RF設(shè)計(jì)而言，陶瓷電容器、聚酯纖維電容器和聚苯乙烯薄膜電容器都是很

好的選擇。

對(duì)于EMI濾波器來(lái)講，對(duì)電容器的介質(zhì)材料要求并不高，常見(jiàn)的X7R、Y5V和

Z5U等松散介質(zhì)都是不錯(cuò)的選擇；通?？隙ǖ碾娙葜怠㈦娙萜鞯臏囟认禂?shù)、電壓

變更系數(shù)等并不重要。

去耦電容與旁路電容的設(shè)計(jì)建議

1、以供應(yīng)商供應(yīng)的產(chǎn)品資料上的自諧振特性為基礎(chǔ)選擇電容，使之符合設(shè)計(jì)的

時(shí)鐘速率與噪聲頻率的須要。

2、在所須要的頻率范圍內(nèi)加盡可能多的電容。3、在盡可能靠近IC每個(gè)電源管

腳的地方，至少放一個(gè)去耦電容器，以減小寄生阻抗。

4、旁路電容與IC盡可能放在同一個(gè)PCB平面上。

5,對(duì)于多時(shí)鐘系統(tǒng)可以將電源平面作分割，對(duì)每一個(gè)部分運(yùn)用一種正確容值的

電容器，被狹縫分隔的電源平面將一部分的噪聲與其他部分的敏感器件分隔開(kāi)

來(lái)，同時(shí)供應(yīng)了電容值的分別；

6、對(duì)于時(shí)鐘頻率在一個(gè)較寬的范圍內(nèi)變更的系統(tǒng)，旁路電容的選擇甚為困難。

一個(gè)較好的解決方法是將兩個(gè)容值上接近2：1的電容并聯(lián)放置，這樣做可以供

應(yīng)一個(gè)較寬的低阻抗區(qū)，和一個(gè)較寬的旁路頻率。

儲(chǔ)能電容的設(shè)計(jì)

儲(chǔ)能電容可以保證在負(fù)載快速變到最重時(shí)供電電壓不會(huì)下跌。儲(chǔ)能電容可分為

板極儲(chǔ)能電容、器件級(jí)儲(chǔ)能電容兩種：

A,板極儲(chǔ)能電容：保證負(fù)載快速變到最重時(shí)，單板各處供電電壓不會(huì)下跌。在

高頻、高速單板（以及條件允許的背板），建議勻稱排布肯定數(shù)量的較大容值的

電旦電容（luf、10uf、22uf、33uf）,以保證單板同一電壓的值保持一樣。

B,器件級(jí)儲(chǔ)能電容：保證負(fù)載快速變到最重時(shí)，器件四周各處供電電壓不會(huì)下

跌。對(duì)于工作頻率、速率較高、功耗較大的器件，建議在其四周排放1—4個(gè)較

大容值的留電容（luf、lOuf、22uf、33uf）,以保證器件快速變換時(shí)其工作電壓

保持不變。

儲(chǔ)能電容的設(shè)計(jì)應(yīng)當(dāng)與去耦電容的設(shè)計(jì)區(qū)分開(kāi)來(lái)。有以下設(shè)計(jì)建議：

1、當(dāng)單板上具有多種供電電壓時(shí)，對(duì)一種供電電壓儲(chǔ)能電容仍舊只選用一種容

值的電容器，一般選用表貼封裝的Tanlalum電容（鋁電容），可以依據(jù)須要選

擇lOuf、22uf、33uf等;

2、不同供電電壓的芯片構(gòu)成一個(gè)群落，儲(chǔ)能電容在這個(gè)群落內(nèi)勻稱分布。

4地的分割與匯接

接地是抑制電磁干擾、提高電子設(shè)備EMC性能的重要手段之一。正確的接地既

能提高產(chǎn)品抑制電磁干擾的實(shí)力，又能削減產(chǎn)品對(duì)外的EMI放射。

4.1接地的含義

電子設(shè)備的“地”通常有兩種含義：一種是“大地”（平安地），另一種是“系

統(tǒng)基準(zhǔn)地”（信號(hào)地）。接地就是指在系統(tǒng)與某個(gè)電位基準(zhǔn)面之間建立低阻的導(dǎo)

電通路?！敖哟蟮亍本褪且缘厍虻碾娢粸榛鶞?zhǔn)，并以大地作為零電位，把電子設(shè)

備的金屬外殼、電路基準(zhǔn)點(diǎn)與大地相連接。把接地平面與大地連接，往往是出于

以下考慮：

A,提高設(shè)備電路系統(tǒng)工作的穩(wěn)定性；

B,靜電泄放；

C,為操作人員供應(yīng)平安保障。

在交換、接入網(wǎng)等產(chǎn)品中，一般單板的拉手條都通過(guò)拉手條的定位孔與愛(ài)護(hù)地連

接，以便靜電瀉放。在做P0N16的ESD試驗(yàn)。由于DMU的拉手條沒(méi)有接PGND

（本應(yīng)金屬化處理的定位孔被誤設(shè)計(jì)成非金屬化孔，致使該板的拉手條并未接到

愛(ài)護(hù)地上）。故在機(jī)殼（局端或者遠(yuǎn)端）的后面板進(jìn)行靜電試驗(yàn)（接觸放電和空氣放

電）時(shí)，簡(jiǎn)潔引起復(fù)位。更改焊盤(pán)設(shè)計(jì)，拉手條接PGND后，復(fù)位問(wèn)題解決，ESD

測(cè)試通過(guò)。

4.2接地的目的

A,平安考慮，即愛(ài)護(hù)接地；

B,為信號(hào)電壓供應(yīng)一個(gè)穩(wěn)定的零電位參考點(diǎn)（信號(hào)地或系統(tǒng)地）；

C,屏蔽接地。

4.3基本的接地方式

電子設(shè)備中有三種基本的接地方式：?jiǎn)吸c(diǎn)接地、多點(diǎn)接地、浮地。

單點(diǎn)接地

單點(diǎn)接地是整個(gè)系統(tǒng)中，只有一個(gè)物理點(diǎn)被定義為接地參考點(diǎn)，其他各個(gè)須要接

地的點(diǎn)都連接到這一點(diǎn)上。

單點(diǎn)接地適用于頻率較低的電路中（1MHZ以下）。若系統(tǒng)的工作頻率很高，以

致工作波長(zhǎng)與系統(tǒng)接地引線的長(zhǎng)度可比擬時(shí)，單點(diǎn)接地方式就有問(wèn)題了。當(dāng)?shù)鼐€

的長(zhǎng)度接近于1/4波長(zhǎng)時(shí)，它就象一根終端短路的傳輸線，地線的電流、電壓呈

駐波分布，地線變成了輻射天線，而不能起到“地”的作用。為了削減接地阻抗,

避開(kāi)輻射，地線的長(zhǎng)度應(yīng)小于1/20波長(zhǎng)。在電源電路的處理上，一般可以考慮

單點(diǎn)接地。對(duì)于我司大量采納的數(shù)字電路，由于其含有豐富的高次諧波，一般不

建議采納單點(diǎn)接地方式。

多點(diǎn)接地

多點(diǎn)接地是指設(shè)備中各個(gè)接地點(diǎn)都干脆接到距它最近的地平面上，使接地引線的

長(zhǎng)度最短。

多點(diǎn)接地電路結(jié)構(gòu)簡(jiǎn)潔，接地線上可能出現(xiàn)的高頻駐波現(xiàn)象顯著削減，適用于工

作頻率較高的（>10MHZ）場(chǎng)合。但多點(diǎn)接地可能會(huì)導(dǎo)致設(shè)備內(nèi)部形成很多接地

環(huán)路，從而降低設(shè)備對(duì)外界電磁場(chǎng)的抵擋實(shí)力。在多點(diǎn)接地的狀況下，要留意地

環(huán)路問(wèn)題，尤其是不同的模塊、設(shè)備之間組網(wǎng)時(shí)。

地線回路導(dǎo)致的電磁干擾：

志向地線應(yīng)是一個(gè)零電位、零阻抗的物理實(shí)體。但實(shí)際的地線本身既有電阻重量

又有電抗重量，當(dāng)有電流通過(guò)該地線時(shí)，就要產(chǎn)生電壓降。地線會(huì)與其他連線（信

號(hào)、電源線等）構(gòu)成回路，當(dāng)時(shí)變電磁場(chǎng)耦合到該回路時(shí)，就在地回路中產(chǎn)生感

應(yīng)電動(dòng)勢(shì)，并由地回路耦合到負(fù)載，構(gòu)成潛在的EMI威逼。

浮地

浮地是指設(shè)備地線系統(tǒng)在電氣上與大地絕緣的一種接地方式。由于浮地自身的

一些弱點(diǎn)，不太適合于我司一般的大系統(tǒng)中，其接地方式很少采納，在此不作具

體介紹。

以上各種方式組成的混合接地方式

4.4關(guān)于接地方式的一般選取原則：

對(duì)于給定的設(shè)備或系統(tǒng)，在所關(guān)切的最高頻率（對(duì)應(yīng)波長(zhǎng)為）入上，當(dāng)傳輸線的

長(zhǎng)度L>

入，則視為高頻電路，反之，則視為低頻電路。依據(jù)閱歷法則，對(duì)于多點(diǎn)接地

是指設(shè)備中各個(gè)接地點(diǎn)都干脆接到距它最近的地平面上，使接地引線的長(zhǎng)度最

短。

多點(diǎn)接地電路結(jié)構(gòu)簡(jiǎn)潔，接地線上可能出現(xiàn)的高頻駐波現(xiàn)象顯著削減，適用于工

作頻率較高的（＞1（）MHZ）場(chǎng)合。但多點(diǎn)接地可能會(huì)導(dǎo)致設(shè)備內(nèi)部形成很多接地

環(huán)路，從而降低設(shè)備對(duì)外界電磁場(chǎng)的抵擋實(shí)力。在多點(diǎn)接地的狀況下，要留意地

環(huán)路問(wèn)題，尤其是不同的模塊、設(shè)備之間組網(wǎng)時(shí)。

地線回路導(dǎo)致的電磁干擾：

志向地線應(yīng)是一個(gè)零電位、零阻抗的物理實(shí)體。但實(shí)際的地線本身既有電阻重量

又有電抗重量，當(dāng)有電流通過(guò)該地線時(shí)，就要產(chǎn)生電壓降。地線會(huì)與其他連線（信

號(hào)、電源線等）構(gòu)成回路，當(dāng)時(shí)變電磁場(chǎng)耦合到該回路時(shí)，就在地回路中產(chǎn)生感

應(yīng)電動(dòng)勢(shì)，并由地回路耦合到負(fù)載，構(gòu)成潛在的EMI威逼。

浮地

浮地是指設(shè)備地線系統(tǒng)在電氣上與大地絕緣的一種接地方式。由于浮地自身的

一些弱點(diǎn)，不太適合于我司一般的大系統(tǒng)中，其接地方式很少采納，在此不作具

體介紹。

以上各種方式組成的混合接地方式

4.4關(guān)于接地方式的一般選取原則：

對(duì)于給定的設(shè)備或系統(tǒng)，在所關(guān)切的最高頻率（對(duì)應(yīng)波長(zhǎng)為）入上，當(dāng)傳輸線的

長(zhǎng)度L）

入，則視為高頻電路，反之，則視為低頻電路。依據(jù)閱歷法則，對(duì)于接對(duì)應(yīng)的

地）。

在電源、地的分割方面要留意切斷EMI通過(guò)參考平面從初級(jí)竄到次級(jí)的途徑，

尤其是在濾波器、共模線圈、磁珠等器件的分割處理上。

其次部分布線

1傳輸線模型及反射、串?dāng)_1.1概述：

在高速數(shù)字電路PCB設(shè)計(jì)中，當(dāng)布線長(zhǎng)度大于20分之一波長(zhǎng)或信號(hào)延時(shí)超過(guò)6

分之一信號(hào)上升沿時(shí)，PCB布線可被視為傳輸線。傳輸線有兩種類型:微帶線和

帶狀線。與EMC設(shè)計(jì)有關(guān)的傳輸線特性包括：特征阻抗、傳輸延遲、固有電容

和固有電感。反射與串?dāng)_會(huì)影響信號(hào)質(zhì)量，同時(shí)從EMC的角度考慮，也是EMI

的主要來(lái)源。

1.2傳輸線模型

關(guān)于傳輸線的分布參數(shù)模型在CAD室《信號(hào)質(zhì)量限制流程》等資料中已有詳盡

介紹，此處從略。

1.3傳輸線的種類

微帶線(microstrip)

定義：與參考平面相鄰的表層布線。

帶狀線(Stripline)

定義：在兩參考平面之間的PCB布線

傳輸過(guò)程中的任何不勻稱(如阻抗變更、直角拐角)都會(huì)引起信號(hào)的反射，反射的

結(jié)果對(duì)模擬信號(hào)(正弦波)是形成駐波，對(duì)數(shù)字信號(hào)則表現(xiàn)為上升沿、下降沿的

振鈴和過(guò)沖。這種過(guò)沖一方面形成劇烈的電磁干擾，另一方面對(duì)后級(jí)輸入電路的

愛(ài)護(hù)一極管造成損傷甚至失效。

一般而言，過(guò)沖超過(guò)0.7V就應(yīng)實(shí)行措施。在下面的圖中，信號(hào)源阻抗、負(fù)載阻

抗是造成信號(hào)來(lái)回反射的緣由。

由于反射而在信號(hào)的上升沿和下降沿引起上沖、下沖和振鈴，這些過(guò)沖和振鈴不

僅影響信號(hào)的完整性，而且是主要的EMI放射源。

1.5串?dāng)_

由于在相鄰PCB布線之間存在寄生電容CSV,高頻信號(hào)會(huì)通過(guò)CSV引起相互

干擾，在一路有脈沖信號(hào)通過(guò)時(shí)，另一路上在脈沖的上升沿和下降沿位置有干擾

脈沖出現(xiàn)，這就是PCB布線間的串?dāng)_。串?dāng)_一方面影響信號(hào)質(zhì)量，同時(shí)串?dāng)_脈

沖也是EMI的主要放射源。

影響傳輸線間串?dāng)_的因數(shù)有：耦合長(zhǎng)度L、源端、負(fù)載端的輸入、輸出阻抗，

介電常數(shù)，傳輸線的寬度W、厚度T,與參考平面的高度H（換個(gè)角度：分布

電容CSV、寄生電容Cti、耦合電感L）2優(yōu)選布線層

對(duì)于時(shí)鐘、高頻、高速、小、弱信號(hào)而言，選擇合適的布線層相當(dāng)重要，對(duì)于那

些高速總線，其布線層的選擇一樣不能忽視；

1.3.3嵌入式微帶線1.4傳輸線的反射

讓我們先對(duì)表層與內(nèi)層的走線（即微帶線與帶狀線）進(jìn)行一些比較

2.1表層與內(nèi)層走線的比較

注：微帶線和帶狀線己在上一章中介紹過(guò)，為便利閱讀，此處再次附上。

微帶線（Microsirip）

定義：與參考平面相鄰的表層布線。

微帶線與帶狀線的比較

微帶線與帶狀線的比較：

1,微帶線的傳輸延時(shí)比帶狀線低（38.l（ps/inch））；

2,在給定特征阻抗的狀況下，微帶線的固有電容比帶狀線??；

3,微帶線位于表層，干脆對(duì)外輻射；帶狀線位于內(nèi)層，有參考平面屏蔽；

4,微帶線可視，便于調(diào)試；帶狀線不行視，調(diào)試不便；考慮到參考平面的屏蔽

作用，現(xiàn)有測(cè)試數(shù)據(jù)表明微帶線的輻射比帶狀線大20DB左右。

我們知道，EMI的對(duì)外傳播途徑主要有傳導(dǎo)和輻射兩種；對(duì)于傳輸線而言，這兩

種途徑也同樣存在；

對(duì)于帶狀線，由于其夾在兩平面之間，其輻射途徑得到較好的限制，其主要對(duì)外

傳播途徑為傳導(dǎo)，即我們須要重點(diǎn)考慮的是其供電過(guò)程中的電源、地的紋波以及

與相鄰走線之間的竄擾。

而對(duì)于微帶線，除具有帶狀線的傳導(dǎo)途徑外，其自身對(duì)外的輻射對(duì)我們的EMC

指標(biāo)至關(guān)重要；當(dāng)然，并非全部表層的走線的輻射都值得我們關(guān)注，在稍后特殊

信號(hào)的處理一章里，我們對(duì)主要輻射信號(hào)的種類將加以探討；

從EMC的角度，我們須要對(duì)以下兩種布線加以關(guān)注：

1,強(qiáng)輻射信號(hào)線（高頻、高速，尤以時(shí)鐘線為甚），對(duì)外輻射；

2,小、弱信號(hào)以及對(duì)外界干擾特別敏感的復(fù)位等信號(hào)，易受干擾；

對(duì)于這兩類線，我們必需賜予充分的關(guān)注，在狀況允許的前提下，建議考慮內(nèi)層

布線；并擴(kuò)大他們與其他布線的間距，甚至加屏蔽地線進(jìn)行隔離；

（至于有那些布線須要我們特殊關(guān)注，在特殊信號(hào)處理一章，我們會(huì)有較深化的

探討）。

注：一般而言，器件自身的輻射指標(biāo)因素在器件設(shè)計(jì)過(guò)程中已考慮，我們假定器

件自身已滿意輻射指標(biāo)（特殊器件會(huì)有其對(duì)應(yīng)的屏蔽等解決措施），這里，我們

主要考慮的是傳輸線的對(duì)外輻射。

對(duì)比Simense、Motorola的同類PCB板，我們可發(fā)覺(jué)其表層很少布線，埋盲孔的

運(yùn)用，保證了參考平面的完整性，也為表層的屏蔽效果供應(yīng)了保證；而我司目前

出于成本的考慮以及尚未對(duì)單板的EMI輻射引起足夠的重視，因而表層布線相

當(dāng)普遍，甚至超過(guò)內(nèi)層的布線密度。鑒于我司現(xiàn)有的PCB設(shè)計(jì)周期，一般CAD

工程師很難對(duì)單板的信號(hào)有個(gè)全面的了解。

從交換產(chǎn)品巴西項(xiàng)目的EMC測(cè)試狀況來(lái)看，一些頻率、速率并不高的時(shí)鐘等信

號(hào)線，其對(duì)外輻射指標(biāo)遠(yuǎn)遠(yuǎn)超過(guò)其他信號(hào)線的輻射，從EMC的角度，建議關(guān)鍵

信號(hào)（尤其是時(shí)鐘信號(hào)，具體種類后義有說(shuō)明）優(yōu)先考慮內(nèi)層布線，其他信號(hào)（尤

其對(duì)其輻射狀況不明白的信號(hào)）盡可能考慮內(nèi)層布線；整板輻射基線較高的PCB

板，應(yīng)考慮采納表層屏蔽或單板加屏蔽罩等處理方式。

2.2布線層的優(yōu)先級(jí)別

A,優(yōu)先考慮內(nèi)層；

B,優(yōu)先考慮無(wú)相鄰布線層的層，或雖有相鄰布線層，但相鄰布線層對(duì)應(yīng)區(qū)域下

無(wú)走線；

C,內(nèi)層布線優(yōu)先級(jí)別，L>L>L；（即優(yōu)選地作參考平面）D,確保關(guān)鍵走線未

跨分割區(qū)的布線層；

PCB的設(shè)計(jì)須要綜合考慮功能實(shí)現(xiàn)、成木、EMC、工藝、美觀等多種因素，在

優(yōu)選布線層上，沒(méi)有一成不變的原則。以上建議作為一般指導(dǎo)原則，僅供大家在

進(jìn)行PCB設(shè)計(jì)時(shí)參考。CAD工程師的價(jià)值也就在于在多種因素中，折衷考慮，

找到最佳解決途徑。

例如：在布局部分第一章關(guān)于十層板有如下層排布方案：

方案電地信12345678910

源號(hào)

1136S1G1S2S3G2PS4S5G3S6

2145S1G1S2G2S3G3PS4G4S5

3235S1G1S2P1S3G2P2S4G3S5

4244S1G1S2G3P1P2G3S3G4S4

在方案1里，由于S2、S3均在內(nèi)層，且?jiàn)A在兩地平面之間，在布關(guān)鍵信號(hào)時(shí)，

我們首先考慮S2、S3,并保證層間無(wú)平行長(zhǎng)線（關(guān)鍵網(wǎng)絡(luò)）：S4、S5與S2、S3

基本相同，但夾在電源、地平面之間，依據(jù)我們現(xiàn)有駕馭的狀況，電源、地平面

之間的EMC環(huán)境差于兩地平面之間的EMC環(huán)境，因而S4、S5的優(yōu)先級(jí)別低于

S2、S3,由于S5以阻抗較低的G3作參考平面，其優(yōu)先級(jí)別略高于S4；SI、S6

同為表層布線，一般而言，表層（TOP）由于器件PIN密度高于底層（BOTTOM）,

兩者之間，我們優(yōu)先考慮S6；即，方案一的布線優(yōu)先級(jí)別為：

S2=S3>S5>S4>S6>S1;

注：以上未考慮到電源、地平面的分割狀況，實(shí)際狀況因分割因素可能有所出入。

同樣分析，

方案2的布線優(yōu)先級(jí)別：S2=S3>S4>S5>S1;

方案3的布線優(yōu)先級(jí)別：S2=S3=S4>S5>S1;

方案4的布線優(yōu)先級(jí)別：S2=S3=S4>S1;3阻抗限制

3.1特征阻抗的物理意義

輸入阻抗：

在集總電路中，輸入阻抗是常常運(yùn)用的一個(gè)術(shù)語(yǔ)，它的物理意義是：從單口網(wǎng)絡(luò)

看進(jìn)去的電壓和電流的比值。

輸入阻抗:Zin=U/io

特征阻抗

對(duì)于PCB來(lái)說(shuō)每一段走線都有特定的阻抗值，走線電感是引起PCB上射頻輻射

的重要因素之一。甚至于從芯片硅芯到安裝焊盤(pán)之間的引線電感也會(huì)引起可觀的

射頻電勢(shì)，尤其是電路板上的瘦長(zhǎng)走線會(huì)有較大的引線電感。通常假如有射頻電

壓加在一段阻抗上就會(huì)有相應(yīng)的射頻電流流過(guò)，就會(huì)引發(fā)電磁干擾。

隨著信號(hào)傳輸速率越來(lái)越高，PCB走線己經(jīng)表現(xiàn)出傳輸線的性質(zhì)，在集總電路

中視為短路途的連線上在同一時(shí)刻的不同位置的電流電壓己經(jīng)不同，所以不能用

集總參數(shù)來(lái)表示，必需采納分布參數(shù)來(lái)處理。

偶模阻抗、奇模阻抗、差分阻抗

當(dāng)兩根傳輸線比較靠近時(shí)他們之間會(huì)存在耦合，耦合會(huì)使傳輸線的特征阻抗發(fā)生

變更，引出一個(gè)有效特征阻抗的概念。我們首先從感性上進(jìn)行存在耦合時(shí)探討有

效特征阻抗的計(jì)算方法。

3.2生產(chǎn)工藝對(duì)對(duì)阻抗限制的影響

生產(chǎn)工藝對(duì)阻抗的影響很大，首先理論上講，通過(guò)連續(xù)的調(diào)整介質(zhì)的厚度可以得

到連續(xù)變更的阻抗限制，但這在PCB生產(chǎn)廠家是難以達(dá)到的，因?yàn)槟壳皣?guó)內(nèi)的

生產(chǎn)廠家一般采納層壓成板的生產(chǎn)方式，所以各層的介質(zhì)厚度分為很多的規(guī)格，

而不是連續(xù)變更的。目前，絕大多數(shù)PCB生產(chǎn)廠家的PCB采納兩種介質(zhì)：芯材

和半固化片，芯材和半固化片的交替疊加構(gòu)成PCB板.

芯材是兩面附有銅箔的介質(zhì)，即一個(gè)簡(jiǎn)潔的雙面板。芯材有以下10幾種規(guī)格：

0.1mm、

0.2mm>0.3mm>0.4mm、0.5mm、0.6mm>0.7mm、0.8mm、0.9mm、I.0mm^

L2mm、1.5mm、1.6mm>2.0mm>2.4mmo

留意：在進(jìn)行阻抗限制的時(shí)候，肯定要考慮到芯材的厚度中是否包含了銅箔的厚

度。

半固化片有1080、2116、7628等三種規(guī)格，應(yīng)至少選擇兩片以上的半固化片進(jìn)

行組合。由于半固化片在層壓期間，會(huì)出現(xiàn)流稀的現(xiàn)象，使得介質(zhì)的厚度變薄。

應(yīng)當(dāng)留意計(jì)算阻抗時(shí)對(duì)于走線層銅箔層壓時(shí)會(huì)嵌入介質(zhì)中，平面層不受影響。

由以上阻抗的物理意義可以看到，阻抗是由PCB走線的自感、自容以及互感、

互容確定的，而這些PCB的寄生參數(shù)又與板材和PCB生產(chǎn)廠家的加工工藝親密

相關(guān)。所以生產(chǎn)廠家的加工工藝干脆影響著阻抗的限制精度。依據(jù)理論分析，同

一條PCB走線上的阻抗應(yīng)當(dāng)是一樣的，但由于線的各處線寬、介質(zhì)厚度受加工

工藝的影響存在偏差，從而使得線各點(diǎn)的阻抗不一樣。

微帶線相對(duì)于帶狀線來(lái)說(shuō)，更易于向外輻射與受到干擾，因此對(duì)于關(guān)鍵信號(hào)線如

時(shí)鐘、低位地址等周期性較強(qiáng)的信號(hào)線應(yīng)走帶狀線的形式，并且保持阻抗的連續(xù)

性。3.3差分阻抗限制

我們平常所說(shuō)的差分阻抗是奇模阻抗的兩倍?，F(xiàn)在探討差分線之間的間距對(duì)差分

阻抗的影響?？偟膩?lái)說(shuō)，隨著差分線之間距離的增大，差分線之間的耦合漸漸變

弱，對(duì)共模干擾的抑制作用會(huì)減弱，阻抗變更的程度和信號(hào)線到地平面之間的距

離有很大關(guān)系?，F(xiàn)在探討以下三

種介質(zhì)厚度下，差分阻抗隨信號(hào)間距的變更趨勢(shì)。

當(dāng)介質(zhì)厚度為5mli時(shí)的差分阻抗隨差分線間距的變更趨勢(shì)

信號(hào)線到地平面之間的距離較小時(shí)PCB走線的大部分磁力線通過(guò)地板進(jìn)行耦

合，所以兩個(gè)信號(hào)線之間的耦合相對(duì)較弱，信號(hào)線之間的間距對(duì)奇模阻抗的影響

較弱。

當(dāng)介質(zhì)厚度為13mil時(shí)的差分阻抗隨差分線間距的變更趨勢(shì)

信號(hào)線到地平面之間的距離增大，兩個(gè)信號(hào)線之間的耦合成分漸漸增大，已經(jīng)和

地之間的耦合相比擬，所以信號(hào)線之間的間距的變更對(duì)奇模阻抗的影響相對(duì)較

強(qiáng)。

當(dāng)介質(zhì)厚度為25mil時(shí)的差分阻抗隨差分線間距的變更趨勢(shì)

信號(hào)線到地平面之間的距離增大到25mil時(shí)，差分線之間的耦合對(duì)整個(gè)磁力線的

分布已經(jīng)起者確定性的作用，盡管兩個(gè)信號(hào)線之間的間距增大到30mil,接近線

寬的4倍，但由于兩線之間的耦合還是使阻抗減小了10個(gè)歐姆。所以當(dāng)信號(hào)到

地板的距離較大時(shí)，肯定要重視差分線之間耦合成分。

在信號(hào)線離地較遠(yuǎn)時(shí)，差分信號(hào)對(duì)共模干擾有較強(qiáng)的抑制作用并且降低了信號(hào)的

共模輻射程度。對(duì)于高速信號(hào)線，盡量選用差分信號(hào)，可以有效減小EMI影響。

3.4屏蔽地線對(duì)阻抗的影響

在實(shí)際的設(shè)計(jì)中，常常在關(guān)鍵的信號(hào)線兩邊各加一條地線(guardline)o目的在

于為關(guān)鍵信號(hào)供應(yīng)一個(gè)低電感的地回路，從而削減相鄰線之間的串?dāng)_與傳導(dǎo)、輻

射的影響。但增加了地線的同時(shí)，也變更了信號(hào)的電磁場(chǎng)分布，降低了信號(hào)線

的阻抗。

地線與信號(hào)線之間的間距對(duì)信號(hào)線阻抗的影響

屏蔽地線線寬對(duì)阻抗的影響

A、屏蔽地線的線寬對(duì)信號(hào)的阻抗影響不是單調(diào)的，且對(duì)信號(hào)的影響較弱。隨著

屏蔽地線線寬

從4mil變更到無(wú)窮大,相應(yīng)的阻抗變更只是在一個(gè)歐姆內(nèi)搖擺。所以在進(jìn)行PCB

設(shè)計(jì)時(shí)，為了節(jié)約

布線空間，可以用較細(xì)的地線作為屏蔽。

B、當(dāng)?shù)鼐€到信號(hào)的間距為6mil時(shí)，單線阻抗降低4個(gè)歐姆左右，差分阻抗降低

5個(gè)歐姆左右。

當(dāng)?shù)鼐€到信號(hào)的距離為12mil時(shí)，單線阻抗降低1個(gè)歐姆左右，差分阻抗也降低

一個(gè)歐姆左右。

對(duì)于關(guān)鍵信號(hào)線與接口信號(hào)，可考慮用包地線屏蔽。

3.5阻抗限制案例

某產(chǎn)品單板阻抗限制：板結(jié)構(gòu)如下：

單板為十二層板，六層走線。地層為GND1,GND2,GND3。電源層為VCC1,VCC2

和VCC3o其中VCC1層為+5V電源層,VCC2層為+3.3V電源層,VCC3層為1.5V

電源層。從圖中可看出，內(nèi)層傳輸線阻抗為35歐，頂層阻抗為49歐,內(nèi)外層阻抗不

連續(xù).在這種層次結(jié)構(gòu)下,SD535到GTL16923B口的數(shù)據(jù)線很難匹配，造成臺(tái)階與

過(guò)沖現(xiàn)象，且此現(xiàn)象不行能通過(guò)匹配來(lái)消退。

改板后的單板結(jié)構(gòu)：

將原來(lái)單板的兩層平面夾一層信號(hào)的結(jié)構(gòu)改為兩層平面夾兩層信號(hào)的結(jié)構(gòu).這樣

內(nèi)外層的阻抗基本一樣，且可消退SD535到GTL1655間數(shù)據(jù)線的臺(tái)階與過(guò)沖現(xiàn)象.

這種結(jié)構(gòu)的缺點(diǎn)為:存在相鄰層信號(hào)間的串?dāng)_;.對(duì)于相鄰層信號(hào)間的串?dāng)_可通過(guò)

在相鄰層走線垂直，限制并行走線長(zhǎng)度來(lái)減小串?dāng)_.

PCB的板厚為2.2mm±10%。PCB板上線寬基木為8mil,時(shí)鐘為WmiL線距為

7miL

各層傳輸線的阻抗限制為：

頂層與底層的阻抗：8mil線寬時(shí)為50?！?0%,lOmil線寬時(shí)為45Q±10%。

內(nèi)層阻抗：7mil線寬時(shí)為49Q±10%,8mil線寬時(shí)為46。±10%,lOmil線寬

時(shí)為41Q±10%o

4特殊信號(hào)的處理

在PCB的EMC設(shè)計(jì)考慮中，主要是圍繞一些為數(shù)不多的特殊信號(hào)的處理上。

從信號(hào)與外界的關(guān)系來(lái)分，可分為強(qiáng)信號(hào)與小弱信號(hào)；從信號(hào)的種類來(lái)分，須

要關(guān)注的有時(shí)鐘、總線、I/O、復(fù)位、接口、電源、地等。

5過(guò)孔5.1過(guò)孔模型

從過(guò)去設(shè)計(jì)的一些PCB板效果來(lái)看，過(guò)孔對(duì)于低頻，低速信號(hào)的影響是很小

的，但是近

來(lái)，隨著時(shí)鐘速度的提高，器件的上升時(shí)間剛好序問(wèn)題己經(jīng)成為了P