中級(jí)篇大容量sdram讀寫通過串口顯示數(shù)據(jù)參考之參數(shù)解釋

90%BIOS90%BIOS用。這部分的講述以SDRAMDDRSDRAMSDRAMBank（LogicalBank，下文簡(jiǎn)稱L-Bank）SDRAML-Bank8X8的陣列，BL-Bank地址編號(hào)，C代表列地址編號(hào)，R4L-Bank4是——先指定L-Bank在實(shí)際工作中，L-Bank活”（RowActive）。在此之后，將發(fā)送列地址尋址命令與具體的操作命令（是讀還是寫），這兩個(gè)命令也是的間隔被定義為tRCD，即在實(shí)際工作中，L-Bank活”（RowActive）。在此之后，將發(fā)送列地址尋址命令與具體的操作命令（是讀還是寫），這兩個(gè)命令也是的間隔被定義為tRCD，即RAStoCASDelay（RASCAS，RASCAS脈沖），大家也可以理解為行選通周期。tRCDSDRAMBIOS進(jìn)行調(diào)整。廣義的tRCD（tCK，ClockTime）數(shù)為單位，比如tRCD=2，就代表延遲周期為兩個(gè)時(shí)鐘周期，具體到確切的時(shí)間，則要根據(jù)時(shí)鐘頻率而定，對(duì)于PC100SDRAM（時(shí)鐘頻率等同于DDR-200），tRCD=2，20nsPC133（時(shí)鐘頻率等于DDR-266）15ns圖中顯示的是I/O（數(shù)據(jù)觸發(fā)本身就有延遲，而且還需要進(jìn)行信號(hào)放大），這段時(shí)間就是非常著名的CL（CASLatency，列地址脈沖選通潛伏期）。CL的數(shù)值與tRCD一樣，以時(shí)鐘周期數(shù)表示。如DDR-400，200MHz，5nsCL=210nsCLSDRAM，DDRSDRAM，0.751.25圖中標(biāo)準(zhǔn)CL=2，tAC目前內(nèi)存的讀寫基本都是連續(xù)的，因?yàn)榕cCPUCacheLine（即圖中標(biāo)準(zhǔn)CL=2，tAC目前內(nèi)存的讀寫基本都是連續(xù)的，因?yàn)榕cCPUCacheLine（即CPUCache單位）64字節(jié)。而現(xiàn)有的P-Bank88式，連續(xù)傳輸?shù)闹芷跀?shù)就是突發(fā)長(zhǎng)度（BurstLengths，簡(jiǎn)稱BL）進(jìn)行讀/寫操作而不再需要控制器連續(xù)地提供列地址（SDRAM與DDRSDRAM好兩段突發(fā)讀取命令的間隔周期（與BL）在數(shù)據(jù)讀取完之后，為了騰出讀出放大器以供同一L-Bank行預(yù)充電的操作來關(guān)閉當(dāng)前工作行。還是以上面那個(gè)L-BankB1、R2、C6。如果接下來的尋址命令是B1、R2、C4，則不用預(yù)充電，因?yàn)樽x出放大器正在為這一行服務(wù)。但如果地址命令是B1、R4、C4，由于是同一L-BankR2R4tRP（RowPrechargetRP（RowPrechargecommandPeriod，行預(yù)充電有效周期），本圖為一個(gè)完整的從行尋址到行關(guān)閉的時(shí)序圖，圖中所表示的tRCD=2、CL=2、從上圖中我們還發(fā)現(xiàn)了一個(gè)在DDRSDRAM時(shí)代經(jīng)常被人提起，也經(jīng)常會(huì)在BIOS中出現(xiàn)的參數(shù)——tRAS。tRASACTIVEtoPRECHARGEcommand，即從行有效命令發(fā)出至預(yù)充電命令發(fā)出之在講完DRAMSDAMDIer在講完DRAMSDAMDIerCL值（PageP-BakL-BankP-BankP-Bank8bit8P-BankCPUP-Bank，P-Bank內(nèi)的所有芯片同時(shí)工作，這樣對(duì)P-Bank內(nèi)所有的芯片的尋址都是相同的。比如尋址指令是B1、C2、R6，那么該P(yáng)-Bnak內(nèi)的芯片的工作狀態(tài)都是打開B1的L-Bank的第C2行。好了，所謂廣義上的頁就是指P-Bank所包括的芯片內(nèi)相同L-Bank內(nèi)的相同工作行的總集合。頁容量對(duì)于內(nèi)存子系統(tǒng)而言是一個(gè)很重要的Intel845MCH2、4、8、16KBL-BankL-Bank4L-Bank4P-Bank4DDRSDRAMP-BanktRP、tRCD、CL、BLSDRAMtRCD、CLtRP以內(nèi)存最主要的操作——讀取為例。tRCD決定了行尋址（有效）至列尋址（讀/寫命令）之間的間，CL，tRPL-Bank速度?，F(xiàn)在可以想象一下對(duì)某一頁面進(jìn)行讀取時(shí)可能遇到的幾種情況（CL1L-BankL-BanktRCD+CL（PH，PageHit）1L-BankL-BanktRCD+CL（PH，PageHit）令，數(shù)據(jù)讀取前的總耗時(shí)僅為CL，這就是所謂的背靠背（BacktoBack）尋址，我們稱之為頁快速命中（PFH，PageFastHit）或頁直接命中（PDH，PageDirectHit）3L-Bank（未關(guān)閉），這種現(xiàn)象就被稱作尋址沖突tRP+tRCD+CL，這種情況我們稱之為頁錯(cuò)失（PM，PageMiss）。顯然，PFH，PMPHRPHRate、PFHRPFHRate、PMRPMRate。因此，系統(tǒng)設(shè)計(jì)人員（包括內(nèi)存與北橋芯片PHRPFHR，PMR，PHRPHR。自動(dòng)預(yù)充電技術(shù)就是其中之一，它自動(dòng)的在每次行操作之后進(jìn)行預(yù)充電，從而減少了日后對(duì)同一L-Bank不同行尋址時(shí)發(fā)生沖突的可L-BanktRPL-Bank早期非常令人關(guān)注的VIA4L-BankL-Bank電或者尋址（如果要尋址的L-BankL-Bank時(shí)，tRPL-Bank（一般的，交錯(cuò)操作都會(huì)用到自動(dòng)預(yù)充電）,這是比PFH時(shí)時(shí)候。當(dāng)時(shí)VIAP-Bank16LRU（LeastRecentlyUsed，近期最少使用L-BankL-Bank0L-Bank3與tRCDL-BankL-Bank0L-Bank3與tRCDPFHR無論是自動(dòng)預(yù)充電還是交錯(cuò)工作的方法都無法消除同行（頁面）尋址時(shí)tRCDCL如何做到這一點(diǎn)呢？這就是北橋芯片的責(zé)任了。現(xiàn)在我們就又接觸到tRAS這個(gè)參數(shù)，在BIOS中所設(shè)置的tRAStRAS（min），過了這個(gè)周期后就可以發(fā)出預(yù)充電SDRAMDDRSDRAM5間隔視芯片而異（DDRSDRAM70000ns）（）7000ns（tRCD頁）PFHR（），SDRAMIntel845MCH24SDRAM的尋址原理講，同一L-Bank行（讀出放大器只能為一行服務(wù)），SDRAM4L-Bank，北橋最多8P-Bank（4DIMM）32P-Bank，那么就只剩下4個(gè)頁面，因?yàn)橛袔讉€(gè)L-Bank才能有同時(shí)打開幾個(gè)行而互不干擾。Intel845的MHC雖然可以支持24個(gè)打開的頁面，那也是指6個(gè)P-Bank的情況下（845MCH只支持6個(gè)P-Bank）。可845）寫入時(shí)/如果已經(jīng)達(dá)到極限，就關(guān)閉有沖突的-Bank）LRUVIAtRAS后第一時(shí)間發(fā)出預(yù)充電指令（自動(dòng)預(yù)充電時(shí)，會(huì)在tRAS），時(shí)預(yù)充電操作才被延后（比如，DDRSDRAM）此，tRASBIOS及，所以也逐漸被用戶所關(guān)注。其實(shí)，在SDRAM時(shí)代就沒有對(duì)這個(gè)參數(shù)有刻意的設(shè)定，在DDRSDRAM的官方時(shí)預(yù)充電操作才被延后（比如，DDRSDRAM）此，tRASBIOS及，所以也逐漸被用戶所關(guān)注。其實(shí)，在SDRAM時(shí)代就沒有對(duì)這個(gè)參數(shù)有刻意的設(shè)定，在DDRSDRAM的官方JEDEC（CL、tRCD、tRP），tRAStRSL-BaktRAS四、BL從讀/寫之間的中斷操作我們又引出了BL（突發(fā)長(zhǎng)度）對(duì)性能影響的話題。首先，BL的長(zhǎng)短與其應(yīng)BL，這是廠商們經(jīng)過多年的實(shí)踐總結(jié)BL越長(zhǎng)，對(duì)于連續(xù)的大數(shù)據(jù)量傳輸很有好處，但是對(duì)零散的數(shù)據(jù)，BL太長(zhǎng)反而會(huì)造成總線周期的浪P-Bank64bit，BL=432CacheLineBL=8，滿足需要，不用再次發(fā)出讀取指令。而對(duì)于2KB的數(shù)據(jù)，BL=4的設(shè)置意味著要每隔4個(gè)周期發(fā)送新的列地址，并重復(fù)63次。而對(duì)于BL=256，一次突發(fā)就可完成，并且不需要中途再進(jìn)行控制，但如果僅傳輸64字節(jié)，就需要額外的命令來中止BL=256的傳輸。而額外的命令越多，越占用內(nèi)存子系統(tǒng)的控制資源，從而降低BLPCBL488448（單一方向）對(duì)參數(shù)。那么，CL、tRCD、tRP顯然就是絕對(duì)參數(shù)，任何情況下減少它們的周期絕對(duì)不會(huì)錯(cuò)。而且從上文的分析可以發(fā)現(xiàn)，從重要性來論，優(yōu)先優(yōu)化的順序也是CL→tRCD→tRP，因?yàn)镃L的遇到的機(jī)會(huì)最多，tRCD其次，tRP如果頁面交錯(cuò)管理的好，大多不受影響。而BL、tRAS等則可以算是相對(duì)參數(shù)。也正是由于這些相IntelNVIDIAIntelAMD875PIntelNVIDIAIntelAMD875PnForce2AMD64較遠(yuǎn)，因此我們沒有在AMD64的雙通道平臺(tái)上進(jìn)行測(cè)試。首先要講明，Intel865/875nForce2而言之，865/7518bit。Force2Force2面會(huì)有比較大的麻煩，畢竟內(nèi)存地址的轉(zhuǎn)換是相當(dāng)復(fù)雜的。所以，nForce2865/875875PnForce2875PIntel875P875P4DIMM4P-Bank是8個(gè)P-Bank