《FPGA技術(shù)及應(yīng)用》教學(xué)大綱

《FPGA技術(shù)及應(yīng)用》教學(xué)大綱適用范圍：202X版本科人才培養(yǎng)方案課程代碼：06150671課程性質(zhì)：專業(yè)選修課學(xué)分：2學(xué)分學(xué)時：32學(xué)時（理論24學(xué)時，實(shí)驗(yàn)8學(xué)時）先修課程：電路、模擬電子技術(shù)、數(shù)字電子技術(shù)后續(xù)課程：畢業(yè)設(shè)計適用專業(yè)：電氣工程及其自動化開課單位：電子信息工程學(xué)院一、課程說明《FPGA技術(shù)及應(yīng)用》是電氣工程及其自動化專業(yè)的一門專業(yè)選修課，主要是為學(xué)生畢業(yè)后從事與集成電路相關(guān)的工作打好基礎(chǔ)，考核方式為考查。該課程所傳授的EDA相關(guān)概念、CPLD/FPGA原理及架構(gòu)、VHDL語法、Quartus軟件操作、實(shí)驗(yàn)開發(fā)系統(tǒng)的使用以及綜合性復(fù)雜數(shù)字系統(tǒng)的設(shè)計等知識和技能，可以幫助學(xué)習(xí)者逐步具備應(yīng)用EDA技術(shù)設(shè)計綜合性復(fù)雜數(shù)字系統(tǒng)的能力，為畢業(yè)后從事FPGA設(shè)計與開發(fā)、SOPC設(shè)計與開發(fā)、ASIC前端設(shè)計等相關(guān)領(lǐng)域的工作打好基礎(chǔ)，同時培養(yǎng)學(xué)生較強(qiáng)的專業(yè)實(shí)踐能力和創(chuàng)新能力。二、課程目標(biāo)通過本課程的學(xué)習(xí)，使學(xué)生達(dá)到如下目標(biāo)：課程目標(biāo)1：理解EDA技術(shù)的內(nèi)涵、意義、設(shè)計流程、學(xué)習(xí)內(nèi)容以及學(xué)習(xí)方法，培養(yǎng)學(xué)生的探索精神、鉆研精神、敬業(yè)精神和家國情懷。課程目標(biāo)2：了解CPLD/FPGA芯片的組成原理、工作原理、性能指標(biāo)、選用方法。課程目標(biāo)3：能夠熟練操作Quartus及其它相關(guān)開發(fā)軟件進(jìn)行全流程設(shè)計。課程目標(biāo)4：初步掌握VHDL的基本語法知識，并能夠用VHDL描述各種常規(guī)數(shù)字電路。課程目標(biāo)5：理解和掌握實(shí)驗(yàn)箱的結(jié)構(gòu)組成、工作原理以及使用方法。能夠綜合運(yùn)用各種軟硬件工具，以層次化、模塊化思想構(gòu)思和設(shè)計較為復(fù)雜的數(shù)字系統(tǒng)，并在實(shí)驗(yàn)箱上驗(yàn)證和實(shí)現(xiàn)，培養(yǎng)學(xué)生熟練準(zhǔn)確的操作技能和耐心細(xì)致的良好品格。三、課程目標(biāo)與畢業(yè)要求《FPGA技術(shù)及應(yīng)用》課程教學(xué)目標(biāo)對電氣工程及其自動化專業(yè)畢業(yè)要求的支撐見表1所示。表1課程教學(xué)目標(biāo)與畢業(yè)要求關(guān)系畢業(yè)要求指標(biāo)點(diǎn)課程目標(biāo)支撐強(qiáng)度1.工程知識1.4能夠?qū)㈦姎夤こ碳捌渥詣踊瘜I(yè)知識用于復(fù)雜電氣工程問題解決方案的比較與優(yōu)化。課程目標(biāo)1：理解EDA技術(shù)的內(nèi)涵、意義、設(shè)計流程、學(xué)習(xí)內(nèi)容以及學(xué)習(xí)方法。課程目標(biāo)2：了解CPLD/FPGA芯片的組成原理、工作原理、性能指標(biāo)、選用方法。M3.設(shè)計/開發(fā)解決方案3.2能夠根據(jù)特定需求，完成對復(fù)雜電氣工程系統(tǒng)與單元（部件）的設(shè)計、調(diào)試與優(yōu)化。課程目標(biāo)3：能夠熟練操作Quartus及相關(guān)軟件進(jìn)行全流程設(shè)計。課程目標(biāo)4：初步掌握VHDL的基本語法知識，并能夠用VHDL描述各種常規(guī)邏輯電路。M5.使用現(xiàn)代工具5.2能夠選擇與使用恰當(dāng)?shù)默F(xiàn)代儀器、工程工具、信息資源、信息技術(shù)工具對復(fù)雜電氣工程問題進(jìn)行分析、計算和設(shè)計。課程目標(biāo)3：能夠熟練操作Quartus及相關(guān)軟件進(jìn)行全流程設(shè)計。課程目標(biāo)5：理解和掌握實(shí)驗(yàn)箱的結(jié)構(gòu)組成、工作原理以及使用方法。能夠綜合運(yùn)用各種軟硬件工具，以層次化、模塊化思想構(gòu)思和設(shè)計數(shù)字系統(tǒng)，并在實(shí)驗(yàn)箱上驗(yàn)證和實(shí)現(xiàn)。H注：表中“H（高）、M（中）”表示課程與相關(guān)畢業(yè)要求的關(guān)聯(lián)度。四、教學(xué)內(nèi)容、基本要求與學(xué)時分配1.理論部分理論部分的教學(xué)內(nèi)容、基本要求與學(xué)時分配見表2。表2教學(xué)內(nèi)容、基本要求與學(xué)時分配教學(xué)內(nèi)容教學(xué)要求，教學(xué)重點(diǎn)難點(diǎn)理論學(xué)時實(shí)驗(yàn)學(xué)時對應(yīng)的課程目標(biāo)1.EDA技術(shù)概述1.1EDA技術(shù)的內(nèi)涵、意義及設(shè)計流程1.2EDA技術(shù)的學(xué)習(xí)內(nèi)容和學(xué)習(xí)方法教學(xué)要求：使學(xué)生了解EDA技術(shù)的內(nèi)涵、意義、設(shè)計流程、學(xué)習(xí)內(nèi)容以及學(xué)習(xí)方法。重點(diǎn)：EDA技術(shù)的內(nèi)涵及設(shè)計流程難點(diǎn)：EDA技術(shù)的設(shè)計流程2012.CPLD/FPGA芯片的結(jié)構(gòu)設(shè)計原理和工作原理2.1CPLD的結(jié)構(gòu)及工作原理；2.2FPGA的結(jié)構(gòu)及工作原理教學(xué)要求：使學(xué)生了解CPLD/FPGA的結(jié)構(gòu)及工作原理；了解CPLD/FPGA的引腳分類及工作電平。重點(diǎn)：CPLD/FPGA的結(jié)構(gòu)及工作原理難點(diǎn)：CPLD/FPGA的結(jié)構(gòu)及工作原理2023.Quartus軟件使用3.1Quartus環(huán)境下原理圖輸入法及程序輸入法的設(shè)計和操作流程3.2宏功能模塊的定制教學(xué)要求：使學(xué)生熟練掌握Quartus環(huán)境下設(shè)計輸入（含原理圖輸入法和程序文本輸入法）、項目建立、項目編譯、項目仿真（功能仿真、時序仿真）、引腳鎖定、下載調(diào)試等全過程操作；掌握常用宏功能模塊的定制方法；重點(diǎn)：Quartus環(huán)境下設(shè)計輸入、項目建立、項目編譯、項目仿真（功能仿真、時序仿真）、引腳鎖定、下載調(diào)試等操作全過程難點(diǎn)：仿真設(shè)置2034.VHDL程序設(shè)計4.1VHDL語言基礎(chǔ)4.2簡單組合邏輯電路設(shè)計4.3簡單時序邏輯電路設(shè)計教學(xué)要求：使學(xué)生逐步學(xué)習(xí)和掌握VHDL的基本語法知識，并通過常用組合邏輯電路及時序邏輯電路的設(shè)計練習(xí)，鞏固所學(xué)語法知識。重點(diǎn)：VHDL基本語法知識難點(diǎn)：VHDL的特殊語句使用10045.數(shù)字系統(tǒng)設(shè)計5.1計數(shù)器設(shè)計5.2分頻器設(shè)計5.3頻率計設(shè)計5.4數(shù)字鐘設(shè)計教學(xué)要求：使學(xué)生掌握任意進(jìn)制BCD計數(shù)器及自然二進(jìn)制計數(shù)器的設(shè)計；掌握任意整數(shù)分頻器的設(shè)計；掌握頻率計的相關(guān)知識和設(shè)計構(gòu)思；掌握全功能數(shù)字鐘的設(shè)計。重點(diǎn)：計數(shù)器、分頻器、頻率計、數(shù)字鐘等數(shù)字系統(tǒng)的設(shè)計難點(diǎn)：頻率計設(shè)計885合計2482.實(shí)驗(yàn)部分實(shí)驗(yàn)部分的教學(xué)內(nèi)容、基本要求與學(xué)時分配見表3。表3實(shí)驗(yàn)項目、實(shí)驗(yàn)內(nèi)容與學(xué)時實(shí)驗(yàn)項目實(shí)驗(yàn)內(nèi)容和要求實(shí)驗(yàn)學(xué)時對應(yīng)的課程目標(biāo)1.BCD計數(shù)器設(shè)計實(shí)驗(yàn)內(nèi)容：學(xué)習(xí)實(shí)驗(yàn)箱使用，然后設(shè)計一個365進(jìn)制BCD計數(shù)器并在實(shí)驗(yàn)箱上驗(yàn)證。實(shí)驗(yàn)要求：理解實(shí)驗(yàn)箱結(jié)構(gòu)組成、工作原理和使用方法，完成程序輸入、建立項目、編譯。仿真、引腳鎖定、程序下載等全程操作。22、3、4、52.分頻器設(shè)計實(shí)驗(yàn)內(nèi)容：設(shè)計一個任意整數(shù)倍分頻器。實(shí)驗(yàn)要求：完成程序輸入、建立項目、編譯。仿真、引腳鎖定、程序下載等全程操作。22、3、4、53.頻率計設(shè)計實(shí)驗(yàn)內(nèi)容：設(shè)計一個測頻上限為100MHz的頻率計，用8個數(shù)碼管顯示頻率值。實(shí)驗(yàn)要求：完成程序輸入、建立項目、編譯。仿真、引腳鎖定、程序下載等全程操作。22、3、4、54.數(shù)字鐘設(shè)計實(shí)驗(yàn)內(nèi)容：設(shè)計一個全功能電子鐘。實(shí)驗(yàn)要求：完成程序輸入、建立項目、編譯。仿真、引腳鎖定、程序下載等全程操作。22、3、4、5合計8五、教學(xué)方法及手段本課程以課堂講授為主，輔之以實(shí)驗(yàn)教學(xué)。同時，開設(shè)有線上課程，線上和線下教學(xué)相結(jié)合。課堂教學(xué)部分：對不同的教學(xué)章節(jié)采用適當(dāng)?shù)姆椒?。對EDA技術(shù)介紹、CPLD/FPGA基本結(jié)構(gòu)和工作原理等章節(jié)，采用PPT講解、視頻播放、課堂討論等方法；對VHDL語法知識章節(jié)，采用PPT集中講解語法，同時結(jié)合一個個小的實(shí)例對語法知識點(diǎn)進(jìn)行逐個消化吸收的方法；對Quartus軟件操作章節(jié)，采用課堂演示、實(shí)驗(yàn)強(qiáng)化的方法；對數(shù)字系統(tǒng)設(shè)計章節(jié)，采用項目化教學(xué)方式，以一個一個專題的方式，進(jìn)行教學(xué)。實(shí)驗(yàn)教學(xué)環(huán)節(jié)：著重訓(xùn)練運(yùn)用Quartus軟件和VHDL語言進(jìn)行數(shù)字系統(tǒng)的設(shè)計。每個實(shí)驗(yàn)項目都包含了設(shè)計文件輸入、設(shè)計文件保存、項目建立、項目編譯、項目仿真、鎖定引腳以及程序下載等操作。學(xué)生通過全流程的操作實(shí)踐和強(qiáng)化，可以更深刻地理解和掌握層次化的設(shè)計方法。實(shí)驗(yàn)課采用教師講授和學(xué)生動手實(shí)踐的方法；在實(shí)驗(yàn)前學(xué)生應(yīng)復(fù)習(xí)和掌握與本實(shí)驗(yàn)有關(guān)的教學(xué)內(nèi)容、認(rèn)真閱讀實(shí)驗(yàn)指導(dǎo)書；在實(shí)驗(yàn)中要嚴(yán)格遵守實(shí)驗(yàn)紀(jì)律，按操作規(guī)程使用儀器；實(shí)驗(yàn)結(jié)束后，按規(guī)定對儀器進(jìn)行維護(hù)保養(yǎng)；每完成一項實(shí)驗(yàn)，要認(rèn)真完成一份實(shí)驗(yàn)報告。線上課程建設(shè)方面：教學(xué)大綱、教學(xué)參考書、理論教學(xué)PPT、項目化開發(fā)流程及相關(guān)資料、實(shí)驗(yàn)指導(dǎo)書、實(shí)驗(yàn)操作視頻等相關(guān)資料，全部上網(wǎng)供學(xué)生學(xué)習(xí)。同時，課堂表現(xiàn)、作業(yè)、章節(jié)測驗(yàn)等過程化考核環(huán)節(jié)均以學(xué)習(xí)通線上方式進(jìn)行。六、課程資源1.推薦教材：（1）張瑾.EDA技術(shù)及應(yīng)用(第二版)[M].北京:清華大學(xué)出版社,2018.（2）潘松.EDA技術(shù)實(shí)用教程-VHDL版(第六版)[M].北京:科學(xué)出版社,2018.（3）謝海霞,孫志雄.EDA技術(shù)與應(yīng)用(第二版)[M].北京:北京航空航天大學(xué)出版社,2019.（4）陳福彬,王麗霞.EDA技術(shù)與VHDL實(shí)用教程[M].北京:清華大學(xué)出版社,2021.2.參考書：（1）李莉.深入理解FPGA電子系統(tǒng)設(shè)計-基于QuartusPrime與VHDL的AlteraFPGA設(shè)計[M].北京:清華大學(xué)出版社,2020.（2）梅雪松等.FPGA設(shè)計與驗(yàn)證[M].北京:北京航空航天大學(xué)出版社,2021.（3）李德明.FPGA設(shè)計與項目化開發(fā)實(shí)戰(zhàn)[M].武漢:華中科技大學(xué)出版社,2021.（4）石侃.詳解FPGA:人工智能時代的驅(qū)動引擎[M].北京:清華大學(xué)出版社,2021.（5）何賓.XilinxFPGA權(quán)威設(shè)計指南:基于Vivado2018集成開發(fā)環(huán)境[M].北京:電子工業(yè)出版社,2018.（6）吳厚航.FPGA/CPLD邊練邊學(xué)-快速入門Verilog/VHDL(第二版)[M].北京:北京航空航天大學(xué)出版社,2017.（7）趙艷華.實(shí)例講解-基于QuartusII的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計快速入門[M].北京:電子工業(yè)出版社,2017.（8）孫其功.深度神經(jīng)網(wǎng)絡(luò)FPGA設(shè)計與實(shí)現(xiàn)[M].西安:西安電子科技大學(xué)出版社,2020.3.期刊：（1）中國集成電路,國家工業(yè)和信息化部（2）電子技術(shù)應(yīng)用,華北計算機(jī)系統(tǒng)工程研究所（3）電子測量技術(shù),北京無線電技術(shù)研究所（4）自動化與儀表,天津市工業(yè)自動化儀表研究所（5）現(xiàn)代電子技術(shù),陜西電子雜志社,陜西省電子技術(shù)研究所（6）ScienceChinaTechnologicalSciences,中國科學(xué)院4.網(wǎng)絡(luò)資源：（1）英特爾官網(wǎng)FPGA頁面./content/www/cn/zh/products/overview.html（2）萊蒂斯官網(wǎng)./（3）賽靈思中國網(wǎng)站./七、課程考核對課程目標(biāo)的支撐課程成績由過程性考核成績和期末考核成績兩部分構(gòu)成，具體考核/評價細(xì)則及對課程目標(biāo)的支撐關(guān)系見表4。表4課程考核對課程目標(biāo)的支撐考核環(huán)節(jié)占比考核/評價細(xì)則課程目標(biāo)12345過程性考核課堂表現(xiàn)8（1）根據(jù)出勤情況及課堂表現(xiàn)進(jìn)行考核，滿分100分；（2）以該項成績乘以20%，計入過程性考核成績；（3）以該項成績乘以20%再乘以40%，計入總成績。√√√√√11132實(shí)驗(yàn)12（1）根據(jù)每次實(shí)驗(yàn)的預(yù)習(xí)情況、操作情況和結(jié)果分析情況進(jìn)行評分，每次實(shí)驗(yàn)的滿分為100分；（2）取各次實(shí)驗(yàn)成績的平均值作為實(shí)驗(yàn)成績；（3）以實(shí)驗(yàn)成績乘以30%，計入過程性考核成績；（4）以實(shí)驗(yàn)成績乘以30%再乘以40%，計入總成績?！獭獭獭獭?2243作業(yè)12（1）主要考核學(xué)生對各章節(jié)知識點(diǎn)的復(fù)習(xí)、理解和掌握程度，滿分100分；（2）每次作業(yè)單獨(dú)評分，取各次成績的平均值作為此環(huán)節(jié)的最終成績；（3）以作業(yè)成績乘以30%，計入過程性考核成績；（4）以作業(yè)成績乘以30%再乘以40%，計入總成績。√√√√1254章節(jié)測驗(yàn)8（1）主要考核學(xué)生對各章節(jié)知識綜合應(yīng)用和掌握的程度，滿分100分；（2）每次測驗(yàn)單獨(dú)評分，取各次成績的平均值作為此環(huán)節(jié)的最終成績；（3）以測驗(yàn)成績乘以20%，計入過程性考核成績；（4）以測驗(yàn)成績乘以20%再乘以40%，計入總成績?！獭?3期末考核60（1）期末考核滿分為100分；（2）視大作業(yè)、論文或上機(jī)考試等考核方式的具體完成情況，參考評分標(biāo)準(zhǔn)進(jìn)行評分；（3）以期末考核成績乘以60%后，計入總成績。√√√√√3692715合計：100分611124427八、考核與成績評定1.考核方式及成績評定考核方式：本課程為專業(yè)選修課，考核方式為考查，考核包括過程性考核和期末考核兩個方面?？己艘螅哼^程性考核包括課堂表現(xiàn)、實(shí)驗(yàn)、作業(yè)、章節(jié)測驗(yàn)等環(huán)節(jié)；期末考核則可以采用大作業(yè)、論文或者上機(jī)考試等多種方式。每學(xué)期具體采用何種考核方式，由任課教師視學(xué)校要求及實(shí)際情況酌情而定，不管采用何種考核方式，考核文檔及相關(guān)材料均應(yīng)按學(xué)校要求齊備。成績評定：課程總成績由過程性考核成績和期末考核成績兩部分組成。其中：過程性考核成績滿分為100分，共包含課堂表現(xiàn)、實(shí)驗(yàn)、作業(yè)、章節(jié)測驗(yàn)四項，每項滿分100分，分別按照各自占比：課堂表現(xiàn)（20%）、實(shí)驗(yàn)（30%）、作業(yè)（30%）、章節(jié)測驗(yàn)（20%），計入過程性考核成績。過程性考核成績計算出來以后，再按照其在課程總成績中的占比（40%）計入課程總成績。期末考核部分滿分為100分，在課程總成績中占比為60%，期末考核成績乘以該系數(shù)后，計入課程總成績。2.過程性考核成績的標(biāo)準(zhǔn)過程性考核方式重點(diǎn)考核內(nèi)容、評價標(biāo)準(zhǔn)、所占比重見表5。表5過程性考核方式評價標(biāo)準(zhǔn)考核方式所占比重(%)100＞x≥9090＞x≥8080＞x≥7070＞x≥60x＜60課堂表現(xiàn)20課堂紀(jì)律非常好；學(xué)習(xí)積極性非常高；學(xué)習(xí)通出勤率≥90%；由以上三方面綜合評定課堂紀(jì)律良好；學(xué)習(xí)積極性很高；90%＞出勤率≥80%；由以上三方面綜合評定課堂紀(jì)律較好；學(xué)習(xí)積極性較高；80%＞出勤率≥70%；由以上三方面綜合評定課堂紀(jì)律一般；學(xué)習(xí)積極性一般；70%＞出勤率≥60%；由以上三方面綜合評定課堂紀(jì)律較差；學(xué)習(xí)積極性較低；出勤率＜60%；由以上三方面綜合評定作業(yè)30作業(yè)完整，準(zhǔn)確率≥90%作業(yè)完整，90%＞準(zhǔn)確率≥80%不交作業(yè)2次以內(nèi)，準(zhǔn)確率≥70%不交作業(yè)4次以內(nèi)，準(zhǔn)確率≥60%不交作業(yè)5次以上，準(zhǔn)確率＜60%實(shí)驗(yàn)30實(shí)驗(yàn)預(yù)習(xí)