數(shù)電課件版1 - 7二章門電路

一、門電路的概念

實現(xiàn)基本邏輯運算和常用復合邏輯運算的電子電路與或非與非或非異或與或非概述與門或門非門與非門或非門異或門與或非門1二、邏輯變量與兩狀態(tài)開關低電平高電平斷開閉合高電平3V低電平0V二值邏輯:所有邏輯變量只有兩種取值(1或

0)。數(shù)字電路:通過電子開關

S的兩種狀態(tài)(開或關)獲得高、低電平，用來表示

1或

0。3V3V邏輯狀態(tài)1001S可由二極管、三極管或MOS管實現(xiàn)2三、高、低電平與正、負邏輯負邏輯正邏輯0V5V2.4V0.8V

高電平和低電平是兩個不同的可以截然區(qū)別開來的電壓范圍。010V5V2.4V0.8V103四、分立元件門電路和集成門電路①

分立元件門電路：用分立的元器件和導線連接起來構(gòu)成的門電路。②

集成門電路：

把構(gòu)成門電路的元器件和連線，都制作在一塊半導體芯片上，再封裝起來。常用：CMOS和

TTL

集成門電路4五、數(shù)字集成電路的集成度一塊芯片中含有等效邏輯門或元器件的個數(shù)小規(guī)模集成電路SSI(SmallScaleIntegration)<10門/片或<100元器件/片中規(guī)模集成電路MSI(MediumScaleIntegration)10~99門/片或100~999元器件/片大規(guī)模集成電路LSI

(LargeScaleIntegration)

100~9999門/片或1000~99999元器件/片超大規(guī)模集成電路VLSI(VeryLargeScaleIntegration)>10000門/片或>100000元器件/片562.1.1理想開關的開關特性一、靜態(tài)特性①斷開②閉合SAK2.1半導體二極管、三極管和MOS管的開關特性7SAK2.1半導體二極管、三極管和MOS管的開關特性二、動態(tài)特性①開通時間：②關斷時間：閉合）（斷開斷開）（閉合普通開關：靜態(tài)特性好，動態(tài)特性差半導體開關：靜態(tài)特性較差，動態(tài)特性好幾百萬/秒幾千萬/秒82.1.2半導體二極管的開關特性一、靜態(tài)特性①外加正向電壓(正偏)二極管導通(相當于開關閉合)②外加反向電壓(反偏)二極管截止(相當于開關斷開)硅二極管伏安特性陰極A陽極KPN結(jié)-AK+P區(qū)N區(qū)++++++++--------正向?qū)▍^(qū)反向截止區(qū)反向擊穿區(qū)0.50.7/mA/V01.結(jié)構(gòu)示意圖、符號和伏安特性9D+-+-2.二極管的開關作用：[例]uO=0VuO=2.3V電路如圖所示，試判別二極管的工作狀態(tài)及輸出電壓。二極管截止二極管導通[解]D0.7V+-10二、動態(tài)特性1.二極管的電容效應結(jié)電容C

j擴散電容CD2.二極管的開關時間電容效應使二極管的通斷需要一段延遲時間才能完成tt00(反向恢復時間)≤ton—開通時間toff—關斷時間1112一、靜態(tài)特性NPN2.1.3半導體三極管的開關特性發(fā)射結(jié)集電結(jié)發(fā)射極emitter基極base集電極collectorbiBiCec(電流控制型)1.結(jié)構(gòu)、符號和輸入、輸出特性NNP(Transistor)(1)

結(jié)構(gòu)示意圖和符號132.半導體三極管的開關應用發(fā)射結(jié)反偏T截止發(fā)射結(jié)正偏T導通+

RcRb+VCC

(12V)+uo

iBiCTuI3V-2V2k

2.3k

放大還是飽和？14飽和導通條件：+

RcRb+VCC

+12V+uo

iBiCTuI3V-2V2k

2.3k

≤因為所以15二、動態(tài)特性3-2t00.9ICS0.1ICSt030.3t01617補充：（1）N溝道增強型MOS場效應管1.結(jié)構(gòu)P型襯底N+N+BGSDSiO2源極S漏極D襯底引線B柵極G2.符號2.1.4MOS管的開關特性182.MOS管的開關作用：(1)N溝道增強型MOS管+VDD+10VRD20k

BGDSuIuO+VDD+10VRD20k

GDSuIuO開啟電壓UTN=2ViD+VDD+10VRD20k

GDSuIuORONRD19(2)P溝道增強型MOS管-VDD-10VRD20k

BGDSuIuO-VDD-10VRD20k

GDSuIuO-VDD-10VRD20k

GDSuIuO開啟電壓UTP=-2ViD20二、動態(tài)特性1.MOS管極間電容柵源電容C

GS柵漏電容CGD

在數(shù)字電路中，這些電容的充、放電過程會制約MOS管的動態(tài)特性，即開關速度。漏源電容CDS1~3pF0.1~1pF21VDDt00.9ID0.1IDt0VDDt02.開關時間開通時間關斷時間2223uYuAuBR0D2D1+VCC+10V2.2分立元器件門電路2.2.1二極管與門和或門一、二極管與門3V0V符號:與門（ANDgate)ABY&0V0VUD=0.7V0V3V3V0V3V3V真值表ABY000110110001Y=AB電壓關系表uA/VuB/VuY/VD1D200033033導通導通0.7導通截止0.7截止導通0.7導通導通3.724二、二極管或門uY/V3V0V符號:或門（ORgate)ABY≥10V0VUD=0.7V0V3V3V0V3V3VuYuAuBROD2D1-VSS-10V真值表ABY000110110111電壓關系表uA/VuB/VD1D200033033導通導通-0.7截止導通2.3導通截止2.3導通導通2.3Y=A+B25正與門真值表正邏輯和負邏輯的對應關系：ABY000110110001ABY=AB&負或門真值表ABY111001001110AB≥1同理：正或門負與門26一、半導體三極管非門T截止T導通2.2.2三極管非門（反相器）飽和導通條件:+VCC+5V1k

RcRbT+-+-uIuO4.3k

β

=30iBiCT飽和因為所以27電壓關系表uI/VuO/V0550.3真值表0110AY符號函數(shù)式+VCC+5V1k

RcRbT+-+-uIuO4.3k

β

=30iBiC三極管非門:AY1AY28uYuAuBR0D2D1+VCCY=ABuYuAuBROD2D1-VSSY=A+B二極管與門和或門復習：半導體三極管非門+VCCRcRbT+-+-uIuOiBiC復習：二、MOS三極管非門MOS管截止2.MOS管導通（在可變電阻區(qū)）真值表0110AY+VDD+10VRD20k

BGDSuIuO1.+-uGS+-uDS故31+VDD+10VB1G1D1S1uAuYTNTPB2D2S2G2VSS+-uGSN+-uGSP2.3CMOS集成門電路2.3.1CMOS反相器一、電路組成及工作原理AY10V+10VuAuGSNuGSPTNTPuY0V<UTN<UTP截止導通10V10V>UTN>UTP導通截止0VUTN=2VUTP=-2V+10VRONPuY+VDD10VSTNTP+10VRONNuY+VDD0VSTNTP33二、靜態(tài)特性1.電壓傳輸特性：iD+VDDB1G1D1S1+uI-uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNHAB段：uI<UTN，uO=VDD、iD

0，功耗極小。0uO/VuI/VTN截止、TP導通，BC段：TN導通，uO略下降。CD段：TN、TP均導通。DE、EF段：與

BC、AB段對應，TN、TP的狀態(tài)與之相反。轉(zhuǎn)折電壓指為規(guī)定值時，允許波動的最大范圍。UNL：輸入為低電平時的噪聲容限。UNH：輸入為高電平時的噪聲容限。=0.3VDD噪聲容限：342.電流傳輸特性：iD+VDDB1G1D1S1+uI-uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNH0uO/VuI/VABCDEF0iD/mAuI/VUTH電壓傳輸特性電流傳輸特性AB、EF段：

TN、TP總有一個為截止狀態(tài)，故iD

0。CD段：

TN、Tp均導通，流過兩管的漏極電流達到最大值iD=iD（max)

。閾值電壓：UTH=0.5VDD（VDD=3~18V）352.3.2CMOS與非門、或非門、與門和或門A

BTN1TP1

TN2TP2Y00011011截通截通通通通截截通截截截截通通1110與非門一、CMOS與非門uA+VDD+10VVSSTP1TN1TP2TN2ABYuBuYAB&00100111Y=36或非門二、CMOS或非門uA+VDD+10VVSSTP1TN1TN2TP2ABYuBuYA

BTN1TP1

TN2TP2Y00011011截通截通通通通截截通截截截截通通1000AB≥10010011137三、CMOS與門和或門1.CMOS與門AB&Y1+VDDVSSTP1TN1TP2TN2ABYABY&+VDDB1G1D1S1ATNTPB2D2S2G2VSS382.CMOS或門Y1+VDDB1G1D1S1ATNTPB2D2S2G2VSSAB≥1ABY≥1+VDDVSSTP1TN1TN2TP2ABY39四、帶緩沖的

CMOS與非門和或非門1.基本電路的主要缺點①電路的輸出特性不對稱：當輸入狀態(tài)不同時，輸出等效電阻不同。②電壓傳輸特性發(fā)生偏移，導致噪聲容限下降。2.帶緩沖的門電路在原電路的輸入端和輸出端加反相器。1ABY與非門或非門同理緩沖或非門與非門緩沖&11402.3.3CMOS與或非門和異或門一、CMOS與或非門1.電路組成：&&&ABCD&≥1YABCDY12.工作原理：

由CMOS基本電路(與非門和反相器)組成。41二、CMOS異或門1.電路組成：&&&ABY2.工作原理：&YAB=1

由CMOS基本電路(與非門)組成。422.3.4CMOS傳輸門、三態(tài)門和漏極開路門一、CMOS傳輸門(雙向模擬開關)1.電路組成及符號：TPCVSS+VDDIO/uuOI/uuTNCIO/uuOI/uuTG2.工作原理：TN、TP均導通，TN、TP均截止，導通電阻小(幾百歐姆)關斷電阻大(≥109

)(TG門—TransmissionGate)①②43二、CMOS三態(tài)門1.電路組成+VDDVSSTP2TN1TP1AYTN212.工作原理Y與上、下都斷開TP2、TN2均截止Y=Z(高阻態(tài)—非1非0)TP2、TN2均導通011使能端

010控制端低電平有效(1或0)3.邏輯符號或YA1ENYA1ENEN控制端高電平有效①②44三、CMOS漏極開路門(OD門

—

OpenDrain)1.電路組成BA&1+V

DDYBGDSTNVSSRD外接YAB&符號①漏極開路，工作時必須外接電源和電阻。2.主要特點②可以實現(xiàn)線與功能：輸出端用導線連接起來實現(xiàn)與運算。YCD&P1P2+V

DDYRD③

可實現(xiàn)邏輯電平變換：④

帶負載能力強。452.4TTL集成門電路（Transistor—TransistorLogic）2.4.1TTL反相器一、電路組成及工作原理+VCC(5V)R1uIuo4k

AD1T1T2T3T4DR21.6k

R31k

R4130

Y輸入級中間級輸出級D1—保護二極管防止輸入電壓過低。當uI<-0.5~-0.7V時，D1

導通，uI

被鉗制在-0.5~-0.7V，不可能繼續(xù)下降。1.電路組成

因為D1只起保護作用，不參加邏輯判斷，為了便于分析，今后在有些電路中將省去。472.工作原理+VCC(5V)R1uIuo4k

AT1T2T3T4DR21.6k

R31k

R4130

Y0VT1的基極電壓無法使

T2和T4

的發(fā)射結(jié)導通T1深度飽和T2、T4截止，iC1=0RL拉電流T3、D

導通0V3.6V0V0.7V0V負載的等效電阻iC15V因為所以則①48+VCC(5V)R1uIuo4k

AT1T2T3T4DR21.6k

R31k

R4130

Y2.工作原理ebc因為

:uE>uB>uC，即發(fā)射結(jié)反偏集電結(jié)正偏iii=βiib=(1+βi)ibc

e

3.6V1.4V0.7V②T1倒置放大狀態(tài)T2飽和，T3、D均截止T4飽和導通uO=UCES4≤0.3V1V0.3V0.3uI/VuO/V03.63.60.3則所以49+VCC+5VR14k

AD2T1T2T3T4DR21.6k

R31k

R4130

Y輸入級中間級輸出級D1BT1—多發(fā)射極三極管e1e2bc等效電路：1.A、B只要有一個為00.3V1VT2、T4截止5VT3、D

導通3.6V2.4.2TTL與非門和其它邏輯門電路一、TTL與非門2.A、B

均為1理論：實際：T2、T4導通T3、D

截止uO=UCES4≤0.3V3.6V3.6V0.7V1V0.3V4.3V+VCC+5V4k

AD2T1T2T3T4D1.6k

1k

130

Y輸入級中間級輸出級D1BR1R2R3R43.6V3.6V4.3V2.1VRL+VCC0.7V1V0.3V整理結(jié)果：1110ABY00011011與非門AB&50二、TTL或非門iB1+VCC+5VR1AD1T1T2T3T4DR2R3R4YR

1BD1

T1

T2

i

B1輸入級中間級輸出級1.A、B只要有一個為1T2、T4飽和T3、D

截止uO=0.3V，Y=05V2.1V1V1V1V0.3V3.6V2.A、B

均為0iB1、i

B1分別流入T1、T

1

的發(fā)射極T2、T

2均截止則T4截止T3、D

導通3.6V0.3V0.3V0.3V整理結(jié)果：1000ABY00011011或非門AB≥1其它邏輯門原理相似。512.4.3TTL集電極開路門和三態(tài)門一、集電極開路門—OC門(OpenCollectorGate)+VCC+5VR1AD2T1T2T4R2R