電子類公司招聘筆試題_第1頁
電子類公司招聘筆試題_第2頁
電子類公司招聘筆試題_第3頁
電子類公司招聘筆試題_第4頁
電子類公司招聘筆試題_第5頁
已閱讀5頁,還剩11頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1基爾霍夫定理的內(nèi)容是什么?(仕蘭微電子3、最基本的如三極管曲線特性(未知4、描述反饋電路的概念,列舉他們的應用(仕蘭微電子6、放大電路的頻率補償?shù)哪康氖鞘裁?,有哪些方法?(仕蘭微電子7、頻率響應,如:怎么才算是穩(wěn)定的,如何改變頻響曲線的幾個方法(未知8、給出一個查分運放,如何相位補償,并畫補償后的波特圖(凹凸10YY-,求共模分量和差模分量(未知11、畫差放的兩個輸入管(凹凸12(仕1310倍的放大器(未知14、給出一個簡單電路,讓你分析輸出電壓的特性(就是個積分電路),時間(Infineon筆試試題3232Y=A*BCcmos電路圖(科廣試題15RCRCCR上電壓,delay,寫出決定最大時鐘的因素,同時給出表達式(VIA2003.11.06上海筆試試題)18、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點(VIA2003.11.06上海筆試試題19Mux,timing(VIA2003.11.06題22、卡諾圖寫出邏輯表達使(VIA2003.11.06上海筆試試題23F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)的和(威盛24、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-wellprocess.Plotitstransfercurve(Vout-Vin)AndalsoexplaintheoperationregionofPMOSandNMOSforeachsegmentofthetransfercurve?(circuitdesign-beijing-03.11.09)25、TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefinetherationofchannelwidthPMOSandNMOSand26PN管的寬長比大?(仕蘭微電子27mos管搭出一個二輸入與非門(揚智電子筆試28、pleasedrawthetransistorlevelschematicofacmos2inputANDgateandexplainwhichinputhasfasterres0824ponseforoutputrisingedge.(lessdelaytime)(circuitdesign-beijing-03.11.09)29NOT,NAND,NORtransistorlevel的電路(Infineon筆試30CMOStow-to-onemuxgate(VIA2003.11.06上海筆試試題31muxinv實現(xiàn)異或(飛利浦-大唐筆試5454D觸發(fā)器、與或非門組成二分頻電路?(東信筆試33cmosabcd(飛利浦-大唐筆試34CMOSY=A*BC(DE)(仕蘭微電子3541F(x,y,z)=xzyz’(未知36f=xxxxxxxxxxxxxxxxx用最少數(shù)量的與非門實現(xiàn)(實際上就是化簡37NOT,NAND,NOR組成的原理圖,根據(jù)輸入波形畫出各點波形筆試2)AND3)OR4)NAND5)NOR6)XOR答案:NAND(未知39、用與非門等設計全加法器(華為40、給出兩個門電路讓你分析異同(華為41AB波形為…(仕蘭微電子42、A,B,C,D,EF(A,B,C,D,E10多,那F1F0),用與非門實現(xiàn),輸入數(shù)目沒有限制(未知)43D觸發(fā)器的功能(揚智電子筆試44、用傳輸門和倒向器搭一個邊沿觸發(fā)器(揚智電子筆試45D觸發(fā)器(VIA2003.11.06上海筆試試題46DFF的結構圖,verilog實現(xiàn)之(威盛47CMOSD鎖存器的電路圖和版圖(未知48、DD鎖存器的區(qū)別(新太硬件面試)49latchfilp-flop的異同(未知)50、LATCHDFF的概念和區(qū)別(未知51、latchregister的區(qū)別,register.latch如何產(chǎn)生的(南山之橋)52D觸發(fā)器做個二分顰的電路.又問什么是狀態(tài)圖(華為)53D2倍分頻的邏輯電路?(漢王筆試outputoutput55、Howmanyflip-flopcircuitsareneededtodivideby16?(Intel)1656filp-floplogic-gate1carryincurrent-stagecarryout和next-stage.(未知)57D4進制的計數(shù)(華為58NJohnsonCounter,N=5(南山之橋597進制循環(huán)計數(shù)器,15進制的呢?(仕蘭微電子賦值的區(qū)別(南山之橋62Dverilogmodule(揚智電子筆試)moduledff8(clk,res0824et,d,q);inputinputres0824et;input[7:0]d;output[7:0]reg[7:0]always@(posedgeclkorposedgeres0824et)q<=q<=d;63D2Verilog描述?(漢王筆試moduledivide2(clk,clk_o,res0824et);inputclk,res0824et;wirein;regoutalways@(posedgeclkorposedgeres0824et)if(res0824et)out<=0;out<=in;assignin=~out;assignclk_o=out;64、可編程邏輯器件在現(xiàn)代電子設計中越來越重要,請問:a)你所知道的可編程邏輯器件有哪些?VHDLVERILOG、ABLE8D觸發(fā)器邏輯(漢王筆試moduledff8(clk,res0824et,d,q);inputclk;inputres0824et;inputd;outputq;regq;always@(posedgeclkorposedgeres0824et)q<=q<=7979DRAM的原理圖(205965HDL描述四位的全加法器、5分頻電路(仕蘭微電子66VERILOGVHDL10進制計數(shù)器(未知67VERILOGVHDLglitch(未知2003.11.06上海筆試試題69、描述一個交通信號燈的設計(仕蘭微電子701,2,55分錢(揚智電子筆試71soda水的,只能投進三種硬幣,要正確的找回錢數(shù)(1)(有限狀態(tài)機);(2)verilogfpga設計的要求(未知7210510分兩種,并考慮找零:(1)7310010串的狀態(tài)圖,verilog實現(xiàn)之(威盛74FSM101101的序列檢測模塊(南山之橋a為輸入端,ba1101b10a:b:statemachineRTLstatemachine(未知76verilog/vhdlfifo控制器(包括空,滿,半滿信號)(飛利浦-大唐筆試)77、現(xiàn)有一用戶需要一種集成電路產(chǎn)品,要求該產(chǎn)品能夠實現(xiàn)如下功能:y=lnx,其中,x4位二進78、sram,falshmemorydram的區(qū)別?(新太硬件面試66FPGA等可編程邏輯器件設計流程(仕蘭微面試題目refres0824htime5個問題,記不起來了(降低溫度,增大電容存儲容量(Infineon筆試80、PleasedrawschematicofacommonSRAMcellwith6transistors,pointoutwhichnodescanstoredataandwhichnodeiswordlinecontrol?(circuitdesign-beij81、名詞:sram,ssram,sdram名詞IRQ:InterruptReQuestBIOS:BasicInputOutputSystemUSB:UniversalSerialBusVHDL:VHICHardwareDescriptionLanguageSDR:SingleDataRate壓控振蕩器的英文縮寫(VCO)動態(tài)隨機存儲器的英文縮寫VCO(壓控振蕩器)RAM(動態(tài)隨機存儲器),F(xiàn)IRIIRDFT(離散傅立葉變換)或者是中文的,比如:a.量化誤差b.直方圖c.白平衡二、IC設計基礎(流程、工藝、版圖、器件12、FPGAASIC的概念,他們的區(qū)別(未知)答案:FPGAASIC3OTP片、掩膜片,兩者的區(qū)別何在?(仕蘭微面試題目4、你知道的集成電路設計的表達方式有哪幾種?(仕蘭微面試題目5、描述你對集成電路設計流程的認識(仕蘭微面試題目vhdvhd7、ICeda工具(未知8RTLsynthesistapeoutflow,tool.(未知)9、Asicdesignflow(VIA2003.11.06上海筆試試題)10asic前期設計的流程和相應的工具(威盛IC開發(fā)流程:1.)代碼輸入(designvhdlveriloghdl代碼語言輸入工具:SUMMITVISUALHDLMENTOR圖形輸入:composer(cadence);viewlogic(viewdraw)2.)電路仿真(circuitsimulation)vhdVerolog:CADENCEVerolig-XLSYNOPSYSVCSMENTORModle-VHDL:CADENCENC-vhdlSYNOPSYSVSSMENTORModle-***ANTIHSpicepspice,spectremicromicrowave:eesofthp3.)邏輯綜合(synthesistools)2929schematicnote(?),越多越好(凹凸的題目和面試慮的門沿(gatesdelay)反標到生成的門級網(wǎng)表中,返回電路仿真階段進行再仿真最終仿真結果生成的網(wǎng)表12、請簡述一下設計后端的整個流程?(仕蘭微面試題目14、描述你對集成電路工藝的認識(仕蘭微面試題目150.25,0.18指的是什么?(仕蘭微面試題目16、請描述一下國內(nèi)的工藝現(xiàn)狀(仕蘭微面試題目17、半導體工藝中,摻雜有哪幾種方式?(仕蘭微面試題目18CMOS電路中閂鎖效應產(chǎn)生的過程及最后的結果?(仕蘭微面試題目)19latch-upAntennaeffect和其預防措施.(未知)20Latchup?(科廣試題)21、什么叫窄溝效應?(科廣試題)(仕蘭微面試題目23COMSNPN管,N阱的阱電位的連接有什么要求?(仕蘭微面24CMOSCROSS-OVER圖(應該是縱剖面圖),給出所有可能的傳輸特性和轉移特性(Infineon筆試試題)25interver為例,NCMOSprocess流程,并畫出剖面圖(科廣試題26、Pleaseexplainhowwedescribetheres0824istanceinsemiconductor.Comparetheres0824istanceofametal,polyanddiffusionintranditionalCMOSprocess.(circuitdesign-beijing-03.11.09)27mos一半工作在什么區(qū)(凹凸的題目和面試28p-bulknmos截面圖(凹凸的題目和面試MOVMOV30ic設計中怎樣加以克服和利用(未知31MOS管物理特性感覺一般不大會作為筆試面試題,因為全是微電子物理,公式推導太IC設計的話需要熟悉的軟件Cadence,Synopsys,Avant,UNIX當然也要32、unixcp-r,rm,uname(揚智電子筆試 380518*16鍵盤加驅動八個數(shù)碼管(共陽)的原理圖(仕蘭微面試題目4、PCI總線的含義是什么?PCI總線的主要特點是什么?(仕蘭微面試題目5、中斷的概念?簡述中斷的過程(仕蘭微面試題目6、如單片機中斷幾個/類型,編中斷程序注意什么問題;(未知K7-K0P1口相連(開關撥到下方時為"0",撥到上方時為"1"N),N/256(仕MOVLOOP1:MOV緩沖器)(漢王筆試LOOP2:MOVSUBBA,R3JNZSKP1SKP1:MOVC,70HMOVP3.4,CACALLDELAYAJMP9、WhatisPCChipset?(揚智電子筆試)CPUISA/PCI/AGP插槽、ECC糾錯等支持KBC(鍵盤控制器)、RTC(實時時鐘控制器)、USB(通用串行總線)、Ultra為主橋(HostBridge)除了最通用的南北橋結構外,目前芯片組正向更高級的加速集線架構發(fā)展,Intel8xx系列芯片組就IDE接口、音效、MODEMUSB直接接入主芯片,能夠提供PCI266MB/s10cpucpu如何工作,流水線之類的問題(未知11、計算機的基本組成部分及其各自的作用(東信筆試題該系統(tǒng)是否為穩(wěn)定系統(tǒng);c.該系統(tǒng)是否為穩(wěn)定系統(tǒng);c.FIR數(shù)字濾波器的差分方程;(未知5、DSPDSP結構圖(dsp13、cache的主要部分什么的(VIA2003.11.06上海筆試試題14、同步異步傳輸?shù)牟町悾ㄎ粗?5、串行通信與同步通信異同,特點,比較(華為面試題16、RS232cTTL邏輯是?(負邏輯?)(華為面試題1300~3400HZ,若對其采樣且使信號不失真,其最小的采樣頻率應為多大?若采8KHZ8bitPCM編碼,則存儲一秒鐘的信號數(shù)據(jù)量有多大?(仕蘭微面試題目2、什么耐奎斯特定律,怎么由模擬信號轉為數(shù)字信號(華為面試題35khz,8K的采樣率,怎么辦?lucent)4、信號與系統(tǒng):在時域與頻域關系(華為面試題5、給出時域信號,求其直流分量(未知7、sketch連續(xù)正弦信號和連續(xù)矩形波(都有圖)的傅立葉變換(Infineon筆試試題8、拉氏變換和傅立葉變換的表達式及聯(lián)系(新太硬件面題2、數(shù)字濾波器的分類和結構特點(仕蘭微面試題目3、IIR,F(xiàn)IR濾波器的異同(新太硬件面題4Z變換公式等類似東西,隨便翻翻書把如.h(n)=-a*h(n-1)b*δ(n)a.h(n)z變換;b.試題6DSPDSP的定義(或者說出他們的區(qū)別)(dsp軟件面試題7、說說你對循環(huán)尋址和位反序尋址的理解.(dsp軟件面試題8、請寫出【-8,7Q150.5和-0.5.(dsp題9、DSP的結構(哈佛結構);(未知如CS篇里面講了;(未知11LDOCPU,電子電路基礎知識2,50MSDRAM)中是否還需要優(yōu)化?(Intel)13HUFFMAN編碼的基本原理及其基本的實現(xiàn)方法(仕蘭微面試題目14OSI七層網(wǎng)絡協(xié)議中的四層(任意四層)(仕蘭微面試題目)15、A)(仕蘭微面試題目#ivoid*pint*n,m[2];2121C的函數(shù),關于字符串和數(shù)組,找出錯誤;(華為面試題printf("Datavalueis%d#ivoid*p{int*n,m[2];m[1]=8,online外掛printf(Datavalueis%d",*n);ABDatavalueis16、那種排序方法最快?(華為面試題17、寫出兩個排序算法,問哪個好?(威盛18n!的程序(Infineon筆試試題19n!的算法

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論