數(shù)字電路與邏輯設(shè)計(jì)學(xué)習(xí)通超星期末考試答案章節(jié)答案2024年

數(shù)字電路與邏輯設(shè)計(jì)學(xué)習(xí)通超星期末考試章節(jié)答案2024年將二進(jìn)制數(shù)(0.01011111)?轉(zhuǎn)換為等值的十六進(jìn)制數(shù)和等值的十進(jìn)制數(shù)。[寧波大學(xué)2009研]

答案:十六進(jìn)制數(shù)：(0.5F)16十進(jìn)制數(shù)：(0.37109375)10二進(jìn)制數(shù)(10110001)2轉(zhuǎn)換為十六進(jìn)制數(shù)為(

)16，轉(zhuǎn)換為八進(jìn)制數(shù)為(

)8。[中國(guó)海洋大學(xué)2019研]

答案:B1;261(35)10=(

)2=(

)8=(

)16=(

)8421BCD。[山東大學(xué)2019研]

答案:100011;43;23;00110101/ananas/latex/p/183591

答案:10100.001（2B)16=（

)2=（

)8=（

)10=（

)8421BCD。[山東大學(xué)2015研]

答案:00101011;53;43;01000011(10000111)8421BCD=(

)2=(

)8=(

)10=(

)16。[山東大學(xué)2014研]

答案:1010111;127;87;57數(shù)（39.875)10的二進(jìn)制數(shù)為______,十六進(jìn)制數(shù)為______。[重慶大學(xué)2014研]

答案:100111.111;27.E(10100011.11)2=(

)10=(

)8421BCD。[電子科技大學(xué)2009研]

答案:163.75;000101100011.01110101(4.25)10=(

)2=(

)8=(

)16=(

)8421BCD。[山東大學(xué)2016研]

答案:100.01;4.2;4.4;0100.00100101(101.011)2=(

)10=(

)8=(

)16=(

)8421BCD。[山東大學(xué)2017]

答案:5.375;5.3;5.6;0101001101110101(100100100111.0101)8421BCD=(

)16=(

)Gray(即格雷碼)。[電子科技大學(xué)2008研]

答案:927.5;110110110100.1111在以下代碼中，是無(wú)權(quán)碼的有（

）。[北京郵電大學(xué)2015研]

答案:余三碼;格雷碼數(shù)值[375]10與哪個(gè)數(shù)相等(

)。[重慶大學(xué)2015研]

答案:[567]8十進(jìn)制數(shù)(26.625)10的二進(jìn)制數(shù)是（

）。[北京科技大學(xué)2011研]

答案:(11010.101)2/ananas/latex/p/4229371

答案:（1）（2）（3）（4）卡諾圖如下圖所示。根據(jù)上圖可得。（5）卡諾圖如下圖所示。根據(jù)上圖可得。/ananas/latex/p/4229368

答案:(1)卡諾圖如下圖所示。根據(jù)圖可得。(2）根據(jù)帶有約束項(xiàng)的邏輯函數(shù)式化簡(jiǎn)方法，利用卡諾圖法進(jìn)行化簡(jiǎn)，最小項(xiàng)處寫1，約束項(xiàng)處寫x，可畫出卡諾圖如下圖所示。根據(jù)圖可得。/ananas/latex/p/4229364

答案:(1)卡諾圖如下所示。根據(jù)圖可得。(2)根據(jù)帶有約束項(xiàng)的邏輯函數(shù)式化簡(jiǎn)方法，利用卡諾圖法進(jìn)行化簡(jiǎn)，最小項(xiàng)處寫1，約束項(xiàng)處寫x，可畫出卡諾圖如下圖所示。根據(jù)圖可得。/ananas/latex/p/4229361

答案:根據(jù)帶有約束項(xiàng)的邏輯函數(shù)式化簡(jiǎn)方法，利用卡諾圖法進(jìn)行化簡(jiǎn)，最小項(xiàng)處寫1，約束項(xiàng)處寫×，可畫出卡諾圖如下圖所示。根據(jù)上圖可得。/ananas/latex/p/1216732

答案:(1)(2)(3)/ananas/latex/p/4229348

答案:根據(jù)帶有約束項(xiàng)的邏輯函數(shù)式化簡(jiǎn)方法，利用卡諾圖法進(jìn)行化簡(jiǎn)，最小項(xiàng)處寫1，約束項(xiàng)處寫x，可畫出卡諾圖如下圖所示。根據(jù)上圖可得。/ananas/latex/p/4229346

答案:根據(jù)帶有約束項(xiàng)的邏輯函數(shù)式化簡(jiǎn)方法，利用卡諾圖法進(jìn)行化簡(jiǎn)，最小項(xiàng)處寫1，約束項(xiàng)處寫×，可畫出卡諾圖如下圖所示。根據(jù)圖可得。用圖形去化簡(jiǎn)函數(shù)為最簡(jiǎn)與或式。[山東大學(xué)2017研]F(A，B，C，D)=∑m(0，2，4，5，6，7，8，10，12，14，15)

答案:利用卡諾圖法進(jìn)行化簡(jiǎn)，卡諾圖如下圖所示?；?jiǎn)得到。/ananas/latex/p/4229318

答案:利用吸收法化簡(jiǎn)如下:用圖形法去化簡(jiǎn)函數(shù)為最簡(jiǎn)與或式，∑d為約束項(xiàng)之和。[山東大學(xué)2016研]F(A，B,C，D)=∑m(1，2，4，5，12，14)+∑d(6，7，8，9，10)

答案:根據(jù)帶有約束項(xiàng)的邏輯函數(shù)式化簡(jiǎn)方法，利用卡諾圖法進(jìn)行化簡(jiǎn)，最小項(xiàng)處寫1，約束項(xiàng)處寫x，可畫出卡諾圖如下圖所示。根據(jù)圖可得。/ananas/latex/p/4229308

答案:以下為化簡(jiǎn)過(guò)程:用圖形法化簡(jiǎn)函數(shù)為最簡(jiǎn)與或式，∑d為約束項(xiàng)之和。[山東大學(xué)2015研]F(A，B，C，D)=∑m(0，1，2，3，6，8)+∑d(10，11，12，13，14，15)

答案:根據(jù)帶有約束項(xiàng)的邏輯函數(shù)式化簡(jiǎn)方法，利用卡諾圖法進(jìn)行化簡(jiǎn)，最小項(xiàng)處寫1，約束項(xiàng)處寫x，畫出卡諾圖如下圖所示。由圖可知，為了得到最大的相鄰最小項(xiàng)的矩陣組合，應(yīng)取約束項(xiàng)和為1，根據(jù)卡諾圖化簡(jiǎn)邏輯函數(shù)步驟，化簡(jiǎn)得到/ananas/latex/p/4229305

答案:公式法化簡(jiǎn)如下:用圖形法化簡(jiǎn)函數(shù)為最簡(jiǎn)與或式，∑d為約束項(xiàng)之和。[山東大學(xué)2014研]F(A，B，C，D)=∑m(0，1，2，3，4，7，15)+∑d(8，9，10，11，12，13)

答案:根據(jù)帶有約束項(xiàng)的邏輯函數(shù)式化簡(jiǎn)方法，利用卡諾圖法進(jìn)行化簡(jiǎn)，最小項(xiàng)處寫1，約束項(xiàng)處寫x，可畫出卡諾圖如下圖所示。根據(jù)圖可得。/ananas/latex/p/4229298

答案:以下為化簡(jiǎn)過(guò)程:/ananas/latex/p/4229289

答案:(1)方法一:利用卡諾圖法進(jìn)行化簡(jiǎn)卡諾圖如上圖所示，化簡(jiǎn)可得Y=1。方法二：函數(shù)表達(dá)式化簡(jiǎn)(2)寫出該函數(shù)表達(dá)式真值表，如下表所示。利用卡諾圖法進(jìn)行化簡(jiǎn)，卡諾圖如下圖所示。由圖知該卡諾圖無(wú)法化簡(jiǎn)，即表示該表達(dá)式為最簡(jiǎn)表達(dá)式，因此/ananas/latex/p/4229277

答案:解:根據(jù)帶有約束項(xiàng)的邏輯函數(shù)式化簡(jiǎn)方法，利用卡諾圖法進(jìn)行化簡(jiǎn)，最小項(xiàng)處寫1，約束項(xiàng)處寫×，畫出卡諾圖如下圖所示。化簡(jiǎn)后得到化簡(jiǎn)并寫出F的最簡(jiǎn)與或式，寫出詳細(xì)過(guò)程(d為約束項(xiàng))。[重慶大學(xué)2014研]F(A,B,C,D)=∑m（0,2,3,5,7,11）∑d（8,9,10,13,15）

答案:根據(jù)帶有約束項(xiàng)的邏輯函數(shù)式化簡(jiǎn)方法，利用卡諾圖進(jìn)行化簡(jiǎn)，最小項(xiàng)處寫1，約束項(xiàng)處寫x，如下圖所示。化簡(jiǎn)得到/ananas/latex/p/4229263

答案:將函數(shù)展開為最小項(xiàng)之和:

。約束項(xiàng)。利用卡諾圖法化簡(jiǎn)，最小項(xiàng)處寫1，約束項(xiàng)處寫×，依題可得卡諾圖如下圖所示?；?jiǎn)得(卡諾圖圈法不同，答案不唯一)。/star3/origin/72a13be07a1916e793778cfc3656619d.png

答案:（1）該電路的真值表為：（2）根據(jù)電路的真值表可寫出電路的與或表達(dá)式為:/ananas/latex/p/4184387

答案:（1）

（2）

（3）根據(jù)邏輯表達(dá)式可畫出卡諾圖如下圖所示：根據(jù)卡諾圖可得。/ananas/latex/p/4184364

答案:也可結(jié)合卡諾圖化簡(jiǎn)。n個(gè)輸入變量共有(

)個(gè)最大項(xiàng)，全體最大項(xiàng)之積為(

)。[山東大學(xué)2017研]

答案:2?;0下列說(shuō)法中正確的有(

)。[北京郵電大學(xué)2016研]

答案:邏輯函數(shù)的最小項(xiàng)表達(dá)式是唯一的;邏輯函數(shù)的最大項(xiàng)表達(dá)式是唯一的/ananas/latex/p/4229241

答案:B=C=1;A=1，C=0;A=0，B=0對(duì)于一個(gè)邏輯函數(shù)表達(dá)式，(

）是唯一的。[北京郵電大學(xué)2015研]

答案:最小項(xiàng)構(gòu)成的表達(dá)式;最大項(xiàng)構(gòu)成的表達(dá)式/ananas/latex/p/4229257

答案:存在靜態(tài)邏輯冒險(xiǎn)，需要加冗余項(xiàng)和進(jìn)行消除/ananas/latex/p/4184359

答案:0/ananas/latex/p/4184345

答案:對(duì)偶/ananas/latex/p/4184333

答案:F=B+AC/ananas/latex/p/3257703

答案:(1)(2)波形圖如下圖所示。(3)可以將邏輯函數(shù)式化為最簡(jiǎn)得到：，所以，電路功能為和或非后與或。/ananas/latex/p/4229779

答案:將邏輯表達(dá)式寫成最小項(xiàng)之和的形式令，則所以可以用74HC138和與非門實(shí)現(xiàn)上述邏輯功能。/star3/origin/cb11fb22de2446626e2f6b520f8f2596.png

答案:根據(jù)題意知要實(shí)現(xiàn)四種不同的邏輯函數(shù)，那么需要用到2條地址線，假設(shè)使用和，那么相應(yīng)的在低四位對(duì)應(yīng)輸出數(shù)據(jù)位增加對(duì)應(yīng)邏輯函數(shù)的門電路，最終可根據(jù)地址線的不同輸入，在輸出端Y得到不同的邏輯函數(shù)式。令S=0;/ananas/latex/p/775924

答案:利用附加控制端作為低四位地址輸入端使用，分時(shí)復(fù)用兩片譯碼器實(shí)現(xiàn)4線-16線譯碼器，如下圖所示。/ananas/latex/p/1908114

答案:將邏輯函數(shù)式寫為數(shù)據(jù)選擇器邏輯函數(shù)的形式所以令所以可以用74HC151實(shí)現(xiàn)上述功能。/star3/origin/14a63cd3ac008e33a19fbd6e4d5de8d6.png

答案:令A(yù)、B、C分別代表水位線，1代表水位線以上，0代表水位線以下；令R、G、Y分別代表紅燈、綠燈、黃燈，1代表燈亮。(1）真值表如下表所示。(2)(3)令

所以可以用74138和與非門實(shí)現(xiàn)上述功能。/star3/origin/6fdb8164397c02902cae4d5b226dacec.png

答案:分析8421BCD碼和2421BCD碼的規(guī)則可知，當(dāng)大于4時(shí)，8421BCD碼＋6就等于2421BCD碼；當(dāng)小于等于4時(shí)，兩者相同。連線圖如圖所示。/star3/origin/5237dc8726cb4f6ce6589f7678bbfc10.png

答案:令A(yù)、B、C分別代表三部主電梯，1代表運(yùn)行，0代表不運(yùn)行；令F?為1代表備用電梯準(zhǔn)備運(yùn)行，F(xiàn)?為1代表接通備用電梯。真值表如下表所示。/ananas/latex/p/4229733

答案:將邏輯函數(shù)式寫為數(shù)據(jù)選擇器邏輯函數(shù)的形式所以令。/ananas/latex/p/4229729

答案:(1）真值表如下表所示?？ㄈ魣D如下圖所示。(2)標(biāo)記圖如下圖所示。/star3/origin/77da7d7ae34dfa44e7163f453d8acbc9.png

答案:令A(yù)、B、C分別代表三臺(tái)設(shè)備，0代表正常工作，1代表不正常；令R、G、Y分別代表紅燈、綠燈、黃燈，1代表燈亮。真值表如下表所示。令A(yù)?=A；A?=B；；所以可以用74LS138和與非門實(shí)現(xiàn)上述功能。/star3/origin/e9733c338b925d0dd98a5df340ff54f4.png

答案:由電路連接圖可得:

又由74LS138的功能表可畫出輸入與輸出的關(guān)系如下表所示。由上表可得輸入與輸出的邏輯表達(dá)式為:/ananas/latex/p/4229714

答案:由于X的最大取值為5，則Y=X2的最大取值為25，因此Y是五位的二進(jìn)制數(shù)。列出和的真值表如下表所示:由于真值表中帶有約束項(xiàng)因此利用卡諾圖進(jìn)行化簡(jiǎn)，結(jié)果如下圖所示:則。則。則。則Y?=0。則。/star3/origin/82a0c67d40f345a86cda52dd55f008fb.png

答案:(1)由74LS151的邏輯功能可得函數(shù)Y的邏輯表達(dá)式為:并進(jìn)一步化簡(jiǎn)得最小項(xiàng)之和的形式是∑m(0，1，3，4，8，10，11，12，14，15)。(2)在一定條件下，若Y可以化成或者的形式則可判定存在競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。①當(dāng)D=0時(shí)，出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。②當(dāng)C=1，時(shí)，出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。③當(dāng)AC=0，，時(shí)，出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。(3)①增加冗余項(xiàng)

②引入選通脈沖

③在輸出端加濾波電容/ananas/latex/p/659565

答案:8421BCD碼是由四位自然二進(jìn)制數(shù)0000~1111這16種組合的前10種組合即0000~1001構(gòu)成的。列出其真值表如下表所示:當(dāng)輸入為0010，0011，0110時(shí)，輸出為1。因此，卡諾圖化簡(jiǎn)如下圖所示:最終得到。/star3/origin/74bd3428e698b2884a8cfc4404b369f8.png

答案:若設(shè)置使能端有效，即S?=1且則上式為與非式，可利用與非門實(shí)現(xiàn)，連線圖如下圖所示。/star3/origin/f8e93254ee7e1fce287429118fe832b8.png

答案:(1）邏輯抽象并列真值表。設(shè)3個(gè)車間分別為A、B、C，1kW的發(fā)電機(jī)為Y?，2kW的發(fā)電機(jī)為Y?，若車間開工為1，停工為0；發(fā)電機(jī)供電為1，不供電為0。由此可列出發(fā)電機(jī)供電的真值表如下表所示。(2）根據(jù)真值表可寫出邏輯表達(dá)式(3）若將AB連接到數(shù)據(jù)選擇器的地址段，Y?由選擇器的Y?端輸出，Y?由選擇器的Y?端輸出,則邏輯表達(dá)式可以變換為雙4選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端為。邏輯圖如下圖所示。/ananas/latex/p/103171

答案:（1）加法器7483-1實(shí)現(xiàn)的功能進(jìn)位信號(hào)賦給。（2）加法器7483-2實(shí)現(xiàn)的功能當(dāng)時(shí)，；當(dāng)時(shí)，。（3）綜上所述，該組合邏輯電路的功能是當(dāng)?shù)臀挥羞M(jìn)位時(shí)將和轉(zhuǎn)成余3碼，當(dāng)?shù)臀粺o(wú)進(jìn)位時(shí),將和的余3碼轉(zhuǎn)為8421碼。/star3/origin/68365453253f03d1456569efb7a1459d.png

答案:（1）（2）畫出卡諾圖并化簡(jiǎn)，如下圖所示，可得：。/star3/origin/d1b2eb552911f3cddaf586a7578ebfed.png

答案:根據(jù)74LS283功能表可知，CI為低位進(jìn)位，CO為高位進(jìn)位，輸出，因此最終結(jié)果(第一片74LS283)+(0000或0110)。因此可以選擇利用第一片74LS283實(shí)現(xiàn)兩個(gè)四位數(shù)的相加，即，利用第二片74LS283實(shí)現(xiàn)8421BCD碼加上0000或0110實(shí)現(xiàn)8421BCD碼功能。其中用第一片74LS283加上門電路可形成控制電路來(lái)控制第二片74LS283加0000還是0110。已知的最小值是0，最大值是30，因此第一片74LS283的進(jìn)位輸出CO在16~30時(shí)產(chǎn)生信號(hào)，使控制電路在10~15時(shí)產(chǎn)生信號(hào)，。列出控制信號(hào)的真值表如下:控制信號(hào)為∑m(10，11，12，13，14，15)，進(jìn)行卡諾圖化簡(jiǎn):最終得到控制信號(hào)為，邏輯電路連接圖如下:在下列邏輯電路中，是組合邏輯電路的有(

）。[北京郵電大學(xué)2015研]

答案:譯碼器;編碼器;全加器/ananas/latex/p/4229699

答案:電路(c)/ananas/latex/p/4229692

答案:與非門，/star3/origin/365770b8339c9d14bbef50317b9a4669.png

答案:(1）電路驅(qū)動(dòng)方程:將驅(qū)動(dòng)方程代入JK觸發(fā)器的特征方程中可得到狀態(tài)方程:輸出方程:(2）狀態(tài)轉(zhuǎn)換表如下表所示。狀態(tài)轉(zhuǎn)換圖如下圖所示。(3）電路不能自啟動(dòng)，電路功能為4進(jìn)制計(jì)數(shù)器。/ananas/latex/p/3211187

答案:電路驅(qū)動(dòng)方程:將驅(qū)動(dòng)方程代入D觸發(fā)器的特征方程Q*=D中可得到狀態(tài)方程:狀態(tài)轉(zhuǎn)換表如下表所示。狀態(tài)轉(zhuǎn)換圖如下圖所示。電路設(shè)計(jì)不合理，應(yīng)該使16個(gè)狀態(tài)成為一個(gè)閉環(huán)。/ananas/latex/p/2641057

答案:(1）電路驅(qū)動(dòng)方程:將驅(qū)動(dòng)方程代入D觸發(fā)器的特征方程Q*=D中可得到狀態(tài)方程:輸出方程:(2）狀態(tài)轉(zhuǎn)換表如下表所示。狀態(tài)轉(zhuǎn)換圖如下圖所示。電路可以自啟動(dòng)，電路功能為5進(jìn)制計(jì)數(shù)器。(3）波形圖如下圖所示。/ananas/latex/p/4230216

答案:(1）異步計(jì)數(shù)器，因?yàn)橛|發(fā)器的狀態(tài)變化不是同時(shí)的。(2）電路驅(qū)動(dòng)方程:將驅(qū)動(dòng)方程代入JK觸發(fā)器的特征方程中可得到狀態(tài)方程:時(shí)序圖如下圖所示。計(jì)數(shù)模值為2。(3)信號(hào)波形如圖所示。/ananas/latex/p/38987

答案:要實(shí)現(xiàn)89進(jìn)制的計(jì)數(shù)器，那么用第一片作為16進(jìn)制的加法計(jì)數(shù)器，進(jìn)行16進(jìn)制計(jì)數(shù)的不斷循環(huán)，用第二片作為16的循環(huán)次數(shù)，即循環(huán)5次即可。當(dāng)?shù)诙?jì)數(shù)至0101時(shí)，第二片再計(jì)數(shù)至1000后，此時(shí)將兩片計(jì)數(shù)器全部預(yù)置為0，重新開始計(jì)數(shù)，實(shí)現(xiàn)模值為89的加法計(jì)數(shù)器。(1）起始狀態(tài)，兩片均為0000；終止?fàn)顟B(tài)，第一片為1000，第二片為0101。(2）電路圖如下圖所示。/ananas/latex/p/2641057

答案:電路驅(qū)動(dòng)方程:將驅(qū)動(dòng)方程代入JK觸發(fā)器的特征方程中可得到狀態(tài)方程:輸出方程:狀態(tài)轉(zhuǎn)換表如下表所示。狀態(tài)轉(zhuǎn)換圖如下圖所示。電路可以自啟動(dòng)，電路功能為6進(jìn)制的計(jì)數(shù)器。/star3/origin/dc1840d8769c4f6b200823d5767efd78.png

答案:通過(guò)預(yù)置數(shù)的方式工作，第一片由0000開始計(jì)數(shù)，計(jì)數(shù)到1001后，進(jìn)位輸出1，第二片開始工作，第二片由0111開始計(jì)數(shù)。計(jì)數(shù)至1001后結(jié)束，開始下一個(gè)循環(huán)。所以兩片組成30進(jìn)制的計(jì)數(shù)器，兩片之間是十進(jìn)制。/star3/origin/e2eb6371271ad6e128e53a9ce8639be8.png

答案:電路驅(qū)動(dòng)方程:將驅(qū)動(dòng)方程代入JK觸發(fā)器的特征方程中可得到狀態(tài)方程:輸出方程:Y=Q?Q?，狀態(tài)轉(zhuǎn)換表如下表所示。狀態(tài)轉(zhuǎn)換圖如下圖所示。電路無(wú)法自啟動(dòng)。/star3/origin/7ff7cab8304cd938d18c1440c3d3462c.png

答案:六進(jìn)制計(jì)數(shù)器需要三個(gè)JK觸發(fā)器才能構(gòu)成，狀態(tài)為000/001/010/011/100/101，然后循環(huán)重置。電路圖如下圖所示。/star3/origin/e326ba6b89c7fe874a2aca3d14105be5.png

答案:(1）驅(qū)動(dòng)方程:(2）將驅(qū)動(dòng)方程代入D觸發(fā)器的特征方程Q*=D中可得到狀態(tài)方程:狀態(tài)轉(zhuǎn)換表如下表所示。狀態(tài)轉(zhuǎn)換圖如下圖所示。(3）電路為7進(jìn)制計(jì)數(shù)器，電路不能自啟動(dòng)。(4)

D觸發(fā)器為下降沿觸發(fā)，所以輸出信號(hào)頻率是350Hz。/star3/origin/5eb6824ef8c4ceb70797f6354ee34876.png

答案:電路驅(qū)動(dòng)方程:J?=1，K?=1J?=Q?⊕A，K?=Q?⊕A將驅(qū)動(dòng)方程代入JK觸發(fā)器的特征方程Q*=JQ'+K'Q中可得到狀態(tài)方程:輸出方程:狀態(tài)轉(zhuǎn)換表如下表所示。狀態(tài)轉(zhuǎn)換圖如下圖所示。電路可以自啟動(dòng)。設(shè)計(jì)一串行數(shù)據(jù)檢測(cè)器。輸入為Y，X，輸出為Z。當(dāng)X連續(xù)輸入數(shù)據(jù)101后，Y輸入一個(gè)1，電路的輸出Z為1，其他情況下，Z為0。當(dāng)Y每輸入1時(shí)，電路都回到初始狀態(tài)。Y、X不會(huì)同時(shí)為1。請(qǐng)用K觸發(fā)器加必要的門電路實(shí)現(xiàn)之。(狀態(tài)編號(hào)按二進(jìn)制順序，即：0、1、2、......對(duì)應(yīng)00、01、10、......)[山東大學(xué)2014研]

答案:若用移位(右移)寄存器實(shí)現(xiàn)101序列的檢測(cè)，則共需要3個(gè)D觸發(fā)器，其中X為串行移位寄存器的輸入。當(dāng)X依次輸入101時(shí)，且Y=1時(shí)，則輸出Z=1。又因?yàn)閅=1，電路回到初始狀態(tài)，所以將輸入信號(hào)Y取反并與觸發(fā)器的同步清零端相連。所以由以上分析可以寫出串行移位寄存器的狀態(tài)方程為:又因?yàn)轭}目中要求使用K觸發(fā)器，所以根據(jù)JK觸發(fā)器的特征方程和上述狀態(tài)方程可以寫出驅(qū)動(dòng)方程。將狀態(tài)方程寫為JK觸發(fā)器特征方程的形式:所以驅(qū)動(dòng)方程可寫作所以畫出電路圖如下圖所示。用D觸發(fā)器和必要的門電路設(shè)計(jì)一個(gè)同步三位右移移位寄存器。在此基礎(chǔ)上再加必要的門電路構(gòu)成序列信號(hào)發(fā)生器，產(chǎn)生序列信號(hào)00010111。[山東大學(xué)2014研]

答案:若要產(chǎn)生序列信號(hào)00010111，則根據(jù)題意要求應(yīng)為Q?輸出，可畫出狀態(tài)轉(zhuǎn)換表如下表所示。根據(jù)上述狀態(tài)轉(zhuǎn)換表可畫出卡諾圖如下圖所示。由卡諾圖可寫出反饋端D的表達(dá)式為所以可以畫出電路圖如下圖所示。/star3/origin/5733bfe516944c8a4bf57d483a0c73c8.png

答案:74160為同步10進(jìn)制計(jì)數(shù)器，要實(shí)現(xiàn)68進(jìn)制計(jì)數(shù)器可分解為60＋8進(jìn)制，第一片實(shí)現(xiàn)十進(jìn)制，每計(jì)數(shù)10次啟動(dòng)一次第二片計(jì)數(shù)器，當(dāng)計(jì)數(shù)到67時(shí)，即第二片計(jì)數(shù)到0110，相當(dāng)于進(jìn)行了6次10進(jìn)制的循環(huán)，即計(jì)數(shù)60，第一片計(jì)數(shù)到0111，即總計(jì)數(shù)為60+7=67時(shí)，復(fù)位端置0，兩片計(jì)數(shù)器清零，重新開始計(jì)數(shù)。電路連接圖如下圖所示。/star3/origin/dabc55f25f8d66d1ef716a619c339783.png

答案:(1)74LS160為同步十進(jìn)制加法計(jì)數(shù)器，每計(jì)數(shù)到1001即每計(jì)數(shù)10次，進(jìn)位輸出C置1，啟動(dòng)第二片計(jì)數(shù)器計(jì)數(shù)一次，本圖采用預(yù)置計(jì)數(shù)，清零端失效，當(dāng)預(yù)置端時(shí)，中的數(shù)預(yù)置到計(jì)數(shù)端，由于D均接地，因此預(yù)置數(shù)為0000，由圖可知，當(dāng)且僅當(dāng)?shù)诙?4160計(jì)數(shù)到0011時(shí)，。所以計(jì)數(shù)范圍從0~39，為40進(jìn)制計(jì)數(shù)器。(2）74LS161為四位同步二進(jìn)制加法計(jì)數(shù)器，每計(jì)數(shù)16次啟動(dòng)第二片計(jì)數(shù)器計(jì)數(shù)一次，所以由電路圖分析可得計(jì)數(shù)范圍從0~63，即構(gòu)成的是64進(jìn)制的計(jì)數(shù)器。/star3/origin/1f8be4fad2a5147ca8be4b89e7a3e009.png

答案:(1）驅(qū)動(dòng)方程:(2）狀態(tài)方程:已知JK觸發(fā)器的特征方程為:，則(3）輸出方程:(4）狀態(tài)轉(zhuǎn)換表:(5）狀態(tài)轉(zhuǎn)換圖:(6)時(shí)序圖(波形圖):根據(jù)以上分析可知，電路功能為:X=0,四進(jìn)制加法計(jì)數(shù)器X=1,四進(jìn)制減法計(jì)數(shù)器/star3/origin/d54f422f39a9c1c1a16590977fc673c1.png

答案:狀態(tài)轉(zhuǎn)換表如下圖：分別畫出的卡諾圖如圖(a)、(b)、(c)、(d)所示?？ㄖZ圖:卡諾圖:卡諾圖:Y卡諾圖：根據(jù)卡諾圖可得到狀態(tài)方程為:根據(jù)卡諾圖可得到輸出方程為:Y=Q?·Q?結(jié)合狀態(tài)方程和JK觸發(fā)器的特征方程可寫出驅(qū)動(dòng)方程為:，K?=1(懸空相當(dāng)于高電平)可以畫出電路圖如下圖所示。/star3/origin/f5760d35186580b864d1b29373f02893.png

答案:根據(jù)圖寫出電路的驅(qū)動(dòng)方程為:將驅(qū)動(dòng)方程代入JK觸發(fā)器的特征方程中，得到電路的狀態(tài)方程為:根據(jù)狀態(tài)方程可以寫出電路的狀態(tài)轉(zhuǎn)換表如下表所示。狀態(tài)轉(zhuǎn)換圖如下圖所示。電路的功能為：輸出序列011。/star3/origin/3743bb995592e8fb636297c12e9367c8.png

答案:根據(jù)題意可列出電路的功能表如下表所示。根據(jù)功能表可得出特征方程為:所以驅(qū)動(dòng)方程為:設(shè)計(jì)一個(gè)同步時(shí)序電路，使得每輸入4個(gè)周期的CLK脈沖，便輸出一個(gè)正脈沖，其寬度等于CLK脈沖的周期。要求用下降沿觸發(fā)的K觸發(fā)器和盡可能少的門電路構(gòu)成。如果要求輸出脈沖的寬度等于CLK脈沖的寬度，則電路作何改動(dòng)?[山東大學(xué)2016研]

答案:根據(jù)題意可畫出時(shí)序圖如下圖所示。所以根據(jù)時(shí)序圖可得出實(shí)際上電路若要完成每輸入4個(gè)周期的CLK脈沖，便輸出一個(gè)正脈沖的功能只需設(shè)計(jì)一個(gè)四進(jìn)制的加法計(jì)數(shù)器即可。所以需要2個(gè)JK觸發(fā)器，并列出狀態(tài)轉(zhuǎn)換表如下表所示。根據(jù)轉(zhuǎn)換表可寫出狀態(tài)方程為:結(jié)合狀態(tài)方程和JK觸發(fā)器的特征方程可以得出驅(qū)動(dòng)方程為:所以輸出方程為所以可畫出電路圖如下圖所示。若要完成輸出脈沖的寬度等于CLK脈沖的寬度只需在輸出等于1的時(shí)刻將CLK引入到輸出Y的與門中，如下圖所示。這樣在Y輸出為1的周期里有一半的時(shí)間周期會(huì)輸出0，即完成輸出脈沖的寬度等于CLK脈沖的寬度。/ananas/latex/p/775921

答案:(注：以下*均代表次態(tài))由電路圖可寫出驅(qū)動(dòng)方程為：，，D?=Q?，D?=Q?。所以根據(jù)D觸發(fā)器的特征方程結(jié)合驅(qū)動(dòng)方程可寫出狀態(tài)方程為：根據(jù)驅(qū)動(dòng)方程和狀態(tài)方程可畫出狀態(tài)轉(zhuǎn)換圖如下圖所示。由狀態(tài)轉(zhuǎn)換圖可知電路初始狀態(tài)若處于0000，則不能自啟動(dòng)。由于題目要求電路僅修改的驅(qū)動(dòng)端，所以可以將0000的次態(tài)變?yōu)?000。所以當(dāng)時(shí)，。所以由以上分析可知電路圖如下圖所示。試用D觸發(fā)器及必要的門電路設(shè)計(jì)兩位串行輸入、并行輸出雙向移位寄存器。寄存器有X、K兩個(gè)輸入端，K控制移位方向，X輸入數(shù)據(jù)。K=0時(shí)，寄存器數(shù)據(jù)從高位移向低位，X往寄存器高位送數(shù)據(jù)；K=1時(shí)，寄存器數(shù)據(jù)從低位移向高位，X往寄存器低位送數(shù)據(jù)。[山東大學(xué)2017研]

答案:從題目可得需要兩個(gè)D觸發(fā)器即可。（注：字母右上角的*代表次態(tài)）(1)電路功能表:(2)狀態(tài)轉(zhuǎn)換表:(3)卡諾圖化簡(jiǎn):則卡諾圖化簡(jiǎn):則(4）狀態(tài)方程:Q*=D(5）驅(qū)動(dòng)方程:，(6)

電路連接圖如下:試用K觸發(fā)器和必要的門電路設(shè)計(jì)一同步時(shí)序電路，當(dāng)X=1時(shí)電路實(shí)現(xiàn)5進(jìn)制計(jì)數(shù)器，初態(tài)為001；當(dāng)X=0時(shí)，電路實(shí)現(xiàn)6進(jìn)制計(jì)數(shù)器，初態(tài)為000。寫出驅(qū)動(dòng)方程、狀態(tài)方程、輸出方程即可，不必畫圖。[山東大學(xué)2017研]

答案:由于題目需要5進(jìn)制和6進(jìn)制計(jì)數(shù)器，因此需要3個(gè)JK觸發(fā)器實(shí)現(xiàn)。當(dāng)X=1時(shí)有效循環(huán)為001→010一011→100→101一001；當(dāng)X=0時(shí)有效循環(huán)為000→001→010→011→100→101→000。狀態(tài)轉(zhuǎn)換表如下表所示:（*代表次態(tài)，以下同）卡諾圖化簡(jiǎn)如下圖所示:根據(jù)JK觸發(fā)器驅(qū)動(dòng)方程，因此則卡諾圖化簡(jiǎn)如下圖所示:因此，則。卡諾圖化簡(jiǎn)如下圖所示:因此，則。Y卡諾圖化簡(jiǎn)如下圖所示:則。綜上，電路驅(qū)動(dòng)方程為。狀態(tài)方程為；；。輸出方程為。/ananas/latex/p/35302

答案:由圖可知，JK觸發(fā)器的驅(qū)動(dòng)方程為：。所以電路的狀態(tài)方程為:分別將C=1和C=0代入狀態(tài)方程，可得:①C=1時(shí)，，相當(dāng)于D觸發(fā)器;②C=0時(shí)，，相當(dāng)于T觸發(fā)器。/ananas/latex/p/468193

答案:（注意，下述帶*的字符均表示次態(tài)）三位環(huán)形計(jì)數(shù)器則需要三個(gè)JK觸發(fā)器來(lái)實(shí)現(xiàn)。依題可得狀態(tài)轉(zhuǎn)換表如下表所示:根據(jù)轉(zhuǎn)換表可得：，根據(jù)該式補(bǔ)全狀態(tài)轉(zhuǎn)換表如下表所示:電路轉(zhuǎn)換圖如下圖所示:要實(shí)現(xiàn)電路的自啟動(dòng)需要修改無(wú)效循環(huán)的次態(tài)，使其進(jìn)入有效循環(huán);要盡可能少使用門電路就要讓，，的式子盡可能簡(jiǎn)單，即修改后的卡諾圖盡可能簡(jiǎn)單。通常進(jìn)行自啟動(dòng)設(shè)計(jì)只修改一個(gè)輸入，而不改變內(nèi)部結(jié)構(gòu)，因此選擇修改的輸入表達(dá)式。首先修改其狀態(tài)轉(zhuǎn)換圖，修改后如下圖所示:當(dāng)現(xiàn)態(tài)為000時(shí)，次態(tài)從000改為100；當(dāng)現(xiàn)態(tài)為111時(shí)，次態(tài)從111改為011；當(dāng)現(xiàn)態(tài)為101時(shí),次態(tài)從110改為010。因此只有這三個(gè)狀態(tài)的首位發(fā)生了改變，因此只需改變的卡諾圖即可，改進(jìn)后狀態(tài)轉(zhuǎn)換表如下表所示:改進(jìn)型的的卡諾圖化簡(jiǎn)如下圖所示:最終化簡(jiǎn)得到：。根據(jù)JK觸發(fā)器驅(qū)動(dòng)方程得:設(shè)計(jì)一個(gè)可變進(jìn)制的同步計(jì)數(shù)器。它有一個(gè)控制端M：當(dāng)M為0時(shí)，實(shí)現(xiàn)七進(jìn)制計(jì)數(shù)器；M為1時(shí)，實(shí)現(xiàn)五進(jìn)制計(jì)數(shù)器。請(qǐng)用D觸發(fā)器和門電路（門電路類型不限）實(shí)現(xiàn)，畫出最簡(jiǎn)邏輯圖，并驗(yàn)證能否自啟動(dòng)。(若不能自啟動(dòng)，不必修改成自啟動(dòng)電路)[清華大學(xué)2006研]

答案:(1）根據(jù)題目要求，實(shí)現(xiàn)七進(jìn)制計(jì)數(shù)器時(shí)，至少需要3個(gè)D觸發(fā)器；實(shí)現(xiàn)五進(jìn)制計(jì)數(shù)器，也需要3個(gè)D觸發(fā)器，因此電路共需要3個(gè)D觸發(fā)器。(2)狀態(tài)轉(zhuǎn)換真值表如下表所示。(3）根據(jù)狀態(tài)轉(zhuǎn)換真值表，作出次態(tài)的卡諾圖如下圖所示，化簡(jiǎn)得(4）寫出驅(qū)動(dòng)方程(5）作出電路圖如下圖所示。(6）驗(yàn)證自啟動(dòng)能力。經(jīng)驗(yàn)證，當(dāng)M=0時(shí)，狀態(tài)111的次態(tài)為100，能進(jìn)入有效循環(huán)；當(dāng)M=1時(shí)，狀態(tài)111→100，110→000，101→010，均能進(jìn)入有效循環(huán)，故該計(jì)數(shù)器能自啟動(dòng)。完整的狀態(tài)圖如下圖所示。/star3/origin/df3a9681dd15fb992d187749f1404efb.png

答案:要求求得的計(jì)數(shù)序列中不含“0”狀態(tài)，因此該設(shè)計(jì)中不能用清零法，只能用同步置數(shù)法。在1101(13）和1111(15）狀態(tài)時(shí)需要產(chǎn)生置數(shù)信號(hào)，所以有。在1101(13）時(shí)置數(shù)1111(15)，在1111(15）時(shí)置數(shù)0001(1)，所以有。對(duì)應(yīng)的邏輯電路圖如下圖所示。/star3/origin/e071f393609744f3468e54c702c7a7bf.png

答案:(1）電路的激勵(lì)函數(shù)為:(2）將驅(qū)動(dòng)方程代入D觸發(fā)器的特性方程中，可得狀態(tài)方程為:(3）根據(jù)狀態(tài)方程，寫出狀態(tài)轉(zhuǎn)換表，如下表所示：(4)根據(jù)狀態(tài)轉(zhuǎn)換表，可得狀態(tài)圖如下圖所示：(5）根據(jù)狀態(tài)圖可得，該電路實(shí)現(xiàn)的是七進(jìn)制計(jì)數(shù)器。經(jīng)驗(yàn)證，當(dāng)電路進(jìn)入000狀態(tài)時(shí)，無(wú)法轉(zhuǎn)入有效循環(huán)狀態(tài)，故電路不能自啟動(dòng)。/ananas/latex/p/4230120

答案:1/ananas/latex/p/4230119

答案:1111101011001000/star3/origin/abf9a155c3469597fda20c284c919284.png

答案:110時(shí)序電路中“等價(jià)狀態(tài)”是_____，在實(shí)際應(yīng)用中起_____作用。[重慶大學(xué)2014研]

答案:相同的輸入下，輸出相同且次態(tài)也相同;化簡(jiǎn)消除競(jìng)爭(zhēng)冒險(xiǎn)的現(xiàn)象的方法有_______、_______、________。[重慶大學(xué)2014研]

答案:接入濾波電容;引入選通脈沖;修改邏輯設(shè)計(jì)8級(jí)扭環(huán)計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圈中，無(wú)效狀態(tài)有___個(gè)。[電子科技大學(xué)2008研]

答案:240屬于組合邏輯電路的是(

)。[重慶大學(xué)2015研]

答案:譯碼器;編碼器/star3/origin/52c26abac5bd2806ed802402470f1e3f.png

答案:狀態(tài)D和E肯定等價(jià)同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者(

)。[重慶大學(xué)2015研]

答案:沒(méi)有統(tǒng)一的時(shí)鐘控制下列邏輯電路中哪個(gè)是時(shí)序邏輯電路:(

)。[江蘇大學(xué)2016研]

答案:移位寄存器為了把串行輸入的數(shù)據(jù)轉(zhuǎn)換為并行輸出的數(shù)據(jù)，可以使用(

)。[北京科技大學(xué)2010研]

答案:移位寄存器一個(gè)六位二進(jìn)制減法計(jì)數(shù)器，初始狀態(tài)為000000，問(wèn)經(jīng)過(guò)203個(gè)輸入脈沖后，此計(jì)數(shù)器的狀態(tài)為(

)。[電子科技大學(xué)2008研]

答案:110101邏輯函數(shù)中表示方法具有唯一性的是（）

答案:真值表/star3/origin/250a6d67148d37464c667aca65f3cfac

答案:4/star3/origin/874a97019d4a068ac9289c48d63a3cd0

答案:見圖片選項(xiàng)D/star3/origin/5748585a7e157594557172136f87553b

答案:1/star3/origin/268186cd4457309912d5ab7ad83da3aa

答案:255/star3/origin/160c7332b8fb599395843eb8079c8726

答案:見圖片選項(xiàng)B/star3/origin/5077611d6303e10f2c6d58d7cc9fc694

答案:輸入全為0/star3/origin/bcaf316f8bb8898cc1248bf5872ffded

答案:見圖片選項(xiàng)D/star3/origin/18ee8290d7c9db4fe40164bcb9d5338a

答案:見圖片選項(xiàng)A/star3/origin/9585d44929581babe1d1c78a1d81467b

答案:與JK觸發(fā)器工作時(shí)，輸出狀態(tài)始終保持為1，則可能的原因是（）

答案:異步置1端始終有效;J=1，K=0對(duì)于JK觸發(fā)器，若J=K，則可完成（）觸發(fā)器的邏輯功能。

答案:T對(duì)于D觸發(fā)器，欲使Q*=Q，則應(yīng)使（）

答案:D=Q對(duì)于T觸發(fā)器，若現(xiàn)態(tài)Q=1，要求Q*=1，則應(yīng)使（）

答案:T=0假設(shè)JK觸發(fā)器的現(xiàn)態(tài)Q=0,要求Q*=0，則應(yīng)使（）

答案:J=0,K=×具有直接復(fù)位端R'和直接置位端S'的觸發(fā)器，只有當(dāng)這兩端的輸入（）時(shí)，觸發(fā)器的狀態(tài)才可能隨著CP信號(hào)和輸入信號(hào)的變化而變化。

答案:R'S'=11下列觸發(fā)器中，存在一次翻轉(zhuǎn)問(wèn)題的觸發(fā)器（）

答案:主從JK觸發(fā)器下列觸發(fā)器中，不能克服空翻現(xiàn)象的觸發(fā)器是（）

答案:同步RS觸發(fā)器下列觸發(fā)器中，有約束條件的是（）

答案:同步RS觸發(fā)器下列電路不屬于時(shí)序邏輯電路的是（）

答案:編碼器由兩個(gè)模數(shù)分別為M1和M2的計(jì)數(shù)器串聯(lián)而構(gòu)成的計(jì)數(shù)器，其總模數(shù)為（）

答案:M1*M2可以用來(lái)實(shí)現(xiàn)并/串轉(zhuǎn)換和串/并轉(zhuǎn)換的器件是（）

答案:移位寄存器4位二進(jìn)制加法計(jì)數(shù)器正常工作時(shí)，從0000狀態(tài)開始計(jì)數(shù)，經(jīng)過(guò)四十三個(gè)輸入計(jì)數(shù)脈沖后，計(jì)數(shù)器的狀態(tài)是（）

答案:1011N個(gè)觸發(fā)器可以構(gòu)成寄存（

）位二進(jìn)制數(shù)碼的寄存器

答案:N摩爾型時(shí)序邏輯電路的輸出（

）

答案:僅與電路現(xiàn)態(tài)有關(guān)關(guān)于時(shí)序邏輯電路的特點(diǎn)，下列敘述正確的是（

）

答案:電路任一時(shí)刻的輸出與輸入信號(hào)和電路原來(lái)狀態(tài)均有關(guān)同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者（

）

答案:沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制從電路結(jié)構(gòu)上看，時(shí)序電路必須含有（）

答案:存儲(chǔ)電路/star3/origin/8ca03d6c48faf94e35ab78146d8fe1d2

答案:當(dāng)M=0時(shí)，實(shí)現(xiàn)了八進(jìn)制計(jì)數(shù)器；當(dāng)M=1時(shí)，實(shí)現(xiàn)了六進(jìn)制計(jì)數(shù)器。按計(jì)數(shù)過(guò)程中數(shù)值的增減來(lái)分，可將計(jì)數(shù)器分為——、——和——三種。

答案:加法計(jì)數(shù)器;減法計(jì)數(shù)器;可逆計(jì)數(shù)器按計(jì)數(shù)進(jìn)制的不同，可將計(jì)數(shù)器分為——、——和N進(jìn)制計(jì)數(shù)器等類型。

答案:二進(jìn)制計(jì)數(shù)器；二進(jìn)制；二;十進(jìn)制計(jì)數(shù)器；十進(jìn)制；十集成計(jì)數(shù)器的模值是一定的，可以采用——法和——法改變它們的模值。

答案:置零；復(fù)位;置數(shù)；置位計(jì)數(shù)器的基本功能是——和——。

答案:計(jì)數(shù);分頻寄存器由D觸發(fā)器構(gòu)成，有四位代碼要存儲(chǔ)，則此寄存器必須有——個(gè)觸發(fā)器。

答案:4；四寄存器按照寄存功能的不同可分為————寄存器和————寄存器

答案:數(shù)碼;移位時(shí)序電路中，等價(jià)狀態(tài)是指在相同的輸入條件下，產(chǎn)生————，且轉(zhuǎn)向————。

答案:相同輸出；相同的輸出；同樣的輸出;同樣的次態(tài)；相同的次態(tài)；相同次態(tài)在設(shè)計(jì)同步時(shí)序電路時(shí)，對(duì)原始狀態(tài)表化簡(jiǎn)的目的是————。

答案:消除多余狀態(tài)；消除多余的狀態(tài)；削去多余的狀態(tài)，建立最簡(jiǎn)狀態(tài)表；削去多余的狀態(tài)；時(shí)序電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為——時(shí)序電路和——時(shí)序電路。

答案:同步;異步時(shí)序電路由———電路和————電路兩部分組成。描述時(shí)序邏輯電路的三組方程分別是——、——、——。

答案:組合邏輯;存儲(chǔ);輸出方程;驅(qū)動(dòng)方程;狀態(tài)方程與4位串行進(jìn)位加法器比較，使用超前進(jìn)位加法器的目的是（

）。

答案:提高運(yùn)算速度組合邏輯電路由門電路組成，不包含任何（

），沒(méi)有（

）能力。

答案:存儲(chǔ)元件;記憶性不考慮來(lái)自低位的進(jìn)位而將兩個(gè)一位二進(jìn)制數(shù)相加，稱為（

）；不僅考慮兩個(gè)一位二進(jìn)制數(shù)相加，而且考慮來(lái)自低位進(jìn)位的加法運(yùn)算稱為（

）。

答案:半加器;全加器將文字描述的邏輯命題轉(zhuǎn)換成邏輯表達(dá)式的過(guò)程稱為（

）。

答案:邏輯抽象組合邏輯電路的功能描述方法主要有（

）、（

）、（

）、（

）等。

答案:真值表;邏輯表達(dá)式;邏輯圖;卡諾圖組合電路邏輯功能上的特點(diǎn)是，任意時(shí)刻的（

）狀態(tài)僅取決于該時(shí)刻（

）的狀態(tài)，而與以前時(shí)刻的（

）無(wú)關(guān)。

答案:輸出;輸入;電路狀態(tài)/ananas/latex/p/650185

答案:001將兩片8線-3線編碼器進(jìn)行級(jí)聯(lián)，可以構(gòu)成（

）編碼器。

答案:16線-4線可以用作數(shù)據(jù)分配器的是（）。

答案:譯碼器16位輸入的二進(jìn)制編碼器，其輸出端有（）位。

答案:4分析組合邏輯電路時(shí)，不需要進(jìn)行（

）。

答案:畫邏輯電路圖用四位數(shù)值比較器比較兩個(gè)四位二進(jìn)制數(shù)時(shí)，應(yīng)先比較（

）位。

答案:最高下列邏輯電路中不是組合電路的是（

）。

答案:計(jì)數(shù)器16路選1路數(shù)據(jù)選擇器的地址輸入端有（

）個(gè)。

答案:4組合邏輯電路是由（

）組成的。

答案:門電路邊沿觸發(fā)器的次態(tài)僅取決于CP脈沖的（

）或（

）到來(lái)時(shí)的輸入信號(hào)，而在此時(shí)刻之前或以后，輸入信號(hào)的變化對(duì)觸發(fā)器輸出狀態(tài)（

）。

答案:上升沿;下降沿;無(wú)影響主從RS觸發(fā)器是由兩個(gè)（

）組成，但它們的時(shí)鐘信號(hào)CP相位（

）。

答案:同步RS觸發(fā)器;相反根據(jù)觸發(fā)器的邏輯功能不同，可分為（

）、（

）、（

）和（

）等幾種類型，其邏輯功能可用（

）、（

）、（

）和（

）描述。

答案:RS觸發(fā)器;JK觸發(fā)器;D觸發(fā)器;T觸發(fā)器;特性表;特性方程;狀態(tài)圖;時(shí)序圖觸發(fā)器具有（

）個(gè)穩(wěn)定狀態(tài)，它可以存儲(chǔ)（

）位二進(jìn)制信息。若要存儲(chǔ)8位二進(jìn)制信息需要（

）個(gè)觸發(fā)器。

答案:2;1;8JK觸發(fā)器工作時(shí)，輸出狀態(tài)始終