計算機(jī)組成原理期末考試習(xí)題及答案

PAGEPAGE68《計算機(jī)組成原理》練習(xí)題單項選擇題1．CPU響應(yīng)中斷的時間是__C____。A．中斷源提出請求；B．取指周期結(jié)束；C．執(zhí)行周期結(jié)束;D．間址周期結(jié)束。2．下列說法中___C___是正確的。A．加法指令的執(zhí)行周期一定要訪存；B．加法指令的執(zhí)行周期一定不訪存；C．指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期一定訪存；D．指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期不一定訪存。3．垂直型微指令的特點是__C____。A．微指令格式垂直表示；B．控制信號經(jīng)過編碼產(chǎn)生；C．采用微操作碼；D．采用微指令碼。4．基址尋址方式中，操作數(shù)的有效地址是___A___。A．基址寄存器內(nèi)容加上形式地址（位移量）；B．程序計數(shù)器內(nèi)容加上形式地址；C．變址寄存器內(nèi)容加上形式地址；D．寄存器內(nèi)容加上形式地址.5．常用的虛擬存儲器尋址系統(tǒng)由___A___兩級存儲器組成.A．主存－輔存； B．Cache－主存；C．Cache－輔存； D．主存—硬盤。6．DMA訪問主存時，讓CPU處于等待狀態(tài),等DMA的一批數(shù)據(jù)訪問結(jié)束后，CPU再恢復(fù)工作，這種情況稱作___A___.A．停止CPU訪問主存； B．周期挪用；C．DMA與CPU交替訪問； D．DMA。7．在運算器中不包含____D__。A．狀態(tài)寄存器; B．?dāng)?shù)據(jù)總線；C．ALU; D．地址寄存器。8．計算機(jī)操作的最小單位時間是__A____。A．時鐘周期; B．指令周期；C．CPU周期； D．中斷周期。9．用以指定待執(zhí)行指令所在地址的是__C____。A．指令寄存器； B．?dāng)?shù)據(jù)計數(shù)器；C．程序計數(shù)器; D．累加器。10．下列描述中___B___是正確的。A．控制器能理解、解釋并執(zhí)行所有的指令及存儲結(jié)果；B．一臺計算機(jī)包括輸入、輸出、控制、存儲及算邏運算五個單元;C．所有的數(shù)據(jù)運算都在CPU的控制器中完成;D．以上答案都正確。11．總線通信中的同步控制是___B___.A．只適合于CPU控制的方式;B．由統(tǒng)一時序控制的方式;C．只適合于外圍設(shè)備控制的方式；D．只適合于主存。12．一個16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是__B____。A．48； B．46； C．36; D．32.13．某計算機(jī)字長是16位，它的存儲容量是1MB，按字編址,它的尋址范圍是___A___。A．512K； B．1M； C．512KB; D．1MB.14．以下___B___是錯誤的。A．中斷服務(wù)程序可以是操作系統(tǒng)模塊；B．中斷向量就是中斷服務(wù)程序的入口地址；C．中斷向量法可以提高識別中斷源的速度；D．軟件查詢法和硬件法都能找到中斷服務(wù)程序的入口地址.15．浮點數(shù)的表示范圍和精度取決于___C___。A．階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式;B．階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)；C．階碼的位數(shù)和尾數(shù)的位數(shù);D．階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。16．響應(yīng)中斷請求的條件是___B___。A．外設(shè)提出中斷；B．外設(shè)工作完成和系統(tǒng)允許時;C．外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1”時;D．CPU提出中斷。17．以下敘述中__B____是錯誤的。A．取指令操作是控制器固有的功能，不需要在操作碼控制下完成；B．所有指令的取指令操作都是相同的;C．在指令長度相同的情況下,所有指令的取指操作都是相同的；D．一條指令包含取指、分析、執(zhí)行三個階段。18．下列敘述中___A___是錯誤的.A．采用微程序控制器的處理器稱為微處理器;B．在微指令編碼中,編碼效率最低的是直接編碼方式；C．在各種微地址形成方式中，增量計數(shù)器法需要的順序控制字段較短;D．CMAR是控制器中存儲地址寄存器。19．中斷向量可提供__C____。A．被選中設(shè)備的地址； B．傳送數(shù)據(jù)的起始地址；C．中斷服務(wù)程序入口地址; D．主程序的斷點地址。20．在中斷周期中，將允許中斷觸發(fā)器置“0"的操作由____A__完成。A．硬件; B．關(guān)中斷指令； C．開中斷指令； D．軟件。21．馮·諾伊曼機(jī)工作方式的基本特點是__B____.A．多指令流單數(shù)據(jù)流；B．按地址訪問并順序執(zhí)行指令；C．堆棧操作；D．存儲器按內(nèi)容選擇地址。22．程序控制類指令的功能是___C___.A．進(jìn)行主存和CPU之間的數(shù)據(jù)傳送；B．進(jìn)行CPU和設(shè)備之間的數(shù)據(jù)傳送；C．改變程序執(zhí)行的順序；D．一定是自動加+1。23．水平型微指令的特點是__A____.A．一次可以完成多個操作；B．微指令的操作控制字段不進(jìn)行編碼;C．微指令的格式簡短；D．微指令的格式較長。24．存儲字長是指___B___.A．存放在一個存儲單元中的二進(jìn)制代碼組合;B．存放在一個存儲單元中的二進(jìn)制代碼位數(shù);C．存儲單元的個數(shù)；D．機(jī)器指令的位數(shù).25．CPU通過___B___啟動通道。A．執(zhí)行通道命令；B．執(zhí)行I/O指令；C．發(fā)出中斷請求；D．程序查詢.26．對有關(guān)數(shù)據(jù)加以分類、統(tǒng)計、分析,這屬于計算機(jī)在____C__方面的應(yīng)用。A．?dāng)?shù)值計算；B．輔助設(shè)計；C．?dāng)?shù)據(jù)處理；D．實時控制.27．總線中地址線的作用是___C___.A．只用于選擇存儲器單元;B．由設(shè)備向主機(jī)提供地址；C．用于選擇指定存儲器單元和I/O設(shè)備接口電路的地址;D．即傳送地址又傳送數(shù)據(jù)。28．總線的異步通信方式___A___。A．不采用時鐘信號，只采用握手信號；B．既采用時鐘信號，又采用握手信號；C．既不采用時鐘信號，又不采用握手信號；D．既采用時鐘信號，又采用握手信號.29．存儲周期是指___C___.A．存儲器的寫入時間;B．存儲器進(jìn)行連續(xù)寫操作允許的最短間隔時間;C．存儲器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短間隔時間；D．指令執(zhí)行時間。30．在程序的執(zhí)行過程中,Cache與主存的地址映射是由__C____。A．操作系統(tǒng)來管理的；B．程序員調(diào)度的;C．由硬件自動完成的;D．用戶軟件完成。31．以下敘述___C___是正確的。A．外部設(shè)備一旦發(fā)出中斷請求，便立即得到CPU的響應(yīng);B．外部設(shè)備一旦發(fā)出中斷請求，CPU應(yīng)立即響應(yīng)；C．中斷方式一般用于處理隨機(jī)出現(xiàn)的服務(wù)請求；D．程序查詢用于鍵盤中斷.32．加法器采用先行進(jìn)位的目的是__C____。A．優(yōu)化加法器的結(jié)構(gòu);B．節(jié)省器材；C．加速傳遞進(jìn)位信號;D．增強(qiáng)加法器結(jié)構(gòu).33．變址尋址方式中，操作數(shù)的有效地址是__C____。A．基址寄存器內(nèi)容加上形式地址（位移量);B．程序計數(shù)器內(nèi)容加上形式地址；C．變址寄存器內(nèi)容加上形式地址；D．寄存器內(nèi)容加上形式地址。34．指令寄存器的位數(shù)取決于___B___。A．存儲器的容量；B．指令字長；C．機(jī)器字長；D．存儲字長。35．在控制器的控制方式中，機(jī)器周期內(nèi)的時鐘周期個數(shù)可以不相同,這屬于___A___。A．同步控制；B．異步控制;C．聯(lián)合控制；D．人工控制。36．下列敘述中___B___是正確的.A．控制器產(chǎn)生的所有控制信號稱為微指令；B．微程序控制器比硬連線控制器更加靈活；C．微處理器的程序稱為微程序；D．指令就是微指令。37．CPU中的譯碼器主要用于__B____。A．地址譯碼；B．指令譯碼；C．選擇多路數(shù)據(jù)至ALU;D．?dāng)?shù)據(jù)譯碼.38．直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入___A___。A．PC；B．地址寄存器;C．累加器；D．ALU.39．DMA方式的接口電路中有程序中斷部件，其作用是___C___。A．實現(xiàn)數(shù)據(jù)傳送；B．向CPU提出總線使用權(quán)；C．向CPU提出傳輸結(jié)束；D．發(fā)中斷請求。40．下列器件中存取速度最快的是___C___。A．Cache； B．主存； C．寄存器； D．輔存。41．直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是__C____.A．直接、立即、間接；B．直接、間接、立即；C．立即、直接、間接；D．立即、間接、直接.42．存放欲執(zhí)行指令的寄存器是___D___.A．MAR；B．PC;C．MDR;D．IR。43．在獨立請求方式下，若有N個設(shè)備，則___B___.A．有一個總線請求信號和一個總線響應(yīng)信號；B．有N個總線請求信號和N個總線響應(yīng)信號；C．有一個總線請求信號和N個總線響應(yīng)信號；D．有N個總線請求信號和一個總線響應(yīng)信號.44．下述說法中___C___是正確的。A．半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶;B．半導(dǎo)體RAM是易失性RAM，而靜態(tài)RAM中的存儲信息是不易失的；C．半導(dǎo)體RAM是易失性RAM,而靜態(tài)RAM只有在電源不掉時，所存信息是不易失的.45．DMA訪問主存時,向CPU發(fā)出請求,獲得總線使用權(quán)時再進(jìn)行訪存,這種情況稱作___B___。A．停止CPU訪問主存；B．周期挪用;C．DMA與CPU交替訪問;D．DMA。46．計算機(jī)中表示地址時，采用___D___。A．原碼;B．補碼；C．反碼；D．無符號數(shù).47．采用變址尋址可擴(kuò)大尋址范圍，且__C____。A．變址寄存器內(nèi)容由用戶確定,在程序執(zhí)行過程中不可變；B．變址寄存器內(nèi)容由操作系統(tǒng)確定,在程序執(zhí)行過程中可變；C．變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變；D．變址寄存器內(nèi)容由操作系統(tǒng)確定,在程序執(zhí)行過程不中可變；48．由編譯程序?qū)⒍鄺l指令組合成一條指令，這種技術(shù)稱做____C___。A．超標(biāo)量技術(shù)；B．超流水線技術(shù)；C．超長指令字技術(shù)；D．超字長。49．計算機(jī)執(zhí)行乘法指令時，由于其操作較復(fù)雜，需要更多的時間，通常采用____C__控制方式。A．延長機(jī)器周期內(nèi)節(jié)拍數(shù)的；B．異步；C．中央與局部控制相結(jié)合的;D．同步；50．微程序放在___B___中.A．存儲器控制器；B．控制存儲器；C．主存儲器；D．Cache。51．在CPU的寄存器中,___B___對用戶是完全透明的。A．程序計數(shù)器;B．指令寄存器；C．狀態(tài)寄存器;D．通用寄存器。52．運算器由許多部件組成，其核心部分是__B____。A．?dāng)?shù)據(jù)總線；B．算術(shù)邏輯運算單元；C．累加寄存器;D．多路開關(guān)。53．DMA接口___B___。A．可以用于主存與主存之間的數(shù)據(jù)交換；B．內(nèi)有中斷機(jī)制;C．內(nèi)有中斷機(jī)制，可以處理異常情況；D．內(nèi)無中斷機(jī)制54．CPU響應(yīng)中斷的時間是__C____.A．中斷源提出請求；B．取指周期結(jié)束；C．執(zhí)行周期結(jié)束；D．間址周期結(jié)束。55．直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入__A____.A．PC；B．地址寄存器；C．累加器；D．ALU.56．三種集中式總線控制中，___A___方式對電路故障最敏感.A．鏈?zhǔn)讲樵儯籅．計數(shù)器定時查詢;C．獨立請求;D．以上都不對。57．一個16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是__B____.A．48；B．46;C．36;D．32．58．以下敘述中錯誤的是__B____。A．指令周期的第一個操作是取指令；B．為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令;C．取指令操作是控制器自動進(jìn)行的；D．指令第一字節(jié)含操作碼.59．主存和CPU之間增加高速緩沖存儲器的目的是__A____。A．解決CPU和主存之間的速度匹配問題；B．?dāng)U大主存容量；C．既擴(kuò)大主存容量,又提高了存取速度；D．?dāng)U大輔存容量。60．以下敘述__A____是錯誤的。A．一個更高級的中斷請求一定可以中斷另一個中斷處理程序的執(zhí)行；B．DMA和CPU必須分時使用總線；C．DMA的數(shù)據(jù)傳送不需CPU控制；D．DMA中有中斷機(jī)制。61．一條指令中包含的信息有__C____.A．操作碼、控制碼；B．操作碼、向量地址;C．操作碼、地址碼。62．在各種異步通信方式中，___C___速度最快。A．全互鎖；B．半互鎖；C．不互鎖.63．一個512KB的存儲器，其地址線和數(shù)據(jù)線的總和是___C___。A．17；B．19；C．27.64．在下列因素中，與Cache的命中率無關(guān)的是___C___。A．Cache塊的大??；B．Cache的容量；C．主存的存取時間。65．在計數(shù)器定時查詢方式下，若計數(shù)從0開始，則___A___。A．設(shè)備號小的優(yōu)先級高；B．每個設(shè)備使用總線的機(jī)會相等；C．設(shè)備號大的優(yōu)先級高.66．Cache的地址映象中，若主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置上,稱作___B___.A．直接映象;B．全相聯(lián)映象；C．組相聯(lián)映象。67．中斷服務(wù)程序的最后一條指令是__C____。A．轉(zhuǎn)移指令；B．出棧指令；C．中斷返回指令。68．微指令操作控制字段的每一位代表一個控制信號，這種微程序的控制（編碼）方式是___B___。A．字段直接編碼;B．直接編碼;C．混合編碼.69．在取指令操作之后，程序計數(shù)器中存放的是__C____。A．當(dāng)前指令的地址;B．程序中指令的數(shù)量；C．下一條指令的地址。70．以下敘述中___A___是正確的.A．RISC機(jī)一定采用流水技術(shù)；B．采用流水技術(shù)的機(jī)器一定是RISC機(jī)；C．CISC機(jī)一定不采用流水技術(shù).71．在一地址格式的指令中，下列是正確的__B____。A．僅有一個操作數(shù)，其地址由指令的地址碼提供；B．可能有一個操作數(shù)，也可能有兩個操作數(shù)；C．一定有兩個操作數(shù),另一個是隱含的。72．在浮點機(jī)中，判斷原碼規(guī)格化形式的原則是___B___.A．尾數(shù)的符號位與第一數(shù)位不同；B．尾數(shù)的第一數(shù)位為1，數(shù)符任意;C．尾數(shù)的符號位與第一數(shù)位相同；D．階符與數(shù)符不同。73．I/O采用不統(tǒng)一編址時，進(jìn)行輸入輸出操作的指令是__C____。A．控制指令；B．訪存指令;C．輸入輸出指令。74．設(shè)機(jī)器字長為64位,存儲容量為128MB，若按字編址，它的尋址范圍是___B___。A．16MB;B．16M;C．32M。75．___B___尋址便于處理數(shù)組問題。A．間接尋址；B．變址尋址；C．相對尋址。76．超標(biāo)量技術(shù)是__B____。A．縮短原來流水線的處理器周期；B．在每個時鐘周期內(nèi)同時并發(fā)多條指令；C．把多條能并行操作的指令組合成一條具有多個操作碼字段的指令.77．以下敘述中___B___是錯誤的。A．取指令操作是控制器固有的功能,不需要在操作碼控制下完成；B．所有指令的取指令操作都是相同的；C．在指令長度相同的情況下，所有指令的取指操作都是相同的。78．I/O與主機(jī)交換信息的方式中,中斷方式的特點是___B___.A．CPU與設(shè)備串行工作，傳送與主程序串行工作；B．CPU與設(shè)備并行工作，傳送與主程序串行工作；C．CPU與設(shè)備并行工作，傳送與主程序并行工作。79．設(shè)寄存器內(nèi)容為11111111，若它等于+127，則為__D____。A．原碼；B．補碼;C．反碼；D．移碼。80．設(shè)機(jī)器數(shù)采用補碼形式（含l位符號位）,若寄存器內(nèi)容為9BH，則對應(yīng)的十進(jìn)制數(shù)為___C___.A．—27；B．-97；C．-101；D．155。81．設(shè)寄存器內(nèi)容為80H，若它對應(yīng)的真值是–127，則該機(jī)器數(shù)是______.A．原碼；B．補碼;C．反碼;D．移碼。82．下列敘述中______是正確的。A．程序中斷方式中有中斷請求，DMA方式中沒有中斷請求;B．程序中斷方式和DMA方式中實現(xiàn)數(shù)據(jù)傳送都需中斷請求;C．程序中斷方式和DMA方式中都有中斷請求，但目的不同；D．DMA要等到指令周期結(jié)束時才進(jìn)行周期竊取。83．設(shè)機(jī)器數(shù)字長為32位，一個容量為16MB的存儲器，CPU按半字尋址，其尋址范圍是______。A．224；B．223；C．222；D．221。84．在中斷接口電路中，向量地址可通過___B___送至CPU。A．地址線;B．?dāng)?shù)據(jù)線；C．控制線；D．狀態(tài)線。85．在程序的執(zhí)行過程中,Cache與主存的地址映象是由__D____。A．程序員調(diào)度的；B．操作系統(tǒng)管理的；C．由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的；D．硬件自動完成的。86．總線復(fù)用方式可以___C___.A．提高總線的傳輸帶寬；B．增加總線的功能；C．減少總線中信號線的數(shù)量；D．提高CUP利用率.87．下列說法中正確的是___C___。A．Cache與主存統(tǒng)一編址,Cache的地址空間是主存地址空間的一部分；B．主存儲器只由易失性的隨機(jī)讀寫存儲器構(gòu)成；C．單體多字存儲器主要解決訪存速度的問題；D．Cache不與主存統(tǒng)一編址,Cache的地址空間不是主存地址空間的一部分.88．在采用增量計數(shù)器法的微指令中,下一條微指令的地址___B___.A．在當(dāng)前的微指令中；B．在微指令地址計數(shù)器中；C．在程序計數(shù)器；D．在CPU中。89．由于CPU內(nèi)部操作的速度較快,而CPU訪問一次存儲器的時間較長，因此機(jī)器周期通常由___B___來確定。A．指令周期；B．存取周期；C．間址周期；D．執(zhí)行周期。90．RISC機(jī)器___B___.A．不一定采用流水技術(shù)；B．一定采用流水技術(shù)；C．CPU配備很少的通用寄存器；D．CPU配備很多的通用寄存器。91．在下列尋址方式中，___B___尋址方式需要先計算,再訪問主存.A．立即；B．變址；C．間接;D．直接。92．在浮點機(jī)中,判斷補碼規(guī)格化形式的原則是___C___。A．尾數(shù)的第一數(shù)位為1，數(shù)符任意；B．尾數(shù)的符號位與第一數(shù)位相同;C．尾數(shù)的符號位與第一數(shù)位不同；D．階符與數(shù)符不同.93．I/O采用統(tǒng)一編址時,進(jìn)行輸入輸出操作的指令是___B___。A．控制指令；B．訪存指令;C．輸入輸出指令；D．程序指令。94．設(shè)機(jī)器字長為32位,存儲容量為16MB,若按雙字編址，其尋址范圍是___B___。A．8MB；B．2M;C．4M;D．16M.95．____C__尋址對于實現(xiàn)程序浮動提供了較好的支持.A．間接尋址；B．變址尋址；C．相對尋址；D．直接尋址。96．超流水線技術(shù)是__A____。A．縮短原來流水線的處理器周期;B．在每個時鐘周期內(nèi)同時并發(fā)多條指令；C．把多條能并行操作的指令組合成一條具有多個操作碼字段的指令；D．以上都不對。97．以下敘述中錯誤的是___B___。A．指令周期的第一個操作是取指令；B．為了進(jìn)行取指令操作,控制器需要得到相應(yīng)的指令；C．取指令操作是控制器自動進(jìn)行的;D．指令周期的第一個操作是取數(shù)據(jù)。98．I/O與主主機(jī)交換信息的方式中，DMA方式的特點是___C___。A．CPU與設(shè)備串行工作,傳送與主程序串行工作；B．CPU與設(shè)備并行工作，傳送與主程序串行工作；C．CPU與設(shè)備并行工作,傳送與主程序并行工作；D．CPU與設(shè)備串行工作，傳送與主程序并行工作。99．若9BH表示移碼（含1位符號位）．其對應(yīng)的十進(jìn)制數(shù)是____A__。A．27;B．-27;C．—101；D．101。100．在二地址指令中___C___是正確的.A．指令的地址碼字段存放的一定是操作數(shù)；B．指令的地址碼字段存放的一定是操作數(shù)地址；C．運算結(jié)果通常存放在其中一個地址碼所提供的地址中；D．指令的地址碼字段存放的一定是操作碼。101．某機(jī)字長8位，采用補碼形式（其中1位為符號位），則機(jī)器數(shù)所能表示的范圍是__C____.A．-127~127；B．-128～+128;C．—128～+127；D．—128～+128。102．在__C____的計算機(jī)系統(tǒng)中，外設(shè)可以和主存儲器單元統(tǒng)一編址，因此可以不使用I/O指令。A．單總線；B．雙總線；C．三總線;D．以上三種總線。103．某計算機(jī)字長是32位，它的存儲容量是64KB．按字編址，它的尋址范圍是___B___。A．16KB；B．16K;C．32K；D．32KB。104．中斷向量可提供__C____。A．被選中設(shè)備的地址；B．傳送數(shù)據(jù)的起始地址;C．中斷服務(wù)程序入口地址;D．主程序的斷點地址。105．Cache的地址映象中B比較多的采用“按內(nèi)容尋址"的相聯(lián)存儲器來實現(xiàn)。A．直接映象；B．全相聯(lián)映象;C．組相聯(lián)映象;D．以上都有。106．總線的異步通信方式___A___.A．不采用時鐘信號，只采用握手信號;B．既采用時鐘信號，又采用握手信號；C．既不采用時鐘信號，又不采用握手信號;D．采用時鐘信號，不采用握手信號。107．在磁盤存儲器中，查找時間是___A___。A．使磁頭移動到要找的柱面上所需的時間；B．在磁道上找到要找的扇區(qū)所需的時間;C．在扇區(qū)中找到要找的數(shù)據(jù)所需的時間。D．以上都不對。108．在控制器的控制信號中，相容的信號是__C____的信號。A．可以相互替代;B．可以相繼出現(xiàn);C．可以同時出現(xiàn)；D．不可以同時出現(xiàn)。10．計算機(jī)操作的最小單位時間是___A___。A．時鐘周期;B．指令周期；C．CPU周期；D．執(zhí)行周期。110．CPU不包括__A____。A．地址寄存器；B．指令寄存器IR；C．地址譯碼器;D．通用寄存器。111．___B___尋址便于處理數(shù)組問題。A．間接尋址;B．變址尋址；C．相對尋址；D．立即尋址。112．設(shè)寄存器內(nèi)容為10000000，若它等于0，則為___D___。A．原碼;B．補碼；C．反碼;D．移碼。113．若一個8比特組成的字符至少需10個比特來傳送，這是___B___傳送方式。A．同步;B．異步；C．并聯(lián)；D．混合.114．設(shè)機(jī)器字長為32位，存儲容量為16MB，若按雙字編址,其尋址范圍是___B___。A．8MB；B．2M；C．4M；D．16M.115．C尋址對于實現(xiàn)程序浮動提供了較好的支持.A．間接尋址；B．變址尋址；C．相對尋址；D．直接尋址。116．超標(biāo)量技術(shù)是___B__。A．縮短原來流水線的處理器周期；B．在每個時鐘周期內(nèi)同時并發(fā)多條指令；C．把多條能并行操作的指令組合成一條具有多個操作碼字段的指令；D．以上都不對.117．在控制器的控制方式中，機(jī)器周期內(nèi)的時鐘周期個數(shù)可以不相同，這屬于___A___。A．同步控制；B．異步控制；C．聯(lián)合控制；D．局部控制。118．I/O與主機(jī)交換信息的方式中，中斷方式的特點是__B____。A．CPU與設(shè)備串行工作，傳送與主程序串行工作；B．CPU與設(shè)備并行工作,傳送與主程序串行工作;C．CPU與設(shè)備并行工作，傳送與主程序并行工作；D．CPU與設(shè)備串行工作，傳送與主程序并行工作。119．當(dāng)定點運算發(fā)生溢出時,應(yīng)___C___。A．向左規(guī)格化;B．向右規(guī)格化;C．發(fā)出出錯信息;D．舍入處理。120．在一地址格式的指令中,下列__B___是正確的。A．僅有一個操作數(shù)，其地址由指令的地址碼提供；B．可能有一個操作數(shù)，也可能有兩個操作數(shù)；C．一定有兩個操作數(shù)，另一個是隱含的;D．指令的地址碼字段存放的一定是操作碼。121．指令系統(tǒng)中采用不同尋址方式的目的主要是___C___。A．可降低指令譯碼難度；B．縮短指令字長，擴(kuò)大尋址空間,提高編程靈活性;C．實現(xiàn)程序控制；D．尋找操作數(shù)。122．計算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點是便于實現(xiàn)積木化，缺點是___C___。A．地址信息、數(shù)據(jù)信息和控制信息不能同時出現(xiàn)；B．地址信息與數(shù)據(jù)信息不能同時出現(xiàn)；C．兩種信息源的代碼在總線中不能同時傳送；D．地址信息與數(shù)據(jù)信息能同時出現(xiàn)。123．一個16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是__B____。A．48；B．46；C．36；D．38。124．下列敘述中___A___是正確的。A．主存可由RAM和ROM組成;B．主存只能由ROM組成;C．主存只能由RAM組成；D．主存只能由SRAM組成.125．在三種集中式總線控制中，___C___方式響應(yīng)時間最快.A．鏈?zhǔn)讲樵?B．計數(shù)器定時查詢；C．獨立請求;D．以上都不是。126．可編程的只讀存儲器___A___。A．不一定是可改寫的；B．一定是可改寫的；C．一定是不可改寫的；D．以上都不對.127．下述___B___種情況會提出中斷請求。A．產(chǎn)生存儲周期“竊取”；B．在鍵盤輸入過程中,每按一次鍵;C．兩數(shù)相加結(jié)果為零；D．結(jié)果溢出。128．下列敘述中___A___是錯誤的。A．采用微程序控制器的處理器稱為微處理器;B．在微指令編碼中，編碼效率最低的是直接編碼方式；C．在各種微地址形成方式中，增量計數(shù)器法需要的順序控制字段較短；D．以上都是錯的。129．直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入__A___。A．PC；B．地址寄存器；C．累加器；D．ACC。130．響應(yīng)中斷請求的條件是__B____。A．外設(shè)提出中斷；B．外設(shè)工作完成和系統(tǒng)允許時；C．外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1"時。D．CPU提出中斷。131．變址尋址和基址尋址的有效地址形成方式類似，但是__C____。A．變址寄存器的內(nèi)容在程序執(zhí)行過程中是不可變的；B．在程序執(zhí)行過程中，變址寄存器和基址寄存器和內(nèi)容都可變的;C．在程序執(zhí)行過程中，基址寄存器的內(nèi)容不可變，變址寄存器中的內(nèi)容可變；D．變址寄存器的內(nèi)容在程序執(zhí)行過程中是可變的。132．在原碼加減交替除法中，符號位單獨處理,參加操作的數(shù)是___C___。A．原碼；B．絕對值；C．絕對值的補碼;D．補碼。133．DMA方式___B___。A．既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式；B．不能取代中斷方式；C．也能向CPU請求中斷處理數(shù)據(jù)傳送；D．能取代中斷方式.134．設(shè)機(jī)器字長為32位,存儲容量為16MB，若按雙字編址，其尋址范圍是__B____。A．8MB；B．2M；C．4M；D．16M。135．設(shè)變址寄存器為X，形式地址為D，某機(jī)具有先間址后變址的尋址方式，則這種尋址方式的有效地址為__B____.A．EA=（X）+D；B．EA=(X)+（D）；C．EA=(（X)+D)；D．EA=X+D.136．程序計數(shù)器PC屬于___B___。A．運算器；B．控制器；C．存儲器；D．I/O設(shè)備。137．計算機(jī)執(zhí)行乘法指令時,由于其操作較復(fù)雜，需要更多的時間，通常采用____C__控制方式.A．延長機(jī)器周期內(nèi)節(jié)拍數(shù)的；B．異步；C．中央與局部控制相結(jié)合的;D．同步.138．目前在小型和微型計算機(jī)里最普遍采用的字母與字符編碼是__C____.A．BCD碼;B．十六進(jìn)制代碼；C．ASCII碼；D．海明碼。139．設(shè)寄存器內(nèi)容為10000000，若它等于-0，則為___A___。A．原碼；B．補碼；C．反碼；D．移碼.140．在下述有關(guān)不恢復(fù)余數(shù)法何時需恢復(fù)余數(shù)的說法中，___B___是正確的。A．最后一次余數(shù)為正時，要恢復(fù)一次余數(shù)；B．最后一次余數(shù)為負(fù)時，要恢復(fù)一次余數(shù);C．最后一次余數(shù)為0時，要恢復(fù)一次余數(shù)；D．任何時候都不恢復(fù)余數(shù)。141．零地址運算指令在指令格式中不給出操作數(shù)地址,它的操作數(shù)來自____C__。A．立即數(shù)和棧頂；B．暫存器；C．棧頂和次棧頂；D．累加器。142．___C___可區(qū)分存儲單元中存放的是指令還是數(shù)據(jù)。A．存儲器;B．運算器;C．控制器；D．用戶。143．所謂三總線結(jié)構(gòu)的計算機(jī)是指___B___。A．地址線、數(shù)據(jù)線和控制線三組傳輸線.B．I/O總線、主存總統(tǒng)和DMA總線三組傳輸線；C．I/O總線、主存總線和系統(tǒng)總線三組傳輸線；D．設(shè)備總線、主存總線和控制總線三組傳輸線．。144．某計算機(jī)字長是32位，它的存儲容量是256KB，按字編址,它的尋址范圍是___B___.A．128K;B．64K；C．64KB;D．128KB。145．主機(jī)與設(shè)備傳送數(shù)據(jù)時，采用__A____，主機(jī)與設(shè)備是串行工作的。A．程序查詢方式；B．中斷方式；C．DMA方式；D．通道.146．在整數(shù)定點機(jī)中,下述第___B___種說法是正確的。A．原碼和反碼不能表示—1，補碼可以表示-1；B．三種機(jī)器數(shù)均可表示-1;C．三種機(jī)器數(shù)均可表示—1，且三種機(jī)器數(shù)的表示范圍相同；D．三種機(jī)器數(shù)均不可表示—1。147．變址尋址方式中，操作數(shù)的有效地址是__C____。A．基址寄存器內(nèi)容加上形式地址（位移量）；B．程序計數(shù)器內(nèi)容加上形式地址；C．變址寄存器內(nèi)容加上形式地址；D．以上都不對.148．向量中斷是___C___。A．外設(shè)提出中斷；B．由硬件形成中斷服務(wù)程序入口地址；C．由硬件形成向量地址，再由向量地址找到中斷服務(wù)程序入口地址D．以上都不對。149．一個節(jié)拍信號的寬度是指__C____。A．指令周期；B．機(jī)器周期；C．時鐘周期；D．存儲周期.150．將微程序存儲在EPROM中的控制器是__A____控制器。A．靜態(tài)微程序；B．毫微程序；C．動態(tài)微程序；D．微程序。151．隱指令是指___D___。A．操作數(shù)隱含在操作碼中的指令；B．在一個機(jī)器周期里完成全部操作的指令；C．指令系統(tǒng)中已有的指令；D．指令系統(tǒng)中沒有的指令。152．當(dāng)用一個16位的二進(jìn)制數(shù)表示浮點數(shù)時，下列方案中第___B__種最好。A．階碼取4位（含階符1位），尾數(shù)取12位（含數(shù)符1位）；B．階碼取5位（含階符1位），尾數(shù)取11位（含數(shù)符1位）；C．階碼取8位（含階符1位），尾數(shù)取8位（含數(shù)符1位);D．階碼取6位(含階符1位)，尾數(shù)取12位（含數(shù)符1位）。153．DMA方式___B___。A．既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式;B．不能取代中斷方式；C．也能向CPU請求中斷處理數(shù)據(jù)傳送;D．內(nèi)無中斷機(jī)制.154．在中斷周期中，由___D___將允許中斷觸發(fā)器置“0”。A．關(guān)中斷指令；B．機(jī)器指令；C．開中斷指令；D．中斷隱指令。155．在單總線結(jié)構(gòu)的CPU中,連接在總線上的多個部件__B____。A．某一時刻只有一個可以向總線發(fā)送數(shù)據(jù)，并且只有一個可以從總線接收數(shù)據(jù);B．某一時刻只有一個可以向總線發(fā)送數(shù)據(jù),但可以有多個同時從總線接收數(shù)據(jù)；C．可以有多個同時向總線發(fā)送數(shù)據(jù)，并且可以有多個同時從總線接收數(shù)據(jù)；D．可以有多個同時向總線發(fā)送數(shù)據(jù),但可以有一個同時從總線接收數(shù)據(jù).156．三種集中式總線控制中，__A____方式對電路故障最敏感。A．鏈?zhǔn)讲樵儯籅．計數(shù)器定時查詢；C．獨立請求；D．以上都不對。157．一個16K×8位的存儲器，其地址線和數(shù)據(jù)線的總和是__D____。A．48；B．46；C．17;D．22．158．在間址周期中，___C___。A．所有指令的間址操作都是相同的；B．凡是存儲器間接尋址的指令,它們的操作都是相同的；C．對于存儲器間接尋址或寄存器間接尋址的指令，它們的操作是不同的;D．以上都不對.159．下述說法中___B___是正確的。A．EPROM是可改寫的，因而也是隨機(jī)存儲器的一種；B．EPROM是可改寫的，但它不能用作為隨機(jī)存儲器用；C．EPROM只能改寫一次，故不能作為隨機(jī)存儲器用；D．EPROM是可改寫的,但它能用作為隨機(jī)存儲器用。160．打印機(jī)的分類方法很多,若按能否打印漢字來區(qū)分,可分為__C____。A．并行式打印機(jī)和串行式打印機(jī);B．擊打式打印機(jī)和非擊打式打印機(jī)；C．點陣式打印機(jī)和活字式打印機(jī)；D．激光打印機(jī)和噴墨打印機(jī).161．用戶與計算機(jī)通信的界面是__B____。A．CPU；B．外圍設(shè)備；C．應(yīng)用程序;D．系統(tǒng)程序。162．零地址運算指令在指令格式中不給出操作數(shù)地址,它的操作數(shù)來自___C___。A．立即數(shù)和棧頂；B．暫存器；C．棧頂和次棧頂；D．程序計數(shù)器自動加+1。163．水平型微指令的特點是___A___.A．一次可以完成多個操作；B．微指令的操作控制字段不進(jìn)行編碼；C．微指令的格式簡短；D．微指令的格式較長。164．有些計算機(jī)將一部分軟件永恒地存于只讀存儲器中，稱之為___C___。A．硬件；B．軟件；C．固件；D．輔助存儲器。165．主機(jī)與設(shè)備傳送數(shù)據(jù)時，采用__A____,主機(jī)與設(shè)備是串行工作的。A．程序查詢方式；B．中斷方式；C．DMA方式；D．通道.166．計算機(jī)中有關(guān)ALU的描述，__D___是正確的。A．只做算術(shù)運算，不做邏輯運算；B．只做加法；C．能存放運算結(jié)果；D．以上答案都不對。167．所謂三總線結(jié)構(gòu)的計算機(jī)是指___B___。A．地址線、數(shù)據(jù)線和控制線三組傳輸線。B．I/O總線、主存總統(tǒng)和DMA總線三組傳輸線；C．I/O總線、主存總線和系統(tǒng)總線三組傳輸線；D．以上都不對。168．集中式總線控制中，___A___方式對電路故障最敏感。A．鏈?zhǔn)讲樵?；B．計數(shù)器定時查詢;C．獨立請求；D．總線式。169．某一RAM芯片，其容量為512×8位，除電源和接地端外，該芯片引出線的最少數(shù)目是___C___。A．21；B．17；C．19;D．20。170．活動頭磁盤存儲中，信息寫入或讀出磁盤是__B___進(jìn)行的.A．并行方式；B．串行方式；C．串并方式；D．并串方式。171．以下敘述___C___是正確的。A．外部設(shè)備一旦發(fā)出中斷請求，便立即得到CPU的響應(yīng)；B．外部設(shè)備一旦發(fā)出中斷請求，CPU應(yīng)立即響應(yīng);C．中斷方式一般用于處理隨機(jī)出現(xiàn)的服務(wù)請求；D．程序查詢用于鍵盤中斷。172．下列___D___種說法有誤差。A．任何二進(jìn)制整數(shù)都可用十進(jìn)制表示；B．任何二進(jìn)制小數(shù)都可用十進(jìn)制表示；C．任何十進(jìn)制整數(shù)都可用二進(jìn)制表示；D．任何十進(jìn)制小數(shù)都可用二進(jìn)制表示。173．堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元，如果進(jìn)棧操作的動作順序是（SP–1）→SP，（A）→MSP,那么出棧操作的動作順序應(yīng)為__A____。A．(MSP）→A，（SP）+1→SP;B．(SP)+l→SP，（MSP)→A；C．(SP）–1→SP，(MSP)→A；D．以上都不對。174．指令寄存器的位數(shù)取決于__B____。A．存儲器的容量；B．指令字長;C．機(jī)器字長；D．存儲字長.175．在控制器的控制方式中,機(jī)器周期內(nèi)的時鐘周期個數(shù)可以不相同，這屬于__A___。A．同步控制；B．異步控制；C．聯(lián)合控制；D．人工控制。176．下列敘述中___B___是正確的。A．控制器產(chǎn)生的所有控制信號稱為微指令；B．微程序控制器比硬連線控制器更加靈活；C．微處理器的程序稱為微程序;D．指令就是微指令。177．CPU中的譯碼器主要用于__B____.A．地址譯碼；B．指令譯碼；C．選擇多路數(shù)據(jù)至ALU;D．?dāng)?shù)據(jù)譯碼。178．直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入__A____.A．PC；B．地址寄存器；C．累加器;D．ALU。179．通道程序是由___B___組成。A．I/O指令；B．通道控制字（或稱通道指令）;C．通道狀態(tài)字；D．微程序。180．在磁盤和磁帶兩種磁表面存儲器中，存取時間與存儲單元的物理位置有關(guān)，按存儲方式分，___B___.A．二者都是串行存??；B．磁盤是部分串行存取，磁帶是串行存取；C．磁帶是部分串行存取，磁盤是串行存??；D．二者都是并行存取。填空題1．完成一條指令一般分為取指周期和執(zhí)行

周期，前者完成取指令和分析指令操作,后者完成執(zhí)行指令

操作.2．常見的數(shù)據(jù)傳送類指令的功能可實現(xiàn)寄存器和寄存器之間，或寄存器和存儲器之間的數(shù)據(jù)傳送。3．微指令格式可分為垂直型和水平型兩類，其中垂直

型微指令用較長的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu).4．在Cache－主存的地址映象中，全相聯(lián)映像靈活性強(qiáng)，組相聯(lián)映像成本最高.5．若采用硬件向量法形成中斷服務(wù)程序的入口地址，則CPU在中斷周期需完成保護(hù)程序斷點、硬件關(guān)中斷和向量地址送至PC操作。6．指令尋址的基本方式有兩種，一種是順序?qū)ぶ贩绞剑渲噶畹刂酚蒧程序計數(shù)器_給出，另一種是跳躍_尋址方式，其指令地址由指令本身給出.7．在一個有四個過程段的浮點加法器流水線中，假設(shè)四個過程段的時間分別是T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。則加法器流水線的時鐘周期至少為90ns。如果采用同樣的邏輯電路，但不是流水線方式，則浮點加法所需的時間為280ns.8．一個浮點數(shù)，當(dāng)其尾數(shù)右移時，欲使其值不變，階碼必須增加。尾數(shù)右移1位,階碼加1.9．存儲器由m（m＝1,2，4，8?)個模塊組成，每個模塊有自己的地址和數(shù)據(jù)寄存器，若存儲器采用模m編址，存儲器帶寬可增加到原來的m倍.10．按序?qū)懗龆嘀刂袛嗟闹袛喾?wù)程序包括保護(hù)現(xiàn)場、開中斷、設(shè)備服務(wù)、恢復(fù)現(xiàn)場和中斷返回幾部分。11．I/O與主機(jī)交換信息的方式中，程序查詢方式和中斷方式都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中程序查詢方式

體現(xiàn)CPU與設(shè)備是串行工作的.12．設(shè)n=8（不包括符號位），機(jī)器完成一次加和移位各需100ns，則原碼一位乘最多需1600ns，補碼Booth算法最多需1700ns。13．對于一條隱含尋址的算術(shù)運算指令，其指令字中不明確給出操作數(shù)的地址,其中一個操作數(shù)通常隱含在累加器中。14．設(shè)浮點數(shù)階碼為4位（含1位階符），用移碼表示，尾數(shù)為16位（含1位數(shù)符），用補碼規(guī)格化表示,則對應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為1,111;0.11……1(15個1），真值為（十進(jìn)制表示)；對應(yīng)其絕對值最小負(fù)數(shù)的機(jī)器數(shù)形式為0,000；1.01……1(14個1)，真值為(十進(jìn)制表示）。15．在總線的異步通信方式中，通信的雙方可以通過不互鎖、半互鎖和全互鎖三種類型聯(lián)絡(luò)。16．在微程序控制器中，一條機(jī)器指令對應(yīng)一個微程序，若某機(jī)有38條機(jī)器指令,通?？蓪?yīng)41個微程序。17．設(shè)浮點數(shù)階碼為8位（含1位階符)，尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)制補碼浮點規(guī)格化數(shù)對應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為2127（1—2－23），最小正數(shù)為2－129,最大負(fù)數(shù)為2－128（-2－1-2－23），最小負(fù)數(shù)為—2。18．在總線復(fù)用的CPU中，地址線和數(shù)據(jù)線共用一組總線，必須采用分時控制的方法，先給地址信號，并用地址鎖存信號將其保存。19．微指令格式可分為垂直型和水平型兩類，其中垂直型微指令用較長的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。20．如果Cache的容量為128塊，在直接映象下，主存中第i塊映象到緩存第imod128塊.21．I/O和CPU之間不論是采用串行傳送還是并行傳送，它們之間的聯(lián)絡(luò)方式（定時方式）可分為立即響應(yīng)異步定時 同步定時三種。22．32位字長的浮點數(shù)，其中階碼8位（含1位階符），基值為2,尾數(shù)24位（含1位數(shù)符），則其對應(yīng)的最大正數(shù)是2127（1-2—23），最小的絕對值是2-127*2—23；若機(jī)器數(shù)采用補碼表示,且尾數(shù)為規(guī)格化形式，則對應(yīng)的最小正數(shù)是2-128*2-1，最小負(fù)數(shù)是-2127。（均用十進(jìn)制表示）23．CPU從主存取出一條指令并執(zhí)行該指令的時間叫指令周期，它通常包含若干個機(jī)器周期，而后者又包含若干個節(jié)拍。機(jī)器周期和節(jié)拍組成多級時序系統(tǒng)。24．假設(shè)微指令的操作控制字段共18位，若采用直接控制，則一條微指令最多可同時啟動18個微操作命令.若采用字段直接編碼控制,并要求一條微指令能同時啟動3個微操作，則微指令的操作控制字段應(yīng)分3段，若每個字段的微操作數(shù)相同，這樣的微指令格式最多可包含192個微操作命令。25．一個8體低位交叉的存儲器，假設(shè)存取周期為T,CPU每隔(T=8）時間啟動一個存儲體，則依次從存儲器中取出16個字共需823存取周期。26．I/O與主機(jī)交換信息的控制方式中，程序查詢方式CPU和設(shè)備是串行工作的。DMA和程序中斷方式CPU和設(shè)備是并行工作的,前者傳送與主程序是并行的，后者傳送和主機(jī)是串行的。27．DMA的數(shù)據(jù)塊傳送可分為預(yù)處理、數(shù)據(jù)傳送和后處理階段。28．設(shè)n=16（不包括符號位），機(jī)器完成一次加和移位各需100ns，則原碼一位乘最多需3200ns，補碼Booth算法最多需3300ns.29．設(shè)相對尋址的轉(zhuǎn)移指令占2個字節(jié),第一字節(jié)為操作碼，第二字節(jié)是位移量（用補碼表示），每當(dāng)CPU從存儲器取出一個字節(jié)時，即自動完成（pc)+1→pc。設(shè)當(dāng)前指令地址為3008H,要求轉(zhuǎn)移到300FH，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為05H

。若當(dāng)前指令地址為300FH，要求轉(zhuǎn)移到3004H，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為F3H

。30．設(shè)浮點數(shù)階碼為8位（含1位階符），用移碼表示,尾數(shù)為24位(含1位數(shù)符)，用補碼規(guī)格化表示，則對應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為1,1111111;0。11……1（23

個1）,真值為2127（1-2—23）（十進(jìn)制表示）;對應(yīng)其絕對值最小負(fù)數(shù)的機(jī)器數(shù)形式為0，0000000；1.01……1（22

個1），真值為—2-128（2-1+2-23）(十進(jìn)制表示）。31．I/O的編址方式可分為不統(tǒng)一編址和統(tǒng)一編址兩大類，前者需有獨立的I/O指令,后者可通過訪存

指令和設(shè)備交換信息.32．在微程序控制器中，一條機(jī)器指令對應(yīng)一個微程序，若某機(jī)有35條機(jī)器指令，通?？蓪?yīng)38

個微程序。36．設(shè)24位長的浮點數(shù),其中階符1位，階碼5位，數(shù)符1位，尾數(shù)17位,階碼和尾數(shù)均用補碼表示,且尾數(shù)采用規(guī)格化形式，則它能表示最大正數(shù)真值是231(1—2—17）,非零最小正數(shù)真值是(2-33)，絕對值最大的負(fù)數(shù)真值是（-231)，絕對值最小的負(fù)數(shù)真值是2-31（-2-1-2-17)（均用十進(jìn)制表示)。37．變址尋址和基址尋址的區(qū)別是:在基址尋址中，基址寄存器提供基地址，指令提供形式地址；而在變址尋址中，變址寄存器提供形式地址，指令提供基地址。38．影響流水線性能的因素主要反映在訪存沖突和相關(guān)問題兩個方面。39．運算器的技術(shù)指標(biāo)一般用機(jī)器字長和運算速度表示.40．緩存是設(shè)在CPU

和主存之間的一種存儲器，其速度與CPU

速度匹配，其容量與緩存中數(shù)據(jù)的命中率有關(guān)。42．設(shè)指令字長等于存儲字長,均為24位，若某指令系統(tǒng)可完成108種操作，操作碼長度固定，且具有直接、間接（一次間址）、變址、基址、相對、立即等尋址方式，則在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占7位，尋址特征位占3位，可直接尋址的范圍是214，一次間址的范圍是224。44．在寫操作時,對Cache與主存單元同時修改的方法稱作寫直達(dá)法，若每次只暫時寫入Cache，直到替換時才寫入主存的方法稱作寫回法

.45．I/O與主機(jī)交換信息的方式中，程序查詢方式和中斷方式都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中程序查詢方式體現(xiàn)CPU與設(shè)備是串行工作的。46．在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，它們是停止

CPU

訪問主存、周期挪用和DMA和CPU交替訪問主存

.47．設(shè)n=8（不包括符號位)，則原碼一位乘需做8次移位和最多8次加法，補碼Booth算法需做8次移位和最多9次加法。48．設(shè)浮點數(shù)階碼為8位（含1位階符）,尾數(shù)為24位（含1位數(shù)符),則32位二進(jìn)制補碼浮點規(guī)格化數(shù)對應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為2127（1—2－23),最小正數(shù)為2－129,最大負(fù)數(shù)為2－128(—2－1—2－23),最小負(fù)數(shù)為-2127。49．一個總線傳輸周期包括申請分配階段、尋址階段、傳輸階段和結(jié)束階段

四個階段。50．CPU采用同步控制方式時，控制器使用機(jī)器周期

和節(jié)拍組成的多極時序系統(tǒng)。計算題已知：A=-11/16，B=—7/16求：[A+B］補。(課本P241）設(shè)機(jī)器數(shù)字長為8位（含一位符號位在內(nèi)），若A=+15，B=+24，求[A—B]補并還原成真值。(課本P238）已知：兩浮點數(shù)x=0。1101×210，y=0。1011×201求:x+y.（課本P271）答：x、y在機(jī)器中以補碼表示為［x]補=00,10;00。1101[y］補=00,01；00。1011①對階［△j］補=［jx]補—［jy]補=00,10+11,11=00,01即△j=1表示y的階碼比x的階碼小1因此將y的尾數(shù)向右移1位階碼相應(yīng)加1，即[y］'補=00，10；00.0101這時［y]'補的階碼與［x］補的階碼相等階差為0表示對階完畢。②求和00.1101[Sx］’補11。0101［Sy］'補01.0010［Sx+Sy]'補即[x+y］補=00，10;01.0010③右規(guī)運算結(jié)果兩符號位不等表示尾數(shù)之和絕對值大于1需右規(guī)即將尾數(shù)之和向右移1位階碼加1故得［x+y]補=00,11;00.1001則x+y=0。1001×211設(shè)某機(jī)主頻為8MHz，每個機(jī)器周期平均含2個時鐘周期,每條指令平均有2。5個機(jī)器周期,試問該機(jī)的平均指令執(zhí)行速度為多少MIPS？若機(jī)器主頻不變，但每個機(jī)器周期平均含4個時鐘周期,每條指令平均有5個機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少MIPS？設(shè)x=+11/16，y=+7/16,試用變形補碼計算x+y。(課本P241）設(shè)機(jī)器A的主頻為8MHz，機(jī)器周期含4個時鐘周期,且該機(jī)的平均指令執(zhí)行速度是0.4MIPS，試求該機(jī)的平均指令周期和機(jī)器周期。每個指令周期包含幾個機(jī)器周期?如果機(jī)器B的主頻為12MHz,且機(jī)器周期也含4個時鐘周期，試問B機(jī)的平均指令執(zhí)行速度為多少MIPS？設(shè)機(jī)器數(shù)字長為8位（含1位符號位），設(shè)A＝9/64，B＝13/32，計算[A+B]補，并還原成真值。（參照課本P238）設(shè)浮點數(shù)字長為32位，欲表示±6萬的十進(jìn)制數(shù),在保證數(shù)的最大精度條件下，除階符、數(shù)符各取1位外，階碼和尾數(shù)各取幾位？按這樣分配，該浮點數(shù)溢出的條件是什么?【解】因為216=65536則±6萬的十進(jìn)制數(shù)需16位二進(jìn)制數(shù)表示.對于尾數(shù)為16位的浮點數(shù)，因16需用5位二進(jìn)制數(shù)表示,即(16)十=(10000）二,故除階符外，階碼至少取5位。為了保證數(shù)的最大精度，最終階碼取5位，尾數(shù)取32-1—1-5=25位。按這樣分配，當(dāng)階碼大于+31時，浮點數(shù)溢出，需中斷處理。］問答題（一）、1．已知帶返轉(zhuǎn)指令的含義如下圖所示，寫出機(jī)器在完成帶返轉(zhuǎn)指令時，取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。如果采用微程序控制,需增加哪些微操作命令？答：2．一條雙字長的取數(shù)指令（LDA）存于存儲器的100和101單元，其中第一個字為操作碼和尋址特征M,第二個字為形式地址。假設(shè)PC當(dāng)前值為100,變址寄存器XR的內(nèi)容為100，基址寄存器的內(nèi)容為200，存儲器各單元的內(nèi)容如下圖所示.寫出在下列尋址方式中，取數(shù)指令執(zhí)行結(jié)束后,累加器AC的內(nèi)容。答：AC內(nèi)容：(1）800(2）300(3）600(4）500(5)700（6）2003．（6分)設(shè)某機(jī)有四個中斷源A、B、C、D，其硬件排隊優(yōu)先次序為A>B〉C〉D,現(xiàn)要求將中斷處理次序改為D>A〉C〉B。(1）寫出每個中斷源對應(yīng)的屏蔽字。（2)按下圖時間軸給出的四個中斷源的請求時刻，畫出CPU執(zhí)行程序的軌跡。設(shè)每個中斷源的中斷服務(wù)程序時間均為20s。答：中斷源屏蔽字ABCDA1110B0100C0110D1111（二）、1．設(shè)CPU中各部件及其相互連接關(guān)系如下圖所示.圖中W是寫控制標(biāo)志,R是讀控制標(biāo)志，R1和R2是暫存器。(1）假設(shè)要求在取指周期由ALU完成(PC）+1→PC的操作(即ALU可以對它的一個源操作數(shù)完成加1的運算）。要求以最少的節(jié)拍寫出取指周期全部微操作命令及節(jié)拍安排。（2）寫出指令A(yù)DD#α(＃為立即尋址特征,隱含的操作數(shù)在ACC中）在執(zhí)行階段所需的微操作命令及節(jié)拍安排.答：由于(PC）+1→PC需由ALU完成，因此PC的值可作為ALU的一個源操作數(shù)，靠控制ALU做＋1運算得到（PC)+1,結(jié)果送至與ALU輸出端相連的R2,然后再送至PC。此題的關(guān)鍵是要考慮總線沖突的問題，故取指周期的微操作命令及節(jié)拍安排如下：T0PC→MAR，1→RT1M（MAR）→MDR,(PC)+1→R2T2MDR→IR，OP(IR)→微操作命令形成部件T3R2→PC答：立即尋址的加法指令執(zhí)行周期的微操作命令及節(jié)拍安排如下:T0Ad(IR）→R1；立即數(shù)→R1T1(R1)+(ACC）→R2；ACC通過總線送ALUT2R2→ACC;結(jié)果→ACCDMA接口主要由哪些部件組成？在數(shù)據(jù)交換過程中它應(yīng)完成哪些功能？畫出DMA工作過程的流程圖（不包括預(yù)處理和后處理)。答：DMA接口主要由數(shù)據(jù)緩沖寄存器、主存地址計數(shù)器、字計數(shù)器、設(shè)備地址寄存器、中斷機(jī)構(gòu)和DMA控制邏輯等組成。在數(shù)據(jù)交換過程中，DMA接口的功能有:（1）向CPU提出總線請求信號；（2）當(dāng)CPU發(fā)出總線響應(yīng)信號后，接管對總線的控制；（3）向存儲器發(fā)地址信號（并能自動修改地址指針）;(4）向存儲器發(fā)讀/寫等控制信號，進(jìn)行數(shù)據(jù)傳送；（5）修改字計數(shù)器,并根據(jù)傳送字?jǐn)?shù)，判斷DMA傳送是否結(jié)束;（6）發(fā)DMA結(jié)束信號,向CPU申請程序中斷，報告一組數(shù)據(jù)傳送完畢。DMA工作過程流程如圖所示。（三）按序?qū)懗鐾瓿梢粭l加法指令SUBα(α為主存地址）兩種控制器所發(fā)出的微操作命令及節(jié)拍安排.答：組合邏輯控制器完成SUBα指令的微操作命令及節(jié)拍安排為：取指周期T0PC→MAR,1→RT1M(MAR)→MDR,(PC）+1→PCT2MDR→IR,OP(IR）→ID執(zhí)行周期T0Ad(IR)→MAR，1→R（即α→MAR)T1M(MAR）→MDRT2（ACC)–（MDR)→ACC微程序控制器完成ADDα指令的微操作命令及節(jié)拍安排為:取指周期T0PC→MAR,1→RT1Ad(CMDR）→CMART2M（MAR)→MDR，(PC）+1→PCT3Ad（CMDR)→CMART4MDR→IRT5OP(IR）→微地址形成部件→CMAR執(zhí)行周期T0Ad（IR)→MAR，1→R（即α→MAR)T1Ad（CMDR)→CMART2M（MAR)→MDRT3Ad（CMDR）→CMART4（ACC）+（MDR)→ACCT5Ad(CMDR)→CMAR假設(shè)磁盤采用DMA方式與主機(jī)交換信息，其傳輸速率為2MB/s，而且DMA的預(yù)處理需1000個時鐘周期，DMA完成傳送后處理中斷需500個時鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長度為4KB，試問在硬盤工作時，50MHz的處理器需用多少時間比率進(jìn)行DMA輔助操作（預(yù)處理和后處理）。答:DMA傳送過程包括預(yù)處理、數(shù)據(jù)傳送和后處理三個階段.傳送4KB的數(shù)據(jù)長度需4KB/2MB/s=0。002秒如果磁盤不斷進(jìn)行傳輸，每秒所需DMA輔助操作的時鐘周期數(shù)為(1000+500)/0.002=750000故DMA輔助操作占用CPU的時間比率為（四）1.畫出主機(jī)框圖(要求畫到寄存器級)；2。若存儲器容量為64K×32位，指出圖中各寄存器的位數(shù)；3.寫出組合邏輯控制器完成ADDX（X為主存地址)指令發(fā)出的全部微操作命令及節(jié)拍安排。4。若采用微程序控制,還需增加哪些微操作？答：（1）（2）ACCMQALUXIRMDRPCMAR3232323232321616（3）T0PC→MAR1→RT1M(MAR）→MDR（PC)+1→PCT2MDR→IROP(IR）→IDT0Ad(IR）→MAR1→RT1M（MAR）→MDRT2(AC）+(MDR)→AC（4)取指Ad(CMDR)→CMAROP(IR)→微地址形成部件→CMAR執(zhí)行Ad(CMDR)→CMAR（五)假設(shè)CPU在中斷周期用堆棧保存程序斷點，而且進(jìn)棧時指針減1，出棧時指針加1。分別寫出組合邏輯控制和微程序控制在完成中斷返回指令時，取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排.畫出DMA方式接口電路的基本組成框圖，并說明其工作過程(以輸入設(shè)備為例）。答:DMA方式接口電路的基本組成框圖如下：以數(shù)據(jù)輸入為例，具體操作如下：①從設(shè)備讀入一個字到DMA的數(shù)據(jù)緩沖寄存器BR中，表示數(shù)據(jù)緩沖寄存器“滿”（如果I/O設(shè)備是面向字符的，則一次讀入一個字節(jié)，組裝成一個字）;②設(shè)備向DMA接口發(fā)請求（DREQ）；③DMA接口向CPU申請總線控制權(quán)（HRQ）；④CPU發(fā)回HLDA信號，表示允許將總線控制權(quán)交給DMA接口；⑤將DMA主存地址寄存器中的主存地址送地址總線；⑥通知設(shè)備已被授予一個DMA周期（DACK），并為交換下一個字做準(zhǔn)備；⑦將DMA數(shù)據(jù)緩沖寄存器的內(nèi)容送數(shù)據(jù)總線；⑧命令存儲器作寫操作；⑨修改主存地址和字計數(shù)值；⑩判斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若己結(jié)束，（字計數(shù)器溢出)，則向CPU申請程序中斷，標(biāo)志數(shù)據(jù)塊傳送結(jié)束。設(shè)計題1、設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(低電平有效）,用作讀寫控制信號（高電平為讀，低電平為寫)?，F(xiàn)有下列存儲芯片：1K×4位RAM,4K×8位RAM，2K×8位ROM，以及74138譯碼器和各種門電路，如圖所示。畫出CPU與存儲器連接圖,要求：（1）主存地址空間分配：8000H～87FFH為系統(tǒng)程序區(qū)；8800H～8BFFH為用戶程序區(qū).（2)合理選用上述存儲芯片，說明各選幾片？（3）詳細(xì)畫出存儲芯片的片選邏輯.答：1）根據(jù)主存地址空間分配為A15………A02K×8位100000000000000010000111111111111K×8位100010000000000010001011111111112）選出所用芯片類型及數(shù)量2K×8位ROM1片1K×4位RAM2片3）CPU與存儲芯片的連接圖如圖所示:2、設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用(低電平有效）作訪存控制信號，作讀寫命令信號（高電平為讀，低電平為寫）。現(xiàn)有下列存儲芯片：ROM（2K8位,4K4位，8K8位）,RAM(1K4位，2K8位,4K8位）及74138譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片,畫出CPU和存儲芯片的連接圖。要求：（1）最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶程序區(qū)；（2）指出選用的存儲芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。解：（1）地址空間分配圖：系統(tǒng)程序區(qū)（ROM共4KB)：0000H—0FFFH用戶程序區(qū)（RAM共12KB)：1000H-3FFFH

（2）選片：ROM:選擇4K×4位芯片2片，位并聯(lián)

RAM：選擇4K×8位芯片3片,字串聯(lián)(RAM1地址范圍為:1000H—1FFFH,RAM2地址范圍為2000H-2FFFH,RAM3地址范圍為：3000H—3FFFH）

(3)各芯片二進(jìn)制地址分配如下：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM1，200000000000000000000011111111111RAM100010000000000000001111111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111CPU和存儲器連接邏輯圖及片選邏輯如下圖(3）所示:圖（3)3、設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號（低電平有效)，用作讀/寫控制信號（高電平為讀,低電平為寫）?，F(xiàn)有下列存儲芯片:1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LS138譯碼器和各種門電路，如圖所示。畫出CPU與存儲器的連接圖，要求（1）主存地址空間分配： 6000H～67FFH為系統(tǒng)程序區(qū)；(課本P95） 6800H~6BFFH為用戶程序區(qū)。（2)合理選用上述存儲芯片，說明各選幾片?（3）詳細(xì)畫出存儲芯片的片選邏輯圖。4、設(shè)CPU共有16根地址線,8根數(shù)據(jù)線，并用作訪存控制信號(低電平有效），用作讀寫控制信號（高電平為讀,低電平為寫)。現(xiàn)有下列芯片及各種門電路(門電路自定），如圖所示.畫出CPU與存儲器的連接圖,要求：（1）存儲芯片地址空間分配為:0～2047為系統(tǒng)程序區(qū)；2048～8191為用戶程序區(qū)。(2）指出選用的存儲芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。答：（1）二進(jìn)制地址碼(2)根據(jù)主存地址空間分配,0～2047為系統(tǒng)程序區(qū)，選用1片2K×8位ROM芯片2048～8191為用戶程序區(qū)，選用3片2K×8位RAM芯片（3)HYPERLINK”/incsearch/search.asp？key=%B4%E6%B4%A2”\t”_blank”存儲器片選邏輯圖5、設(shè)CPU共有16根地址線,8根數(shù)據(jù)線，并用作訪存控制信號（低電平有效），用作讀寫控制信號(高電平為讀，低電平為寫）?，F(xiàn)有下列芯片及各種門電路（門電路自定)，如圖所示.畫出CPU與存儲器的連接圖，要求：（1）存儲芯片地址空間分配為：最小4K地址空間為系統(tǒng)程序區(qū)，相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，與系統(tǒng)程序工作區(qū)相鄰的是24K用戶程序區(qū)；(2）指出選用的存儲芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。答：(1）根據(jù)主存地址空間分配為：）A15…A11…A7……A0最小4K4K×8位ROM1片相鄰4K4K×4位RAM2片相鄰24K8K×8位RAM3片（2）選出所用芯片類型及數(shù)量最小4K地址空間為系統(tǒng)程序區(qū),選用1片4K×8位ROM芯片；相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，選用2片4K×4位RAM芯片;與系統(tǒng)程序工作區(qū)相鄰的24K為用戶程序區(qū)，選用3片8K×8位RAM芯片.(3）CPU與存儲芯片的連接圖如圖所示6、設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號（低電平有效）用作讀寫控制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片：1K×4位RAM，4K×8位RAM,2K×8位ROM，以及74138譯碼器和各種門電路，如圖所示。畫出CPU與存儲器連接圖，要求：(1）主存地址空間分配：A000H～A7FFH為系統(tǒng)程序區(qū)；A800H～AFFFH為用戶程序區(qū)。（2）合理選用上述存儲芯片，說明各選幾片，并寫出每片存儲芯片的二進(jìn)制地址范圍。（3）詳細(xì)畫出存儲芯片的片選邏輯。根據(jù)主存地址空間分配為:A15…A11…A7…A3…A02K×8位ROM1片1K×4位RAM2片1K×4位RAM2片（2）選出所用芯片類型及數(shù)量對應(yīng)A000H~A7FFH系統(tǒng)程序區(qū)，選用一片2K×8位ROM芯片；對應(yīng)A800H～AFFFH用戶程序區(qū)，選用4片1K×4位RAM芯片.（3）CPU與存儲芯片的連接圖如圖所示7、設(shè)CPU共有16根地址線，8根數(shù)據(jù)線,并用作訪存控制信號（低電平有效），用作讀寫控制信號（高電平為讀，低電平為寫)。現(xiàn)有下列芯片及各種門電路（門電路自定），如圖所示.畫出CPU與存儲器的連接圖，要求：(1）存儲芯片地址空間分配為:0～8191為系統(tǒng)程序區(qū);8192～32767為用戶程序區(qū)。（2)指出選用的存儲芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。答：(1）二進(jìn)制地址碼（2)0～8191為系統(tǒng)程序區(qū)，選用1片8K×8位ROM芯片;8192~32767為用戶程序區(qū)，選用3片8K×8位RAM芯片。（3）\t”_blank"存儲器片選邏輯圖8、設(shè)CPU共有16根地址線,8根數(shù)據(jù)線，并用作訪存控制信號（低電平有效），用作讀寫控制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列芯片及各種門電路（門電路自定），如圖所示。畫出CPU與存儲器的連接圖，要求:(1）存儲芯片地址空間分配為：最大4K地址空間為系統(tǒng)程序區(qū)，相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，最小16K地址空間為用戶程序區(qū);（2）指出選用的存儲芯片類型及數(shù)量;(3）詳細(xì)畫出片選邏輯。答：（1）主存地址空間分配（2）根據(jù)主存地址空間分配最大4K地址空間為系統(tǒng)程序區(qū)，選用2片2K×8位ROM芯片；相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，選用2片4K×4位RAM芯片;最小16K地址空間為用戶程序區(qū),選用2片8K×8位RAM芯片。（3）HYPERLINK”/incsearch/search。asp?key=洢"存儲芯片的片選邏輯圖9、共有16根地址線和8根數(shù)據(jù)線，并用作訪存控制信號，作讀寫命令信號（高電平讀，低電平寫）。設(shè)計一個容量為32KB，地址范圍為0000H~7FFFH，且采用低位交叉編址的四體并行存儲器。要求：(1）采用下圖所列芯片,詳細(xì)畫出CPU和存儲芯片的連接圖。（2）指出圖中每個存儲芯片的容量及地址范圍（用十六進(jìn)制表示)。答：32KB四體結(jié)構(gòu)的HYPERLINK”http：///incsearch/search.asp?key=％B4％E6％B4％A2”\t"_blank”存儲器可由4片8K×8位存儲芯片組成，由于采用低位交叉編址,因此需用末兩位地址A1、A0控制片選信號,用13根地址線A14～A2與存儲芯片的地址線相連.滿足地址范圍為0000H～7FFFH的存儲器與CPU的連接圖如圖4.9所示，圖中每片存儲芯片的地址范圍是：第0片0，4,。。。...,7FFCH第1片1,5，.。.。。.，7FFDH第2片2，6,。。...。，7FFEH第3片3,7，。。.。.。，7FFFH問答題（一）、1．已知帶返轉(zhuǎn)指令的含義如下圖所示，寫出機(jī)器在完成帶返轉(zhuǎn)指令時,取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排.如果采用微程序控制，需增加哪些微操