電子技術(shù)基礎(chǔ)（第五版）課件 蘇莉萍 第11、12章 集成觸發(fā)器、時(shí)序邏輯電路

課題十一集成觸發(fā)器11.1基本RS觸發(fā)器11.2時(shí)鐘控制的觸發(fā)器11.3邊沿觸發(fā)器11.4各類(lèi)觸發(fā)器的相互轉(zhuǎn)換課題小結(jié)

11.1基本RS觸發(fā)器

圖11.1基本RS觸發(fā)器

11.1.2邏輯功能描述

通常用狀態(tài)真值表、特征方程(次態(tài)方程)和狀態(tài)轉(zhuǎn)移圖來(lái)描述觸發(fā)器的邏輯功能。

1.狀態(tài)真值表

基本RS觸發(fā)器的邏輯功能可以用表11.1所示的狀態(tài)真值表來(lái)描述。

2.特征方程(次態(tài)方程)、狀態(tài)轉(zhuǎn)移圖及波形圖

描述觸發(fā)器邏輯功能的函數(shù)表達(dá)式稱(chēng)為觸發(fā)器的特征方程或次態(tài)方程。由表11.1可得基本RS觸發(fā)器的卡諾圖，如圖11.2(a)所示。圖11.2基本RS觸發(fā)器的卡諾圖及狀態(tài)轉(zhuǎn)移圖

由卡諾圖化簡(jiǎn)得基本RS觸發(fā)器的特征方程為

式中，Sd+Rd=1稱(chēng)為約束項(xiàng)。由于Sd和Rd同時(shí)為0又同時(shí)恢復(fù)為1時(shí)，狀態(tài)Qn+1不確定，為了獲得確定的Qn+1，輸入信號(hào)Sd和Rd應(yīng)滿(mǎn)足約束條件Sd+Rd=1。

基本RS觸發(fā)器共有兩個(gè)狀態(tài)：0態(tài)和1態(tài)。當(dāng)Qn=0，輸入SdRd=10或11時(shí)，使觸發(fā)器狀態(tài)保持為0態(tài)；只有SdRd=01時(shí)，才能使?fàn)顟B(tài)轉(zhuǎn)移到1態(tài)。當(dāng)Qn=1，輸入SdRd=01或11時(shí)，狀態(tài)將保持為1態(tài)；只有SdRd=10時(shí)，才使?fàn)顟B(tài)轉(zhuǎn)移到0態(tài)?；綬S觸發(fā)器的狀態(tài)轉(zhuǎn)移圖如圖11.2(b)所示。

如果已知Sd和Rd的波形和觸發(fā)器的起始狀態(tài)，則可畫(huà)出觸發(fā)器Q端的工作波形如圖11.3所示。圖11.3基本RS觸發(fā)器波形圖

11.1.3集成基本RS觸發(fā)器

以TTL集成觸發(fā)器74LS279為例，其邏輯符號(hào)如圖11.4(a)所示。每片74LS279中包含四個(gè)獨(dú)立的用與非門(mén)組成的基本RS觸發(fā)器。其中第一個(gè)和第三個(gè)觸發(fā)器各有兩個(gè)Sd輸入端(S1和S3)，在任一輸入端加低電平均能將觸發(fā)器置1；每個(gè)觸發(fā)器只有一個(gè)Rd輸入端(R)。圖11.4(b)為第一個(gè)觸發(fā)器的邏輯電路。

可用表11.2所示的功能表來(lái)描述74LS279集成電路的邏輯功能。圖11.474LS279集成電路

11.2時(shí)鐘控制的觸發(fā)器

上述基本RS觸發(fā)器具有直接置0、置1的功能，當(dāng)Sd和Rd的輸入信號(hào)發(fā)生變化時(shí)，觸發(fā)器的狀態(tài)就立即改變。在實(shí)際使用中，通常要求觸發(fā)器按一定的時(shí)間節(jié)拍動(dòng)作。這就要求觸發(fā)器的翻轉(zhuǎn)時(shí)刻受時(shí)鐘脈沖的控制，而翻轉(zhuǎn)到何種狀態(tài)由輸入信號(hào)決定，從而出現(xiàn)了各種時(shí)鐘控制的觸發(fā)器(簡(jiǎn)稱(chēng)鐘控觸發(fā)器)。按其功能，鐘控觸發(fā)器分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器。

11.2.1RS觸發(fā)器

在基本RS觸發(fā)器的基礎(chǔ)上，加上兩個(gè)與非門(mén)即可構(gòu)成RS觸發(fā)器，其邏輯圖如圖11.5(a)所示，邏輯符號(hào)如圖11.5(b)所示。Sd為直接置位端，Rd

為直接復(fù)位端。當(dāng)用作RS觸發(fā)器時(shí)，Sd=Rd=1。S為置位輸入端，R為復(fù)位輸入端，CP為時(shí)鐘脈沖輸入端。圖11.5RS觸發(fā)器

1.RS觸發(fā)器狀態(tài)真值表

當(dāng)CP=0時(shí)，G3、G4被封鎖，輸出均為1，G1、G2門(mén)構(gòu)成的基本RS觸發(fā)器處于保持狀態(tài)。此時(shí)，無(wú)論R、S輸入端的狀態(tài)如何變化，均不會(huì)改變G1、G2門(mén)的輸出，故對(duì)觸發(fā)器狀態(tài)無(wú)影響。

當(dāng)CP=1時(shí)，觸發(fā)器處于工作狀態(tài)，其邏輯功能見(jiàn)表11.3。

2.特征方程、狀態(tài)轉(zhuǎn)移圖及波形圖

與基本RS觸發(fā)器一樣，可由表11.3得RS觸發(fā)器的卡諾圖，如圖11.6(a)所示。

對(duì)卡諾圖化簡(jiǎn)得RS觸發(fā)器的特征方程為

式中，SR=0為約束項(xiàng)。

由真值表得到的RS觸發(fā)器的狀態(tài)轉(zhuǎn)移圖如圖11.6(b)所示。圖11.6RS觸發(fā)器的卡諾圖及狀態(tài)轉(zhuǎn)移圖

如已知CP、S和R的波形，可畫(huà)出觸發(fā)器的工作波形如圖11.7所示。圖11.7RS觸發(fā)器波形圖

11.2.2JK觸發(fā)器

在鐘控RS觸發(fā)器中，必須避免輸入R和S同時(shí)為1的情況出現(xiàn)，這給使用帶來(lái)不便。為了從根本上消除這種情況，可將鐘控RS觸發(fā)器接成如圖11.8(a)所示的形式，同時(shí)將輸入端S改成J，R改成K，這樣就構(gòu)成了JK觸發(fā)器。它的邏輯符號(hào)如圖11.8(b)所示。圖11.8JK觸發(fā)器

1.JK觸發(fā)器真值表

當(dāng)CP=0時(shí)，G3、G4門(mén)被封鎖，J、K輸入端的變化對(duì)G1、G2門(mén)的輸入無(wú)影響，觸發(fā)器處于保持狀態(tài)。

當(dāng)CP=1時(shí)，如果J、K輸入端狀態(tài)依次為00、01或10，輸出端Qn+1狀態(tài)與RS觸發(fā)器輸出狀態(tài)相同；如果J、K=11，觸發(fā)器必將翻轉(zhuǎn)。JK觸發(fā)器狀態(tài)真值表如表11.4所示。

2.特征方程、狀態(tài)轉(zhuǎn)移圖及波形圖

由真值表得JK觸發(fā)器的卡諾圖如圖11.9(a)所示，化簡(jiǎn)得JK觸發(fā)器的特征方程為

由真值表得JK觸發(fā)器的狀態(tài)轉(zhuǎn)移圖如圖11.9(b)所示圖11.9JK觸發(fā)器的卡諾圖及狀態(tài)轉(zhuǎn)移圖

如果已知CP、J、K的波形，可畫(huà)出JK觸發(fā)器的工作波形如圖11.10所示。圖11.10JK觸發(fā)器波形圖

11.2.3D觸發(fā)器

RS觸發(fā)器和JK觸發(fā)器有兩個(gè)輸入端。有時(shí)需要只有一個(gè)輸入端的觸發(fā)器，于是將RS觸發(fā)器接成圖11.11(a)所示的形式，這樣就構(gòu)成了單輸入端的D觸發(fā)器。它的邏輯符號(hào)如圖11.11(b)所示。圖11.11D觸發(fā)器

1.D觸發(fā)器狀態(tài)真值表

當(dāng)CP=0時(shí)，D觸發(fā)器保持原來(lái)狀態(tài)。

當(dāng)CP=1時(shí)，如果D=0，無(wú)論D觸發(fā)器原來(lái)狀態(tài)為0或1，D觸發(fā)器輸出均為0；如果D=1，無(wú)論D觸發(fā)器原來(lái)狀態(tài)為0或1，D觸發(fā)器輸出均為1。D觸發(fā)器的狀態(tài)真值表見(jiàn)表11.5。

2.特征方程、狀態(tài)轉(zhuǎn)移圖及波形圖

由真值表得D觸發(fā)器的卡諾圖如圖11.12(a)所示，化簡(jiǎn)得D觸發(fā)器的特征方程為

由真值表得D觸發(fā)器的狀態(tài)轉(zhuǎn)移圖如圖11.12(b)所示。

圖11.12D觸發(fā)器的卡諾圖及狀態(tài)轉(zhuǎn)移圖

如果已知CP和D的波形，可畫(huà)出D觸發(fā)器的工作波形如圖11.13所示。圖11.13D觸發(fā)器波形圖

11.2.4T觸發(fā)器

如果把JK觸發(fā)器的兩個(gè)輸入端J和K連在一起，并把這個(gè)連在一起的輸入端用T表示，就構(gòu)成了T觸發(fā)器，如圖11.14(a)所示。其邏輯符號(hào)如圖11.14(b)所示。圖11.14T觸發(fā)器邏輯圖及邏輯符號(hào)

1.T觸發(fā)器狀態(tài)真值表

當(dāng)CP=0時(shí)，T觸發(fā)器保持原來(lái)狀態(tài)。

當(dāng)CP=1時(shí)，如果T=0，則T觸發(fā)器保持原來(lái)狀態(tài)；如果T=1，則T觸發(fā)器翻轉(zhuǎn)，相當(dāng)于一位計(jì)數(shù)器。T觸發(fā)器的狀態(tài)真值表見(jiàn)表11.6。

2.特征方程、狀態(tài)轉(zhuǎn)移圖

由真值表得T觸發(fā)器的卡諾圖如圖11.15(a)所示，化簡(jiǎn)得T觸發(fā)器的特征方程為

由真值表得T觸發(fā)器狀態(tài)轉(zhuǎn)移圖如圖11.15(b)所示。圖11.15T觸發(fā)器的卡諾圖及狀態(tài)轉(zhuǎn)移圖

11.2.5空翻與振蕩現(xiàn)象

(1)空翻現(xiàn)象：在CP=1期間，當(dāng)輸入信號(hào)發(fā)生變化時(shí)，使觸發(fā)器的輸出狀態(tài)翻轉(zhuǎn)兩次或兩次以上。

(2)振蕩現(xiàn)象：在CP=1期間輸入信號(hào)不發(fā)生變化，由于CP脈沖過(guò)寬，因互補(bǔ)性而使得輸出反饋到輸入端產(chǎn)生多次翻轉(zhuǎn)(振蕩)現(xiàn)象。圖11.16空翻與振蕩現(xiàn)象

11.3邊沿觸發(fā)器

11.3.1邊沿JK觸發(fā)器1.邏輯功能圖11.17(a)所示是一種下降沿觸發(fā)的JK觸發(fā)器邏輯電路，其邏輯符號(hào)如圖11.17(b)所示。邊沿JK觸發(fā)器的邏輯功能如表11.7所示。表中↓表示只有在CP時(shí)鐘脈沖的下降沿時(shí)刻，觸發(fā)器的輸出才受輸入J、K的控制。在CP時(shí)鐘脈沖的其他時(shí)刻，觸發(fā)器的輸出不受輸入J、K的控制，始終保持原來(lái)狀態(tài)。圖11.17邊沿JK觸發(fā)器

根據(jù)邊沿JK觸發(fā)器的功能表可以得到邊沿JK觸發(fā)器的特征方程為

圖11.18所示為下降沿觸發(fā)的JK觸發(fā)器工作波形圖。圖11.18下降沿觸發(fā)的JK觸發(fā)器工作波形圖

由此可見(jiàn)，邊沿觸發(fā)器僅在CP時(shí)鐘脈沖的有效邊沿到來(lái)時(shí)，觸發(fā)器才發(fā)生輸出狀態(tài)的跳變，跳變后的狀態(tài)也僅與該時(shí)刻的輸入信號(hào)J、K的狀態(tài)有關(guān)，而與此時(shí)刻前后的輸入信號(hào)J、K的狀態(tài)無(wú)關(guān)。這正是邊沿觸發(fā)型觸發(fā)器抗干擾能力強(qiáng)的體現(xiàn)。

2.集成邊沿JK觸發(fā)器

JK觸發(fā)器已做成各種集成電路，如74LS76，74LS112，74LS114，CD4027、4095、4096

等都是集成邊沿JK觸發(fā)器。

74LS112是TTL雙下降沿JK觸發(fā)器，其管腳排列圖如圖11.19所示。圖11.1974LS112管腳排列圖

11.3.2維持阻塞D觸發(fā)器

1.邏輯功能

維持阻塞觸發(fā)器也是一種邊沿觸發(fā)器，一般是在CP時(shí)鐘脈沖的上升沿接收輸入信號(hào)并使觸發(fā)器翻轉(zhuǎn)，其他時(shí)間均處于保持狀態(tài)。使用較多的是上升沿觸發(fā)的維持阻塞D觸發(fā)器，其邏輯電路如圖11.20(a)，邏輯符號(hào)如圖11.20(b)。圖11.20維持阻塞D觸發(fā)器

維持阻塞D觸發(fā)器的邏輯功能如表11.8所示。表中↑表示只有在CP時(shí)鐘脈沖的上升沿時(shí)刻，觸發(fā)器的輸出才受輸入D的控制。

與時(shí)鐘控制D觸發(fā)器一樣，維持阻塞D觸發(fā)器的特

征方程為

2.集成D觸發(fā)器

常用的集成D觸發(fā)器有74LS74、CD4013等。74LS74為T(mén)TL雙上升沿D觸發(fā)器，管腳排列如圖11.21所示，CP為時(shí)鐘輸入端，D為數(shù)據(jù)輸入端。圖11.2174LS74管腳排列圖

11.4各類(lèi)觸發(fā)器的相互轉(zhuǎn)換

從邏輯功能來(lái)分，觸發(fā)器共有四種類(lèi)型：RS、JK、D和T觸發(fā)器。在數(shù)字裝置中往往需要各種類(lèi)型的觸發(fā)器，而市場(chǎng)上出售的觸發(fā)器多為集成D觸發(fā)器和JK觸發(fā)器，沒(méi)有其他類(lèi)型觸發(fā)器，因此，這就要求我們必須掌握不同類(lèi)型觸發(fā)器之間的轉(zhuǎn)換方法。轉(zhuǎn)換邏輯電路的方法，一般是先比較已有觸發(fā)器和待求觸發(fā)器的特征方程，然后利用邏輯代數(shù)的公式和定理實(shí)現(xiàn)兩個(gè)特征方程之間的變換，進(jìn)而畫(huà)出轉(zhuǎn)換后的邏輯電路。圖11.22JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器、T觸發(fā)器和T'觸發(fā)器

2.JK觸發(fā)器轉(zhuǎn)換成T觸發(fā)器

觸發(fā)器的特征方程為

比較公式(11－6)和(11－9)，可見(jiàn)只要取J=K=T，就可以把JK觸發(fā)器轉(zhuǎn)換成T觸發(fā)器。圖11.22(b)是轉(zhuǎn)換后的T觸發(fā)器電路圖。

3.T'觸發(fā)器

如果T觸發(fā)器的輸入端T=1，則稱(chēng)它為T(mén)'觸發(fā)器，如圖11.22(c)所示。T'觸發(fā)器也稱(chēng)為一位計(jì)數(shù)器，在計(jì)數(shù)器中應(yīng)用廣泛。

11.4.2D觸發(fā)器轉(zhuǎn)換成JK、T和T'觸發(fā)器

由于D觸發(fā)器只有一個(gè)信號(hào)輸入端，且Qn+1=D，因此，只要將其他類(lèi)型觸發(fā)器的輸入信號(hào)經(jīng)過(guò)轉(zhuǎn)換后變?yōu)镈信號(hào)，即可實(shí)現(xiàn)轉(zhuǎn)換。

1.D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器

2.D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器

3.D觸發(fā)器轉(zhuǎn)換成T'觸發(fā)器圖11.23JK觸發(fā)器、T觸發(fā)器和T'觸發(fā)器

課題小結(jié)

(3)由于RS觸發(fā)器存在約束條件，而時(shí)鐘控制的觸發(fā)器又存在空翻與振蕩現(xiàn)象，使得在實(shí)際中人們更傾向于使用各種邊沿觸發(fā)器。使用邊沿觸發(fā)器要明確其工作時(shí)是處在上升沿還是下降沿，以防止錯(cuò)誤。

邊沿觸發(fā)器由于抗干擾能力強(qiáng)、工作可靠，被廣泛應(yīng)用在寄存器、計(jì)數(shù)器、分頻器等時(shí)序邏輯電路中。其中D觸發(fā)器由于結(jié)構(gòu)簡(jiǎn)單、價(jià)格便宜，應(yīng)用更為廣泛。

(4)從制造工藝上劃分，觸發(fā)器還可分為T(mén)TL、CMOS兩大類(lèi)，它們的外特性與TTL門(mén)電路、CMOS門(mén)電路的外特性相同，有關(guān)電路特點(diǎn)及使用時(shí)應(yīng)注意的問(wèn)題也和門(mén)電路相同。課題十二時(shí)序邏輯電路12.1時(shí)序邏輯電路的分析方法12.2計(jì)數(shù)器12.3寄存器課題小結(jié)

12.1時(shí)序邏輯電路的分析方法

時(shí)序邏輯電路按其觸發(fā)方式分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩類(lèi)。

時(shí)序邏輯電路中，所有觸發(fā)器的脈沖觸發(fā)端與外接CP脈沖端相連(即所有觸發(fā)器在外來(lái)CP脈沖作用下同時(shí)動(dòng)作)的電路稱(chēng)為同步時(shí)序邏輯電路。

時(shí)序邏輯電路中，不同觸發(fā)器的時(shí)鐘脈沖不相同，觸發(fā)器只在其CP脈沖的相應(yīng)邊沿才動(dòng)作的電路，稱(chēng)為異步時(shí)序邏輯電路。

12.1.1同步時(shí)序電路分析

1.同步時(shí)序電路分析方法

同步時(shí)序電路的分析方法和分析步驟如下：

(1)寫(xiě)方程。方程式包含各觸發(fā)器的激勵(lì)方程(即每一個(gè)觸發(fā)器輸入端的函數(shù)表達(dá)式)，將激勵(lì)方程代入相應(yīng)觸發(fā)器的特征方程即得到各觸發(fā)器的次態(tài)方程(又稱(chēng)為狀態(tài)方程)，再根據(jù)輸出電路寫(xiě)出輸出方程。

(2)列狀態(tài)真值表。假定一個(gè)狀態(tài)(現(xiàn)態(tài))，將其代入次態(tài)方程就可得出相應(yīng)的次態(tài)。逐個(gè)假定狀態(tài)，并列表表示，即得狀態(tài)真值表。

(3)畫(huà)狀態(tài)轉(zhuǎn)移圖。根據(jù)狀態(tài)真值表，畫(huà)出狀態(tài)轉(zhuǎn)移圖。因?yàn)闋顟B(tài)轉(zhuǎn)移圖直觀(guān)，很容易分析其功能。

(4)畫(huà)波形圖。根據(jù)狀態(tài)真值表、狀態(tài)轉(zhuǎn)移圖和觸發(fā)器的觸發(fā)邊沿形式(上升沿或下降沿)畫(huà)出波形圖。

(5)功能描述。用文字概括電路的邏輯功能。

2.同步時(shí)序電路分析舉例

例12.1時(shí)序電路如圖12.1(a)所示，試分析其功能。圖12.1例12.1圖圖12.1例12.1圖

解該電路中，時(shí)鐘脈沖CP與每個(gè)觸發(fā)器的時(shí)鐘脈沖輸入端相連接，故為下降沿觸發(fā)的同步時(shí)序電路。

(1)寫(xiě)方程。

①激勵(lì)方程為

②態(tài)方程：將上述激勵(lì)方程代入觸發(fā)器的特征方程中，即得每一個(gè)觸發(fā)器的次態(tài)方程。

③輸出方程：輸出信號(hào)Q3Q2Q1Q0為對(duì)應(yīng)四個(gè)觸發(fā)器的輸出。

(2)列狀態(tài)真值表。假定一個(gè)現(xiàn)態(tài)，代入上述次態(tài)方程便得出相應(yīng)的次態(tài)，逐個(gè)假定現(xiàn)態(tài)，并列表表示，得出相應(yīng)的狀態(tài)真值表，如表12.1所示。

(3)畫(huà)狀態(tài)轉(zhuǎn)移圖。由狀態(tài)真值表可得相應(yīng)的狀態(tài)轉(zhuǎn)移圖，如圖12.1(b)所示。

(4)畫(huà)波形圖。波形圖如圖12.1(c)所示。

(5)功能描述。由以上分析可知，圖12.1(a)所示電路為同步四位二進(jìn)制加法計(jì)數(shù)器，功能為記錄CP脈沖的個(gè)數(shù)，計(jì)數(shù)范圍從0000到1111。另外，它還可以對(duì)CP脈沖分頻。所謂分頻，是指將信號(hào)頻率成比例地降低。將信號(hào)從電路輸入端輸入、由輸出端輸出時(shí)，頻率降低到輸入信號(hào)的幾分之一，就叫幾分頻，該電路就叫幾分頻電路。在本電路中，Q0端是CP脈沖的二分頻輸出；Q1端是CP脈沖的四分頻輸出；Q2端是CP脈沖的八分頻輸出；Q3端是CP脈沖的十六分頻輸出。

例12.2時(shí)序電路如圖12.2(a)所示，試分析其功能。圖12.2例12.2圖

解該電路為下降沿觸發(fā)的同步時(shí)序電路。

激勵(lì)方程為

次態(tài)方程為

輸出信號(hào)為Q3Q2Q1Q0。

由次態(tài)方程得狀態(tài)真值表如表12.2所示。

狀態(tài)轉(zhuǎn)移圖如圖12.2(b)所示，波形圖如圖12.2(c)所示。

12.1.2異步時(shí)序電路分析

1.異步時(shí)序電路分析方法

異步時(shí)序電路的分析與同步時(shí)序電路分析方法基本相同，只是還需寫(xiě)出時(shí)鐘方程。

2.異步時(shí)序電路分析舉例

例12.3異步時(shí)序電路如圖12.3(a)所示，試分析其電路圖12.3例12.3圖

解由于該電路中4個(gè)上升沿D觸發(fā)器的觸發(fā)脈沖不相同(分別為CP0、CP1、CP2和CP3)，所以該電路為異步時(shí)序電路。

激勵(lì)方程為

由于各觸發(fā)器僅在其觸發(fā)脈沖的上升沿動(dòng)作，其余時(shí)間均處于保持狀態(tài)，故在列電路狀態(tài)真值表時(shí)，必須把觸發(fā)條件列入其中。狀態(tài)真值表見(jiàn)表12.3。

狀態(tài)轉(zhuǎn)移圖如圖12.3(b)所示，波形圖如圖12.3(c)所示。

12.2計(jì)數(shù)器

12.2.1計(jì)數(shù)器分類(lèi)1.按CP脈沖輸入方式分類(lèi)按CP脈沖輸入方式，計(jì)數(shù)器分為同步計(jì)數(shù)器和異步計(jì)數(shù)器兩種。同步計(jì)數(shù)器：計(jì)數(shù)脈沖引到所有觸發(fā)器的時(shí)鐘脈沖輸入端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器在外接的CP脈沖作用下同時(shí)翻轉(zhuǎn)。異步計(jì)數(shù)器：計(jì)數(shù)脈沖并不引到所有觸發(fā)器的時(shí)鐘脈沖輸入端，有的觸發(fā)器的時(shí)鐘脈沖輸入端是其他觸發(fā)器的輸出，因此，觸發(fā)器不是同時(shí)動(dòng)作。

2.按計(jì)數(shù)增減趨勢(shì)分類(lèi)

按計(jì)數(shù)增減趨勢(shì)，計(jì)數(shù)器分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器三種。

加法計(jì)數(shù)器：計(jì)數(shù)器在CP脈沖作用下進(jìn)行累加計(jì)數(shù)(每來(lái)一個(gè)CP脈沖，計(jì)數(shù)器加1)。

減法計(jì)數(shù)器：計(jì)數(shù)器在CP脈沖作用下進(jìn)行累減計(jì)數(shù)(每來(lái)一個(gè)CP脈沖，計(jì)數(shù)器減1)。

可逆計(jì)數(shù)器：計(jì)數(shù)規(guī)律可按加法計(jì)數(shù)規(guī)律計(jì)數(shù)，也可按減法計(jì)數(shù)規(guī)律計(jì)數(shù)，由控制端決定。

3.按數(shù)制分類(lèi)

計(jì)數(shù)器按數(shù)制分為二進(jìn)制計(jì)數(shù)器、二十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。

二進(jìn)制計(jì)數(shù)器：按二進(jìn)制規(guī)律計(jì)數(shù)，最常用的有四位二進(jìn)制計(jì)數(shù)器，計(jì)數(shù)范圍從0000到1111。如例12.1中所示的電路就是同步四位二進(jìn)制加法計(jì)數(shù)器。

二－十進(jìn)制計(jì)數(shù)器(BCD碼計(jì)數(shù)器)：按二進(jìn)制規(guī)律計(jì)數(shù)，但計(jì)數(shù)范圍從0000到1001。如例12.2中所示電路的同步十進(jìn)制加法計(jì)數(shù)器，即為二十進(jìn)制計(jì)數(shù)器，其輸出狀態(tài)符合BCD碼的計(jì)數(shù)規(guī)則。

任意進(jìn)制計(jì)數(shù)器(N進(jìn)制計(jì)數(shù)器)：計(jì)數(shù)規(guī)律符合其他進(jìn)制計(jì)數(shù)規(guī)則。

12.2.2計(jì)數(shù)器分析

1.二進(jìn)制計(jì)數(shù)器

在例12.1和例12.3中，我們已經(jīng)重點(diǎn)分析了同步四位二進(jìn)制加法計(jì)數(shù)器和異步四位二進(jìn)制減法計(jì)數(shù)器，現(xiàn)分析如圖12.4所示計(jì)數(shù)器電路，加強(qiáng)對(duì)時(shí)序邏輯電路分析方法的掌握。圖12.4三位二進(jìn)制減法計(jì)數(shù)器

(1)寫(xiě)時(shí)鐘方程和激勵(lì)方程。

時(shí)鐘方程為

激勵(lì)方程為

(2)求次態(tài)方程。

將激勵(lì)方程代入JK觸發(fā)器特征方程，可得到次態(tài)方程如下：

(3)列出狀態(tài)真值表。

設(shè)初始狀態(tài)，代入次態(tài)方程依次推導(dǎo)出狀態(tài)真值，如表12.4所示。

表12.4三位二進(jìn)制減法計(jì)數(shù)器狀態(tài)真值表

(4)畫(huà)出狀態(tài)轉(zhuǎn)移圖和波形圖。

根據(jù)狀態(tài)真值表可畫(huà)出狀態(tài)轉(zhuǎn)移圖和波形圖，如圖12.5(a)和圖12.5(b)所示。圖12.5三位二進(jìn)制減法計(jì)數(shù)器

2.二－十進(jìn)制減法計(jì)數(shù)器

例12.2中我們已經(jīng)分析了同步十進(jìn)制加法計(jì)數(shù)器，現(xiàn)分析如圖12.6(a)所示的十進(jìn)制減法計(jì)數(shù)器電路。它由T觸發(fā)器組成，負(fù)跳變觸發(fā)。為了實(shí)現(xiàn)從Q3Q2Q1Q0=0000狀態(tài)減1后跳變?yōu)?001狀態(tài)，在電路處于全0狀態(tài)時(shí)與非門(mén)G2輸出的低電平將與門(mén)G1和G3

封鎖，使T1=T2=0。于是當(dāng)計(jì)數(shù)脈沖到達(dá)后FF0和FF3翻轉(zhuǎn)為1，而FF1和FF2維持0不變，以后繼續(xù)輸入減法計(jì)數(shù)脈沖時(shí)，電路工作情況就與同步二進(jìn)制計(jì)數(shù)器一樣了。

各觸發(fā)器的激勵(lì)方程為圖12.6同步十進(jìn)制減法計(jì)數(shù)器

輸出方程為

各觸發(fā)器的次態(tài)方程為

根據(jù)次態(tài)方程可列出轉(zhuǎn)換真值表如表12.5所示。

由狀態(tài)真值表可得相應(yīng)的狀態(tài)轉(zhuǎn)移圖如圖12.6(b)所示。

3.N進(jìn)制計(jì)數(shù)器

五進(jìn)制加法計(jì)數(shù)器的邏輯電路如圖12.7(a)所示。圖12.7五進(jìn)制加法計(jì)數(shù)器

其功能分析如下：

寫(xiě)出各觸發(fā)器信號(hào)輸入端的邏輯表達(dá)式即激勵(lì)方程，即

將初始狀態(tài)000代入激勵(lì)方程，可得

當(dāng)在C端輸入第1個(gè)時(shí)鐘脈沖后，根據(jù)各觸發(fā)器信號(hào)輸入端的邏輯狀態(tài)即可確定各觸發(fā)器的輸出狀態(tài)：F1翻轉(zhuǎn)為1態(tài)，F(xiàn)2、F3維持0態(tài)，計(jì)數(shù)器狀態(tài)變?yōu)?01，將這個(gè)狀態(tài)代入激勵(lì)方程，便得到第1個(gè)時(shí)鐘脈沖作用結(jié)束后各觸發(fā)器的輸入狀態(tài)。根據(jù)這些狀態(tài)，確定在C端輸入第2個(gè)時(shí)鐘脈沖后，計(jì)數(shù)器狀態(tài)變?yōu)?10。以此類(lèi)推，即可得到相應(yīng)的邏輯狀態(tài)真值表，如表12.6所示

4.集成計(jì)數(shù)器及應(yīng)用

下面介紹具有代表性的集成計(jì)數(shù)器74LS290和74LS161的邏輯功能及其應(yīng)用。

1)集成計(jì)數(shù)器74LS290

74LS290為異步二五十進(jìn)制加法計(jì)數(shù)器，其內(nèi)部由4個(gè)下降沿JK觸發(fā)器和兩個(gè)與非門(mén)組成。74LS290組成的十進(jìn)制計(jì)數(shù)器如圖12.8所示，其中圖12.8(a)是8421BCD碼計(jì)數(shù)方式的連接電路，圖12.8(b)是5421BCD碼計(jì)數(shù)方式的連接電路。74LS290的狀態(tài)轉(zhuǎn)移如表12.7所示。圖12.874LS290組成的十進(jìn)制計(jì)數(shù)器

74LS290的功能表見(jiàn)表12.8，它具有如下功能：

(1)直接清零。當(dāng)R0A和R0B為高電平、S9A和S9B至少有一個(gè)為低電平時(shí)，各觸發(fā)器Rd端均為低電平，觸發(fā)器輸出均為零，實(shí)現(xiàn)清零功能。由于清零功能與時(shí)鐘無(wú)關(guān)，故這種清零稱(chēng)為異步清零。

(2)直接置9(輸出為1001)。當(dāng)S9A和S9B為高電平、R0A和R0B至少有一個(gè)為低電平時(shí)，觸發(fā)器F0和F3的Sd端及觸發(fā)器F1和F2的Rd端為低電平，觸發(fā)器輸出為1001，實(shí)現(xiàn)直接置9功能。

(3)計(jì)數(shù)。當(dāng)R0A、R0B及S9A、S9B輸入均為低電平時(shí)，門(mén)R和門(mén)S輸出均為高電平，各JK觸發(fā)器恢復(fù)正常功能(實(shí)現(xiàn)計(jì)數(shù)功能)。使用時(shí)，務(wù)必按功能表的要求，使R0和S9各輸入端滿(mǎn)足給定的條件，在輸入時(shí)鐘脈沖的下降沿計(jì)數(shù)。

(4)功能擴(kuò)展。用少量邏輯門(mén)，通過(guò)對(duì)74LS290外部進(jìn)行不同方式的連接，可以組成任意進(jìn)制計(jì)數(shù)器

①用74LS290組成七進(jìn)制計(jì)數(shù)器。

當(dāng)計(jì)數(shù)器從0000開(kāi)始計(jì)數(shù)到0110，第7個(gè)脈沖的下降沿到來(lái)時(shí)，強(qiáng)迫計(jì)數(shù)器返回到0000狀態(tài)，向高位產(chǎn)生進(jìn)位。但按74LS290的計(jì)數(shù)規(guī)律，當(dāng)計(jì)數(shù)到0110時(shí)，下一個(gè)計(jì)數(shù)狀態(tài)為0111，不可能返回至零。因此在電路上采用反饋歸零法，將反饋歸零信號(hào)由0111引回(即R0=Q2Q1Q0)。當(dāng)?shù)?個(gè)脈沖下降沿到來(lái)時(shí)，狀態(tài)由0110→(0111)→0000，顯然0111僅是由0110→0000的過(guò)渡狀態(tài)。計(jì)數(shù)器電路連接圖和波形圖如圖12.9所示。圖12.9七進(jìn)制計(jì)數(shù)器電路圖及波形圖

②用兩塊74LS290組成百進(jìn)制計(jì)數(shù)器。

將兩塊74LS290進(jìn)行級(jí)聯(lián)，

組成的百進(jìn)制計(jì)數(shù)器如圖12.10所示。其中，Q30Q20Q10Q00為個(gè)位輸出，Q31Q21Q11Q01為十位輸出。圖12.1074LS290擴(kuò)展為百進(jìn)制計(jì)數(shù)器

2)集成同步計(jì)數(shù)器74LS161

圖12.11為中規(guī)模集成四位同步二進(jìn)制計(jì)數(shù)器74LS161引腳排列圖。圖12.1174LS161引腳排列圖

表12.9是74LS161的功能表，它給出了當(dāng)EP和ET為不同取值時(shí)電路的工作狀態(tài)。

用74LS161的同步預(yù)置端構(gòu)成的六－十進(jìn)制計(jì)數(shù)器如圖12.12所示。圖12.12六－十進(jìn)制計(jì)數(shù)器

3)二進(jìn)制可逆集成計(jì)數(shù)器74LS169

74LS169是同步可逆集成計(jì)數(shù)器。同步加/減計(jì)數(shù)器實(shí)際上是將同步加法計(jì)數(shù)器和減法計(jì)數(shù)器合并在一起，通過(guò)一根加/減控制線(xiàn)選擇加法計(jì)數(shù)或減法計(jì)數(shù)。74LS169引腳排列如圖12.13所示。圖12.1374LS169邏輯功能圖

74LS169的功能表如表12.10所示。

圖12.14(a)是利用74LS169實(shí)現(xiàn)的六進(jìn)制減法計(jì)數(shù)器電路。減計(jì)數(shù)時(shí)預(yù)置數(shù)為0101。狀態(tài)轉(zhuǎn)移圖如圖12.14(b)所示。圖12.14六進(jìn)制減法計(jì)數(shù)器

12.3寄存器12.3.1數(shù)碼寄存器數(shù)碼寄存器是存放二進(jìn)制數(shù)碼的電路。由于觸發(fā)器具有記憶功能，因而它是數(shù)碼寄存器的基本單元電路。D觸發(fā)器是最簡(jiǎn)單的數(shù)碼寄存器。在CP脈沖作用下，它能夠寄存一位二進(jìn)制代碼。當(dāng)D=0時(shí)，在CP脈沖作用下，將0寄存到D觸發(fā)器中；當(dāng)D=1時(shí)，在CP脈沖作用下，將1寄存到D觸發(fā)器中。圖12.15為由D觸發(fā)器組成的四位數(shù)碼寄存器，在存數(shù)指令脈沖CP作用下，輸入端的并行四位數(shù)碼將同時(shí)存到4個(gè)D觸發(fā)器中，并由各觸發(fā)器的Q端輸出。圖12.15四位數(shù)碼寄存器

12.3.2移位寄存器

移位寄存器具有數(shù)碼寄存和移位兩個(gè)功能。若在移位脈沖(一般就是時(shí)鐘脈沖)的作用下，寄存器中的數(shù)碼依次向右移動(dòng)，則稱(chēng)右移；如依次向左移動(dòng)，稱(chēng)為左移。具有單向移位功能的稱(chēng)為單向移位寄存器；既可右移又可左移的稱(chēng)為雙向移位寄存器。圖12.16所示電路就是一個(gè)四位左移位寄存器。圖12.16所示電路為下降沿觸發(fā)的JK觸發(fā)器組成的四位左移移位寄存器。

圖12.16中，SL為左移串行輸入端，Q3Q2Q1Q0為并行輸出端。圖12.16四位左移移位寄存器

表12.11列出了當(dāng)SL=1011時(shí)四位左移寄存器的移位情況，圖12.17為四位左移寄存器的波形圖。圖12.17波形圖

12.3.3集成移位寄存器

1.典型移位寄存器介紹

74LS194是一種典型的中規(guī)模集成移位寄存器。它是由四個(gè)RS觸發(fā)器和一些門(mén)電路構(gòu)成的四位雙向移位寄存器。其電路圖如圖12.18所示，功能表如表12.12所示。圖12.1874LS194四位雙向移位寄存器邏輯電路圖

2.移位寄存器的應(yīng)用

1)移位寄存器的擴(kuò)展

將兩片74LS194進(jìn)行級(jí)聯(lián)，則擴(kuò)展為八位雙向移位寄存器，如圖12.19所示。其中，第Ⅰ片的SR端是八位雙向移位寄存器的右移串行輸入端，第Ⅱ片的SL端是八位雙向移位寄存器的左移串行輸入端，D0~D7

為并