半導體先進封裝行業(yè)市場分析

半導體先進封裝行業(yè)市場分析周期復盤：封測底部上揚，先進封裝占比逐年走高周期復盤∣半導體周期底部已筑，開啟新一輪上升通道半導體行業(yè)與社會經(jīng)濟發(fā)展關(guān)聯(lián)性高，具有較強的周期性。根據(jù)SIA數(shù)據(jù)和WSTS對全球半導體銷售額統(tǒng)計，從2021年底開始，由于疫情、地緣政治和通貨膨脹等影響，半導體進入下行周期，直至2023年底，隨著消費電子逐漸復蘇、算力建設(shè)投入加大，工業(yè)、汽車等賽道有望帶來新的增長點，行業(yè)底部已基本確認，將進入上升復蘇通道，預計2024年將有超10%以上的同比增速。周期監(jiān)控∣封測板塊可作為監(jiān)測半導體周期屬性的重要指標半導體封測環(huán)節(jié)是監(jiān)測半導體周期屬性的重要關(guān)口：封測產(chǎn)業(yè)處在半導體產(chǎn)業(yè)鏈的下游，主要作用為對半導體芯片進行封裝、測試與檢測，屬于資本密集型和人工密集型，直接對接下游終端，因此下游應用和需求變化將直接影響封測行業(yè)的技術(shù)路線和稼動率，二者之間存在強大的聯(lián)動作用與配合機制。因此，與前道晶圓端一樣，后道封測產(chǎn)業(yè)也是監(jiān)測半導體周期的重要指標。周期監(jiān)控∣封測板塊具有較強周期屬性，底部已出現(xiàn)上揚半導體周期底部已筑，封測板塊出現(xiàn)上揚：根據(jù)WSTS數(shù)據(jù)，2015年至今，擬合全球半導體銷售同比與A股三家封測龍頭和中國臺灣封測收入同比可看出：封測銷售與全球半導體銷售呈現(xiàn)較強的一致性，因此可作為監(jiān)測半導體周期屬性的重要指標。2023年11月，全球半導體銷售收入同比已出現(xiàn)正增長為5.3%，呈現(xiàn)上揚趨勢，可見當前半導體周期和封測周期底部已筑，預計2024年即將開啟新一輪上漲。市場占比∣“后摩爾時代”，先進封裝重要性凸顯，占比將于25年超過50%“后摩爾時代”，隨著集成電路工藝制程的越發(fā)先進，對技術(shù)端和成本端也均提出了巨大挑戰(zhàn)：技術(shù)端驅(qū)動：2015年以后，集成電路制程的發(fā)展進入了瓶頸期，7nm、5nm、3nm制程的量產(chǎn)進度均落后于預期。隨著臺積電宣布2nm制程工藝實現(xiàn)突破，集成電路制程工藝已接近物理尺寸的極限，集成電路行業(yè)進入“后摩爾時代”。成本端驅(qū)動：根據(jù)國際商務戰(zhàn)略公司IBS調(diào)查數(shù)據(jù)顯示，從22nm往后的工藝制程，每一代的總成本支出的增長率均超過50%。7nm工藝制程的總成本約為3億美元，5nm則更高將近5.5億美元。對產(chǎn)品開發(fā)而言，產(chǎn)品進入到大規(guī)模量產(chǎn)前需多次流片驗證，因此所帶來的費用支出呈倍數(shù)增加。根據(jù)TIP預測數(shù)據(jù)，全球先進封裝在集成電路封測市場中所占份額將持續(xù)增加，預計2025年占整個封裝市場的比重接近于50%。競爭格局：臺積電等龍頭領(lǐng)先，國內(nèi)廠商產(chǎn)業(yè)鏈完善技術(shù)發(fā)展∣先進封裝形式百花齊放：2.5D轉(zhuǎn)向3D，高端封裝前道廠商領(lǐng)先后道半導體封裝技術(shù)的演進，推動著集成電路的發(fā)展，目前傳統(tǒng)封裝已相當成熟，正經(jīng)歷著2.5D封裝到3D封裝的轉(zhuǎn)換。3D集成和2.5D集成的主要區(qū)別在于：2.5D封裝是在中介層Interposer上進行布線和打孔，而3D封裝是直接在芯片上打孔和布線，連接上下層芯片堆疊，相對來說，3D封裝要求更高，形式也更多樣。先進封裝技術(shù)發(fā)展最明顯的特征就是更精細化，因此晶圓端前道廠商技術(shù)領(lǐng)先后道廠商，臺積電、英特爾和三星等廠商在3D封裝已有突破，而日月光、長電科技等傳統(tǒng)封裝廠商則在2.5D封裝布局。技術(shù)發(fā)展∣細化到關(guān)鍵技術(shù)節(jié)點，TSV/BUMP/RDL等更精細化進一步細分到先進封裝的關(guān)鍵技術(shù)節(jié)點，不同的封裝形式有不同的判斷標準。一般來說區(qū)別各家封裝廠3D封裝技術(shù)能力的好差標準之一是TSVDiameter、I/OPitch、RDL-LS的精度等。根據(jù)Yole統(tǒng)計，目前一般先進封裝BumpI/OPitch大約在50um左右，3DStackPitch約10um左右，預計到2029年將突破5um。3D高端封裝里TSVDiameterW2W（WafertoWafer）約為1.5-2um，預計26年后最細至1um；BondPitchW2W約0.8-1.1um，預計26年后最細至0.5um；WaferThicknessW2W約15-20um，預計26年后可至10um。競爭格局∣高性能先進封裝技術(shù)被全球頭部封測企業(yè)掌控高性能封裝技術(shù)主要包括：超高密度扇出封裝（ultra-highdensityfan-out，UHDFO）、2.5Dinterposer、3Dstackedmemories、embeddedSibridge和hybridbonding，其關(guān)鍵技術(shù)基本掌握在世界頭部封測企業(yè)（OSAT）、先進的晶圓代工廠和IMD手中，如長電科技、日月光、安靠、臺積電（TSMC）、三星（Samsung）和英特爾（Intel）等。先進半導體封裝的參與者非常多，其解決方案涵蓋（超）高密度扇出（有機中介層）、3D片芯堆疊、2.5D硅中介層、2.5D嵌入式硅橋、3D堆疊存儲器等幾大類。龍頭代工廠及其解決方案當然還是臺積電（InFO，集成扇出）、日月光（FOCoS，芯片后裝的基板上扇出芯片）、三星（2.5DRDL（再分布層））、AmkorTechnology（S-SWIFT，高密度扇出線）等。國產(chǎn)替代∣國內(nèi)半導體頭部大廠布局發(fā)力先進封裝長電科技XDFOI技術(shù)：公司XDFOI技術(shù)為2.5D超高密扇出型封裝，可將不同的弄能器件整合在系統(tǒng)封裝內(nèi)，對集成度和算力有較高要求的超算領(lǐng)域，如FPGA、CPU、GPU、AI和5G網(wǎng)絡(luò)芯片等方面應用較多，將推動信息技術(shù)的高速發(fā)展。通富微電VISionS技術(shù)：公司VISionS為基于超算的2.5D/3D先進封裝技術(shù)，可實現(xiàn)多層布線技術(shù)開發(fā)，將不同工藝不同功能的Chiplet芯片進行高密度集成，可為客戶提供晶圓級和基板級封裝解決方案。在HBM等存儲方向布局，已完成堆疊NANDFlash和LPDDR封裝的量產(chǎn)，其3D存儲封裝技術(shù)國內(nèi)領(lǐng)先。華天科技3DMatrix技術(shù)：公司3DMatrix技術(shù)集成了TSV、eSiFo（Fan-out）、3DSIP等三大先進封裝技術(shù)，是Chiplet高度集成的重要技術(shù)之一。TSV、eSiFo、3DSiP三大基礎(chǔ)技術(shù)，均為公司特色工藝，其中Fan-out技術(shù)為硅/基板上刻蝕挖槽，將芯片正放置凹槽內(nèi)，在芯片表面與硅/基板表面形成扇出連接，再進行RDL布線與封裝。長江存儲Xtacking技術(shù)：與傳統(tǒng)并列式架構(gòu)和CuA（CMOSunderArray）架構(gòu)不同，公司晶棧Xtacking3DNAND架構(gòu)可實現(xiàn)的金屬通道連接達數(shù)十億根。芯片堆疊層數(shù)增加的同時，能夠帶來存儲容量的擴大，可大大提升芯片性能。驅(qū)動端：BIS抵制&海外廠擴產(chǎn)倒逼國內(nèi)先進封裝發(fā)展美國制裁∣美國BIS制裁&華為榮耀陸續(xù)申請封裝專利，重要性不言而喻美國BIS制裁劍指先進封裝：2023年10月17日，美國商務部工業(yè)和安全局（BIS）公布新的先進計算芯片、半導體制造設(shè)備出口管制規(guī)則，意在限制中國發(fā)展高端芯片的能力，并將于11月16日正式生效。11月21日，美國宣布了國家先進封裝制造計劃(NAPMP)項目，投資方向包括：材料和載板，設(shè)備、工具和流程，電力傳輸和熱管理，硅光通信和連接器，Chiplet生態(tài)系統(tǒng)，測試、可靠性、安全性方面的Chiplet共同開發(fā)。此舉將在后道封裝端抑制中國大陸發(fā)展高端高性能芯片，尤其是先進封裝領(lǐng)域。資本開支∣美韓臺等頭部封測企業(yè)在資本開支和高端封裝技術(shù)上保持領(lǐng)先英特爾/臺積電/三星等頭部大廠封裝資本開支排名靠前：介于下游行情復蘇緩慢，疊加地緣政治等因素，2023年各大封裝公司對資本支出持謹慎態(tài)度。根據(jù)Yole統(tǒng)計，2023年全球前九名封裝資本支出預計將為120億美元，分別為Inter/TSMC/Samsung/ASE/Amkor/TFME/JCET/TianshuiHuatian/PTI，整體支出較上一年下降17%，其中中國大陸封測三強通富微電/長電科技/華天科技分別排6/7/8名。HBM高端先進封裝領(lǐng)域三星/美光/海力士保持領(lǐng)先：根據(jù)Yole預測，到2024年底，HBM3+封裝將采用混合鍵合技術(shù)堆疊16個芯片，預計2025年初鎧俠將發(fā)布采用混合鍵合技術(shù)的3DNAND堆棧存儲器，此后不久，美光、SK海力士和三星隨后加入進程。大廠擴產(chǎn)∣AI帶動CoWoS、HBM及Chiplet等先進封裝擴產(chǎn)潮臺積電不斷增加CoWoS產(chǎn)能：當前AI芯片異?；鸨瑢⑼苿覥oWoS先進封裝需求激增。根據(jù)臺灣經(jīng)濟日報，此前英偉達已在23年10月加大訂單，蘋果、AMD、博通、Marvell等國際頭部客戶同時大幅追單。臺積電為應對上述五大客戶需求，不斷加快CoWoS先進封裝產(chǎn)能擴充，預計24年月產(chǎn)能將比原目標再增加約20%達3.5萬片。三星擴HBM產(chǎn)能：當前DRAM芯片銷量回暖，三星電子為了擴大HBM產(chǎn)能，收購三星顯示（SamsungDisplay）天安廠區(qū)內(nèi)部分建筑及設(shè)備用于HBM生產(chǎn)。此外三星預計追加投資7000億-1萬億韓元，可見三星對擴大HBM產(chǎn)能的決心。SK海力士投資升級HBM的TSV先進封裝技術(shù)：據(jù)韓國經(jīng)濟日報及BusinessKorea消息，全球第二大內(nèi)存芯片廠商SK海力士預計AI將帶動行業(yè)需求好轉(zhuǎn)，2024年將預留約10萬億韓元（約合76億美元）的DRAM設(shè)施資本支出，其用途主要在：一是為高附加值DRAM芯片擴建設(shè)施，包括HBM3、DDR5及LPDDR5；二是升級HBM的TSV（硅通孔）先進封裝技術(shù)。TSV供應鏈∣TSV、RDL等先進封裝技術(shù)均對設(shè)備和材料提出較高要求先進封裝的關(guān)鍵技術(shù)TSV：TSV（Through-SiliconVia，硅穿孔）技術(shù)通過銅、鎢、多晶硅等導電物質(zhì)的填充，實現(xiàn)硅通孔的垂直電氣互聯(lián)。TSV可以替代WB和FC技術(shù)，是芯片小型化的必經(jīng)之路，是目前唯一的垂直電互聯(lián)技術(shù)，是實現(xiàn)3D先進封裝的關(guān)鍵技術(shù)之一。制備TSV技術(shù)的設(shè)備和材料將受益：TSV技術(shù)制備的核心關(guān)鍵步驟主要為從先把硅通孔形成（即孔刻蝕），然后沉積絕緣層或阻擋層，接著生成銅晶種沉積，最后進行電鍍，因此制備TSV技術(shù)涉及的半導體封裝設(shè)備和材料領(lǐng)域包括光刻機、涂膠顯影、刻蝕設(shè)備、清洗設(shè)備、鍵合設(shè)備、CMP等。國產(chǎn)替代：產(chǎn)業(yè)鏈國產(chǎn)化率偏低，設(shè)備&材料前景廣闊封裝設(shè)備∣半導體封裝設(shè)備國產(chǎn)化率整體偏低，國產(chǎn)替代空間廣闊半導體封裝設(shè)備市場規(guī)模穩(wěn)步增長：半導體封裝設(shè)備市場下游主要為封裝測試企業(yè)、部分晶圓制造企業(yè)和芯片設(shè)計企業(yè)，其中以封裝測試企業(yè)為主。根據(jù)SEMI數(shù)據(jù)，除2019-2020年受中美關(guān)系摩擦影響出現(xiàn)短期波動，全球半導體封裝設(shè)備市場規(guī)模整體呈穩(wěn)步增長態(tài)勢，其中2022年市場規(guī)模約為78億美元。封裝設(shè)備∣國內(nèi)先進封裝設(shè)備鏈全面發(fā)展封裝設(shè)備分別有固晶機、鍵合機、曝光機、點膠機、劃片機、測試機、分選機、探針臺等，國際廠商如DISCO在劃片機、減薄機等領(lǐng)域占據(jù)大部分份額，K&S在貼片機、鍵合機等領(lǐng)域占據(jù)主導地位。隨著國內(nèi)封測代工三強進入全球前十，推動國內(nèi)半導體封裝設(shè)備的發(fā)展，如光力科技，在劃