3CMOS模擬電路基本單元一(課件4)

CMOS模擬集成電路基本單元（一）微電子學(xué)院劉簾曦西安電子科技大學(xué)1CMOS模擬集成電路基本單元（一）一、模擬開(kāi)關(guān)二、有源電阻三、電流源和電流沉四、電流鏡西安電子科技大學(xué)2一、模擬開(kāi)關(guān)西安電子科技大學(xué)模擬開(kāi)關(guān)在模擬集成電路設(shè)計(jì)中具有非常重要的作用；分為NMOS模擬開(kāi)關(guān)和CMOS模擬開(kāi)關(guān)；對(duì)于NMOS模擬開(kāi)關(guān)，當(dāng)控制信號(hào)C的電壓為電源電壓時(shí)，要求Vout≈Vin，即要求NMOS晶體管工作在深度線性區(qū)。

3NMOS模擬開(kāi)關(guān)非理想模型西安電子科技大學(xué)VOS表示模擬開(kāi)關(guān)的失調(diào)電壓，表示開(kāi)關(guān)導(dǎo)通且電流為零時(shí)，端點(diǎn)A和B之間存在的電壓。IOFF表示開(kāi)關(guān)關(guān)斷時(shí)流過(guò)的漏電流。CA、CB、CAB和CBC分別表示開(kāi)關(guān)端點(diǎn)對(duì)地的寄生電容，對(duì)模擬信號(hào)采樣保持電路性能有較大的影響。

NMOS模擬開(kāi)關(guān)的非理想模型可以等效為一個(gè)三端網(wǎng)絡(luò)，端口A和B為開(kāi)關(guān)的輸入輸出端，C為電壓控制端。理想情況下，RON為零，而ROFF為無(wú)窮大。為了降低總諧波失真，RON與控制電壓的關(guān)系應(yīng)為線性關(guān)系。4NMOS模擬開(kāi)關(guān)的導(dǎo)通電壓-電流特性（1）西安電子科技大學(xué)當(dāng)NMOS模擬開(kāi)關(guān)處于導(dǎo)通狀態(tài)時(shí),

0<VDS<VGS-VT

導(dǎo)通電阻為

當(dāng)NMOS模擬開(kāi)關(guān)處于關(guān)斷狀態(tài)時(shí)，即VGS<VT，

iDS=IOFF=0；則ROFF≈∞。5NMOS模擬開(kāi)關(guān)的導(dǎo)通電壓-電流特性（2）西安電子科技大學(xué)W＝L＝3μm

VGS一定時(shí)，溝道電流隨著VDS增加而線性增加；當(dāng)VDS一定時(shí)，溝道電流隨著VGS增加而增加。

6NMOS模擬開(kāi)關(guān)的導(dǎo)通電壓-電流特性（3）西安電子科技大學(xué)多種寬長(zhǎng)比NMOS模擬開(kāi)關(guān)導(dǎo)通電阻與VGS之間的關(guān)系，當(dāng)VGS一定時(shí)，導(dǎo)通電阻隨著W/L的增加而減?。划?dāng)W/L一定時(shí)，導(dǎo)通電阻隨著VGS增加而減小。

7NMOS模擬開(kāi)關(guān)的非理想效應(yīng)及解決方法西安電子科技大學(xué)動(dòng)態(tài)范圍小即閾值電壓損失;時(shí)鐘饋通效應(yīng)主要是NMOS寄生電容所造成的，當(dāng)控制信號(hào)發(fā)生較高頻率的變化時(shí)，寄生電容CGS和CGD使NMOS的柵極分別和源/漏極耦合，產(chǎn)生輸出失調(diào)；CMOS模擬開(kāi)關(guān)是比較理想的技術(shù)，能有效提高開(kāi)關(guān)動(dòng)態(tài)范圍，減小時(shí)鐘饋通效應(yīng)；8二、有源電阻西安電子科技大學(xué)CMOS模擬集成電路會(huì)采用大量的電阻，一般采用阱、擴(kuò)散和多晶（Poly）實(shí)現(xiàn)精確的電阻值。在負(fù)載等應(yīng)用中，其電阻值不需要很精確，只要求保證其值的量級(jí)，所以可以采用MOS器件實(shí)現(xiàn)電阻，并能保證非常小的版圖面積。

9有源電阻分壓電路及并聯(lián)電阻西安電子科技大學(xué)10三、電流源和電流沉西安電子科技大學(xué)電流沉與電流源電路是兩端元件，其電流值受柵電壓控制，和加在MOS源漏兩端的電壓無(wú)關(guān)。一般來(lái)說(shuō)，電流沉的負(fù)端電壓接VSS，而電流源的正端電壓接Vdd。MOS工作在飽和區(qū)。電流沉的源漏電壓應(yīng)大于VMIN才能正常工作

rout=1/gds11電流源電流源的源漏電壓應(yīng)小于VMIN才能正常工作

西安電子科技大學(xué)需要改進(jìn)之一：增加小信號(hào)輸出電阻，使輸出電流更加穩(wěn)定；需要改進(jìn)之二：減小VMIN的值，使得電流沉或電流源能在較寬的輸出電壓范圍V內(nèi)工作。目前增加輸出電阻的最有效方法之一是采用Cascode結(jié)構(gòu)。

12電流源輸出電阻提高技術(shù)西安電子科技大學(xué)13電流源輸出電阻提高技術(shù)——Cascode技術(shù)西安電子科技大學(xué)14四、電流鏡（電流放大器）西安電子科技大學(xué)基本原理：如果兩個(gè)相同的NMOS（PMOS）的柵源電壓相同，則溝道電流也相同。

15NMOS基本電流鏡電路及特性西安電子科技大學(xué)（1）輸出輸入電流比值是MOS晶體管尺寸的比例關(guān)系，完全由集成電路設(shè)計(jì)人員控制；（2）當(dāng)NMOS處于飽和態(tài)工作時(shí)，輸出電流是隨著VDS2的增加而近似線性增加的，而不是完全等于輸入電流

16MOS電流鏡的非理想效應(yīng)西安電子科技大學(xué)MOS晶體管幾何尺寸不匹配。集成電路光刻工藝、腐蝕及橫向擴(kuò)散所引入的誤差會(huì)是晶體管的幾何尺寸不匹配，直接影響電流鏡的比例電流關(guān)系。MOS晶體管閾值電壓不匹配。在集成電路工藝中，MOS晶體管的柵氧化層存在線性梯度誤差和隨機(jī)誤差，使得相同尺寸的MOS晶體管閾值電壓存在不匹配，影響電流鏡的比例電流關(guān)系。溝道長(zhǎng)度調(diào)制效應(yīng)。特別是亞微米及深亞微米電流鏡的短溝道調(diào)制效應(yīng)17Wilson電流鏡

當(dāng)NMOS處于飽和態(tài)工作時(shí)，輸出電流是隨著VDS2的增加而近似線性增加的，而不完全等于輸入電流。解決方法是Wilson或Cascode電流鏡；Wilson電流鏡利用電流負(fù)反饋增加其輸出電阻；如果輸出電流增加，則通過(guò)M2的電流也增加，而且由于M1和M2的鏡像關(guān)系使