湖南工程學(xué)院《EDA技術(shù)與應(yīng)用》2022-2023學(xué)年期末試卷

學(xué)校________________班級____________姓名____________考場____________準(zhǔn)考證號學(xué)校________________班級____________姓名____________考場____________準(zhǔn)考證號…………密…………封…………線…………內(nèi)…………不…………要…………答…………題…………第1頁，共3頁湖南工程學(xué)院《EDA技術(shù)與應(yīng)用》2022-2023學(xué)年期末試卷題號一二三總分得分批閱人一、單選題（本大題共20個小題，每小題2分，共40分．在每小題給出的四個選項中，只有一項是符合題目要求的．）1、以下哪個不是EDA中的設(shè)計復(fù)用技術(shù)？（）A.函數(shù)復(fù)用B.模塊復(fù)用C.系統(tǒng)復(fù)用D.隨機(jī)復(fù)用2、以下哪種EDA工具常用于PCB設(shè)計？（）A.ProtelB.OrCADC.PADSD.以上都是3、EDA設(shè)計中，以下哪個是低功耗設(shè)計的方法？（）A.電源門控B.動態(tài)電壓頻率調(diào)整C.多閾值電壓D.以上都是4、VHDL中，以下哪種操作符用于邏輯與？（）A.ANDB.ORC.NOTD.XOR5、EDA中的靜態(tài)時序分析主要檢查（）A.邏輯功能B.時序性能C.功耗D.面積6、在EDA中，以下哪個不是數(shù)字電路的描述方式？（）A.行為描述B.結(jié)構(gòu)描述C.物理描述D.功能描述7、EDA流程中，哪個階段進(jìn)行靜態(tài)時序分析？（）A.綜合B.布局布線C.物理驗證D.功能仿真8、VHDL中，以下哪種結(jié)構(gòu)用于實現(xiàn)并行執(zhí)行的語句？（）A.PROCESSB.FUNCTIONC.ARCHITECTURED.ENTITY9、以下哪種EDA技術(shù)可以提高芯片的集成度？（）A.深亞微米工藝B.減小晶體管尺寸C.增加布線層數(shù)D.以上都是10、在EDA設(shè)計中，以下哪種方法可以提高系統(tǒng)的穩(wěn)定性？（）A.增加濾波電容B.優(yōu)化電源布局C.降低時鐘頻率D.以上都是11、在EDA工具中，用于性能分析的功能通常在（）A.ProfilerB.AnalyzerC.MonitorD.Inspector12、以下哪個是EDA中用于設(shè)計驗證的流程？（）A.功能仿真B.時序仿真C.形式驗證D.以上都是13、在EDA工具中，用于查看設(shè)計層次結(jié)構(gòu)的功能通常在（）A.ProjectNavigatorB.SchematicEditorC.SimulationToolD.CodeEditor14、在VHDL中，用于表示字符類型的關(guān)鍵字是（）A.CHARACTERB.STRINGC.BIT_VECTORD.INTEGER15、在EDA工具中，用于芯片封裝設(shè)計的是？（）A.CadenceAllegroB.MentorGraphicsExpeditionC.AltiumDesignerD.以上都是16、EDA中的綜合過程是指（）A.將高級語言轉(zhuǎn)換為低級語言B.將代碼轉(zhuǎn)換為門級網(wǎng)表C.將模擬信號轉(zhuǎn)換為數(shù)字信號D.將數(shù)字信號轉(zhuǎn)換為模擬信號17、在EDA中，以下哪個不是CPLD的編程技術(shù)？（）A.EPROMB.EEPROMC.FlashD.SRAM18、以下哪種EDA工具用于模擬混合信號系統(tǒng)？（）A.PSpiceB.HSPICEC.MultisimD.以上都是19、在EDA工具中，用于代碼綜合的是？（）A.SynthesizerB.SimulatorC.CompilerD.Linker20、以下哪個不是EDA軟件中的仿真類型？（）A.行為仿真B.門級仿真C.系統(tǒng)級仿真D.物理仿真二、簡答題（本大題共4個小題，共40分)1、（本題10分）在EDA中，什么是綜合？2、（本題10分）簡述如何在EDA中進(jìn)行芯片的邏輯綜合的高級技巧。3、（本題10分）簡述EDA中如何進(jìn)行時序約束的設(shè)置。4、（本題10分）解釋EDA中如何進(jìn)行芯片的性能和功耗的權(quán)衡分析。三、設(shè)計題（本大題共2個小題，