數(shù)字電子技術(shù)基礎(chǔ)第五章

概述第

5章時(shí)序邏輯電路寄存器和移位寄存器計(jì)數(shù)器時(shí)序邏輯電路的分析方法

本章小結(jié)同步時(shí)序邏輯電路的設(shè)計(jì)5.1

概述時(shí)序邏輯電路的特點(diǎn)任何時(shí)刻的輸出不僅取決于該時(shí)刻的輸入信號(hào)，而且與電路原有的狀態(tài)有關(guān)。邏輯功能特點(diǎn)：電路結(jié)構(gòu)特點(diǎn)：由存儲(chǔ)電路和組合邏輯電路組成。時(shí)序邏輯電路的類型同步時(shí)序邏輯電路異步時(shí)序邏輯電路所有觸發(fā)器的時(shí)鐘端連在一起。所有觸發(fā)器在同一個(gè)時(shí)鐘脈沖

CP控制下同步工作。時(shí)鐘脈沖

CP只觸發(fā)部分觸發(fā)器，其余觸發(fā)器由電路內(nèi)部信號(hào)觸發(fā)。因此，觸發(fā)器不在同一時(shí)鐘作用下同步工作。3、時(shí)序電路的分類（1）根據(jù)時(shí)鐘分類同步時(shí)序電路中，各個(gè)觸發(fā)器的時(shí)鐘脈沖相同，即電路中有一個(gè)統(tǒng)一的時(shí)鐘脈沖，每來(lái)一個(gè)時(shí)鐘脈沖，電路的狀態(tài)只改變一次。異步時(shí)序電路中，各個(gè)觸發(fā)器的時(shí)鐘脈沖不同，即電路中沒(méi)有統(tǒng)一的時(shí)鐘脈沖來(lái)控制電路狀態(tài)的變化，電路狀態(tài)改變時(shí)，電路中要更新?tīng)顟B(tài)的觸發(fā)器的翻轉(zhuǎn)有先有后，是異步進(jìn)行的。（2）根據(jù)輸出分類米利型時(shí)序電路的輸出不僅與現(xiàn)態(tài)有關(guān)，而且還決定于電路當(dāng)前的輸入。穆?tīng)栃蜁r(shí)序電路的其輸出僅決定于電路的現(xiàn)態(tài)，與電路當(dāng)前的輸入無(wú)關(guān)；或者根本就不存在獨(dú)立設(shè)置的輸出，而以電路的狀態(tài)直接作為輸出。典型電路集成寄存器、集成移位寄存器、集成計(jì)數(shù)器。和第三章介紹組合邏輯電路的典型電路一樣，我們講解的典型電路只是起一個(gè)拋磚引玉的作用，目的是希望大家會(huì)通過(guò)查手冊(cè)使用更多的器件。本章的總體結(jié)構(gòu)分析設(shè)計(jì)SSIMSISSIMSI主要要求：

掌握同步時(shí)序邏輯電路的分析方法，了解異步時(shí)序邏輯電路的分析方法。理解時(shí)鐘方程、驅(qū)動(dòng)方程、輸出方程、狀態(tài)方程、狀態(tài)轉(zhuǎn)換真值表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖等概念及求取方法。5.2

時(shí)序邏輯電路的分析方法將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程中所得到的方程

一、同步時(shí)序邏輯電路的分析方法基本步驟：1.根據(jù)給定的電路，寫(xiě)出它的輸出方程和驅(qū)動(dòng)方程，并求

狀態(tài)方程。

時(shí)序電路的輸出邏輯表達(dá)式。各觸發(fā)器輸入信號(hào)的邏輯表達(dá)式。2.

列狀態(tài)轉(zhuǎn)換真值表。簡(jiǎn)稱狀態(tài)轉(zhuǎn)換表，是反映電路狀態(tài)轉(zhuǎn)換的規(guī)律與條件的表格。

方法：將電路現(xiàn)態(tài)的各種取值代入狀態(tài)方程和輸出方程進(jìn)行計(jì)算，求出相應(yīng)的次態(tài)和輸出，從而列出狀態(tài)轉(zhuǎn)換表。如現(xiàn)態(tài)起始值已給定，則從給定值開(kāi)始計(jì)算。如沒(méi)有給定，則可設(shè)定一個(gè)現(xiàn)態(tài)起始值依次進(jìn)行計(jì)算。3.分析邏輯功能。

根據(jù)狀態(tài)轉(zhuǎn)換真值表來(lái)說(shuō)明電路邏輯功能。

4.畫(huà)狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。

用圓圈及其內(nèi)的標(biāo)注表示電路的所有穩(wěn)態(tài)，用箭頭表示狀態(tài)轉(zhuǎn)換的方向，箭頭旁的標(biāo)注表示狀態(tài)轉(zhuǎn)換的條件，從而得到的狀態(tài)轉(zhuǎn)換示意圖。在時(shí)鐘脈沖

CP作用下，各觸發(fā)器狀態(tài)變化的波形圖。

3.分析邏輯功能。

4.畫(huà)狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。一、同步時(shí)序邏輯電路的分析方法基本步驟：1.根據(jù)給定的電路，寫(xiě)出它的輸出方程和驅(qū)動(dòng)方程，并求狀態(tài)方程。

2.

列狀態(tài)轉(zhuǎn)換真值表。電路圖時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程狀態(tài)方程狀態(tài)圖、狀態(tài)表或時(shí)序圖判斷電路邏輯功能1235時(shí)序電路的分析步驟：計(jì)算4C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1[例]試分析圖示電路的邏輯功能，并畫(huà)出狀態(tài)轉(zhuǎn)換圖

和時(shí)序圖。解：這是時(shí)鐘

CP下降沿觸發(fā)的同步時(shí)序電路，輸出僅與電路現(xiàn)態(tài)有關(guān)，為穆?tīng)栃蜁r(shí)序電路。CPC1C1C1分析時(shí)不必考慮時(shí)鐘信號(hào)。RDRRR

電路工作前加負(fù)脈沖清零；工作時(shí)應(yīng)置RD=1。分析如下：

分析舉例C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1Q2nY=Q2nQ0n1J1KQ0n&&Q2n1JQ1n1K&Q0nJ2

=Q1nQ0n，J0

=K0=1J1

=K1=Q2n

Q0nK2=Q0n1J1K11.寫(xiě)方程式(1)

輸出方程(2)

驅(qū)動(dòng)方程Q0n代入

J2

=

Q1nQ0n

，K2=Q0nQ0n+1

=J0Q0n+K0Q0n=

1

Q0n+1

Q0n=Q0nQ1n+1

=J1Q1n+K1Q1n=

Q2nQ0nQ2n+1

=J2Q2n+K2Q2n=

Q1nQ0nQ2n+Q0n

Q2nJ0K0J1K1J2K2(3)

狀態(tài)方程代入

J0

=K0=1代入

J1

=K1=Q2nQ0n2.列狀態(tài)轉(zhuǎn)換真值表設(shè)電路初始狀態(tài)為Q2Q1Q0=000，則0001000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)將現(xiàn)態(tài)代入狀態(tài)方程求次態(tài)：Q0n+1

=Q0n=0=1

Q1n+1

=Q2nQ0nQ1n=0·00=

0

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=0·0·0+0·0=

0將現(xiàn)態(tài)代入輸出方程求YY=Q2nQ0n=0·0=02.列狀態(tài)轉(zhuǎn)換真值表設(shè)電路初始狀態(tài)為Q2Q1Q0=000，則將新?tīng)顟B(tài)作現(xiàn)態(tài)，再計(jì)算下一個(gè)次態(tài)。YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)0001000Q0n+1

=Q0n=1=0

Q1n+1

=Q2nQ0nQ1n=0·10=

1

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=0·1·0+1·0=

01000010Y=Q2nQ0n=0·1=0可見(jiàn)：電路在輸入第6個(gè)脈沖CP

時(shí)返回原來(lái)狀態(tài)，同時(shí)在Y端輸出一個(gè)進(jìn)位脈沖下降沿。以后再輸入脈沖，將重復(fù)上述過(guò)程。該電路能對(duì)CP脈沖進(jìn)行六進(jìn)制計(jì)數(shù)，并在Y端輸出脈沖下降沿作為進(jìn)位輸出信號(hào)。故為六進(jìn)制計(jì)數(shù)器。依次類推2.列狀態(tài)轉(zhuǎn)換真值表設(shè)電路初始狀態(tài)為Q2Q1Q0=000，則3.邏輯功能說(shuō)明YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)000100010000101000101010100100011100110010一直計(jì)算到狀態(tài)進(jìn)入循環(huán)為止CP脈沖也常稱為計(jì)數(shù)脈沖。圓圈內(nèi)表示Q2Q1Q0的狀態(tài)；箭頭表示電路狀態(tài)轉(zhuǎn)換的方向；箭頭上方的“

x/y

”中，x

表示轉(zhuǎn)換所需的輸入變量取值，y

表示現(xiàn)態(tài)下的輸出值。本例中沒(méi)有輸入變量，故x

處空白。4.畫(huà)狀態(tài)轉(zhuǎn)換圖和時(shí)序圖000001010YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)00010001000010100010101010010001110011001000001000Q2Q1Q0x/y/0/0011100101/0/0/0/14.畫(huà)狀態(tài)轉(zhuǎn)換圖和時(shí)序圖000001010011100101Q2Q1Q0x/y/0/0/0/0/0/1CP123456必須畫(huà)出一個(gè)計(jì)數(shù)周期的波形。100Q0Q1Q2000010Y110000000例輸出方程：輸出與輸入有關(guān)，為米利型時(shí)序電路。同步時(shí)序電路，時(shí)鐘方程省去。驅(qū)動(dòng)方程：1寫(xiě)方程式2求狀態(tài)方程T觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動(dòng)方程代入，即得電路的狀態(tài)方程：3計(jì)算、列狀態(tài)表45電路功能由狀態(tài)圖可以看出，當(dāng)輸入X

＝0時(shí)，在時(shí)鐘脈沖CP的作用下，電路的4個(gè)狀態(tài)按遞增規(guī)律循環(huán)變化，即：00→01→10→11→00→…當(dāng)X＝1時(shí)，在時(shí)鐘脈沖CP的作用下，電路的4個(gè)狀態(tài)按遞減規(guī)律循環(huán)變化，即：00→11→10→01→00→…可見(jiàn)，該電路既具有遞增計(jì)數(shù)功能，又具有遞減計(jì)數(shù)功能，是一個(gè)2位二進(jìn)制同步可逆計(jì)數(shù)器。畫(huà)狀態(tài)圖時(shí)序圖二、異步時(shí)序邏輯電路的分析方法

異步與同步時(shí)序電路的根本區(qū)別在于前者不受同一時(shí)鐘控制，而后者受同一時(shí)鐘控制。因此，分析異步時(shí)序電路時(shí)需寫(xiě)出時(shí)鐘方程，并特別注意各觸發(fā)器的時(shí)鐘條件何時(shí)滿足。分析舉例[例]試分析圖示電路的邏輯功能，并畫(huà)出狀態(tài)轉(zhuǎn)換圖

和時(shí)序圖。這是異步時(shí)序邏輯電路。分析如下：解：C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1RDCPC1C1C1RDRRR

FF1

受Q0

下降沿觸發(fā)

FF0

和FF2

受CP

下降沿觸發(fā)1.寫(xiě)方程式(1)

時(shí)鐘方程(3)

驅(qū)動(dòng)方程(2)

輸出方程(4)

狀態(tài)方程C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1RDQ2YCP1

=Q0FF1

由Q0

下降沿觸發(fā)CP0

=CP2=CPFF0

和FF1由CP

下降沿觸發(fā)Y=Q2n11J1K11J1KJ0

=Q2n，K0=1J2

=Q1n

Q0n，K2=1J1

=K1=1Q2n11K1J&Q1nQ0n1.寫(xiě)方程式(1)時(shí)鐘方程(3)

驅(qū)動(dòng)方程(2)

輸出方程(4)

狀態(tài)方程CP1

=Q0FF1

由Q0

下降沿觸發(fā)CP0

=CP2=CPFF0

和FF1由CP

下降沿觸發(fā)Y=Q2nJ0

=Q2n，K0=1J2

=Q1n

Q0n，K2=1J1

=K1=1Q0n+1

=

J0Q0n+K0

Q0nQ1n+1

=

J1

Q1n+K1

Q1nQ2n+1

=

J2

Q2n+K2

Q2n代入

J1

=K1=1代入

J2

=Q1nQ0n

K2=1=

Q2n

Q0n+1

Q0n=Q2nQ0n

=

1

Q1n+1

Q1n=Q1n

=

Q1nQ0nQ2n+1

Q2n=Q1nQ0n

Q2n代入

J0

=Q2n

，K0=1Q0n+1

=Q2nQ0nCP下降沿有效Q1n+1

=Q1n

Q0下降沿有效Q2n+1

=Q1nQ0n

Q2nCP下降沿有效2.列狀態(tài)轉(zhuǎn)換真值表設(shè)初始狀態(tài)為Q2Q1Q0=0000100000Q0n+1

=Q2n

·Q0n=0·0=1表示現(xiàn)態(tài)條件下能滿足的時(shí)鐘條件Y=Q2n

=001Q2n+1

=Q1nQ0nQ2n=0·0·0=

0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)CP2CP0CP1時(shí)鐘脈沖CP0=CP，F(xiàn)F0

滿足時(shí)鐘觸發(fā)條件。CP1=Q0

為上升沿，F(xiàn)F1

不滿足時(shí)鐘觸發(fā)條件，其狀態(tài)保持不變。CP2=CP，F(xiàn)F2滿足時(shí)鐘觸發(fā)條件。2.列狀態(tài)轉(zhuǎn)換真值表設(shè)初始狀態(tài)為Q2Q1Q0=0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)CP2CP0CP1時(shí)鐘脈沖001010010Q0n+1

=Q2n

·Q0n=0·1=0Q1n+1

=Q1n=

0=1將新?tīng)顟B(tài)“001”作為現(xiàn)態(tài)，再計(jì)算下一個(gè)次態(tài)。

CP1=Q0

為下降沿，F(xiàn)F1

滿足時(shí)鐘觸發(fā)條件。Q2n+1

=Q1nQ0nQ2n=0·1·0=

0Y=Q2n

=02.列狀態(tài)轉(zhuǎn)換真值表設(shè)初始狀態(tài)為Q2Q1Q0=0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)CP2CP0CP1時(shí)鐘脈沖依次類推電路構(gòu)成異步五進(jìn)制計(jì)數(shù)器，并由Y

輸出進(jìn)位脈沖信號(hào)的下降沿。3.邏輯功能說(shuō)明0010100一直計(jì)算到電路狀態(tài)進(jìn)入循環(huán)為止。1000001000111001100104.畫(huà)狀態(tài)轉(zhuǎn)換圖和時(shí)序圖Q2Q1Q0x/y000001010011100/0/0/0/0/1000010000010001110011001000101000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)CP2CP0CP1時(shí)鐘脈沖0011必須畫(huà)出一個(gè)計(jì)數(shù)周期的波形。4.畫(huà)狀態(tài)轉(zhuǎn)換圖和時(shí)序圖000001010011100Q2Q1Q0x/y/0/0/0/0/1110010100Q0Q1Q2000000CP12345Y000可見(jiàn)，當(dāng)計(jì)數(shù)至第

5個(gè)計(jì)數(shù)脈沖CP

時(shí)，

電路狀態(tài)進(jìn)入循環(huán)，Y

輸出進(jìn)位脈沖下降沿。5.3若干常用的時(shí)序邏輯電路了解集成移位寄存器的應(yīng)用。主要要求：理解寄存器和移位寄存器的作用和工作原理。5.3.1

寄存器和移位寄存器

一、寄存器Register，用于存放二進(jìn)制數(shù)碼。1、概述（1）寄存器：暫時(shí)存放數(shù)碼的邏輯部件。一個(gè)觸發(fā)器可以存放一位二進(jìn)制數(shù)碼。（3）寄存器的構(gòu)成觸發(fā)器門構(gòu)成的控制電路寄存數(shù)保證信號(hào)的接收和清除（2）寄存器的基本功能存儲(chǔ)或傳輸用二進(jìn)制數(shù)碼表示的數(shù)據(jù)或信息，完成代碼的寄存、移位、傳輸操作。（4）移位寄存器：除了具有寄存數(shù)碼的功能外，還具有移位功能（5）移位寄存器分單向：雙向：左移或右移，實(shí)現(xiàn)乘2或除2即可左移有可右移。（6）移位寄存器的四種工作方式串行輸入—串行輸出串行輸入—并行輸出并行輸入—串行輸出并行輸入—并行輸出下面請(qǐng)看置數(shù)演示4位寄存器Q0Q1

Q2Q3

Q0

Q1Q2Q3FF0FF1FF2FF3D0CPC1C1C11D1D1DRRRRD1D2D3C11DCR1D1D1D1D由D觸發(fā)器構(gòu)成，因此能鎖存輸入數(shù)據(jù)。D0D1

D2D3RRRR1CR

CR為異步清零端，當(dāng)CR=0時(shí)，各觸發(fā)器均被置0。寄存器工作時(shí)，CR應(yīng)為高電平。

D0~D3稱為并行數(shù)據(jù)輸入端，當(dāng)時(shí)鐘CP上升沿到達(dá)時(shí)，D0~D3

被并行置入到4個(gè)觸發(fā)器中，使Q3Q2Q1Q0=D3D2D1D0。D0D1

D2D3D0D1

D2D3D0D1

D2D3在CR=1且CP上升沿未到達(dá)時(shí)，各觸發(fā)器的狀態(tài)不變，即寄存的數(shù)碼保持不變。

Q0~Q3是同時(shí)輸出的，這種輸出方式稱并行輸出。Q0

Q1Q2

Q3

1個(gè)觸發(fā)器能存放1位二進(jìn)制數(shù)碼，因此N個(gè)觸發(fā)器可構(gòu)成N位寄存器。各觸發(fā)器均為D功能且并行使用。Q0Q1

Q2Q3

Q0

Q1Q2Q3FF0FF1FF2FF3D0CPC1C1C11D1D1DRRRRD1D2D3C11DCR1D1D1D1D

寄存器的結(jié)構(gòu)特點(diǎn)二、移位寄存器在控制信號(hào)作用下，可實(shí)現(xiàn)右移也可實(shí)現(xiàn)左移。雙向移位寄存器單向移位寄存器左移寄存器右移寄存器每輸入一個(gè)移位脈沖，移位寄存器中的數(shù)碼依次向右移動(dòng)1位。每輸入一個(gè)移位脈沖，移位寄存器中的數(shù)碼依次向左移動(dòng)1位。Shiftregister用于存放數(shù)碼和使數(shù)碼根據(jù)需要向左或向右移位。1.

單向移位寄存器的結(jié)構(gòu)與工作原理右移輸入D0D1D3DID2右移輸出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脈沖CP右移位寄存器由

D

觸發(fā)器構(gòu)成。在CP上升沿作用下，串行輸入數(shù)據(jù)DI逐步被移入

FF0中；同時(shí)，數(shù)據(jù)逐步被右移。D0=DI，D1=Q0，D2=Q1，D3=Q2。DI右移輸入D0Q0右移輸出D1D2D3Q1Q2Q31D1D1D1D1.

單向移位寄存器的結(jié)構(gòu)與工作原理設(shè)串行輸入數(shù)碼DI=1011，電路初態(tài)為

Q3Q2Q1Q0=0000。可見(jiàn)，移位寄存器除了能寄存數(shù)碼外，還能實(shí)現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換。10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的數(shù)輸入數(shù)據(jù)移位脈沖在4個(gè)移位脈沖作用下，串行輸入的4位數(shù)碼

1011全部存入寄存器，并由Q3、Q2、Q1和Q0并行輸出。舉例說(shuō)明工作原理10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的數(shù)輸入數(shù)據(jù)移位脈沖工作原理舉例說(shuō)明再輸入4個(gè)移位脈沖時(shí)，串行輸入數(shù)據(jù)1011將從Q3端串行輸出。01100511000610000710111400000801011300100200011100000Q3Q2Q1Q0移位寄存器中的數(shù)輸入數(shù)據(jù)移位脈沖1從

Q3端取出0從

Q3端取出1從

Q3端取出1從

Q3端取出雙向移位寄存器以4位雙向移位寄存器為例。見(jiàn)課本238和239頁(yè)。圖5.3.74位雙向移位寄存器74LS194A的邏輯圖返回通過(guò)查找功能表會(huì)使用寄存器。RDS1S0工作狀態(tài)01111XX00011011置零保持右移左移并行輸入CRCRDSLDSRCPCT74LS194Q0Q1Q2Q3M1M0D0D1D2D3Q3Q2Q1Q0SRSLM1M0D3D2D1D0移位脈沖輸入端右移串行數(shù)碼輸入端并行數(shù)碼輸入端左移串行數(shù)碼輸入端工作方式控制端M1M0=00時(shí)，保持功能。M1M0=01時(shí)，右移功能。M1M0=10時(shí)，左移功能。M1M0=11時(shí)，并行置數(shù)

功能。并行數(shù)據(jù)輸出端，從高位到低位依次為Q3~Q0。異步置0端低電平有效CT74LS194的功能表d0000×保持××××××01左移輸入00Q3Q2Q1×××××11左移輸入11Q3Q2Q1×××××1011右移輸入0Q2Q1Q00××××0×101右移輸入1Q2Q1Q01××××1×101并行置數(shù)d3d2d1d0d3d2d1××111保持××××××0××1置零0000×××××××××0Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR說(shuō)明輸出輸入Q3Q2Q1Q0M1M0DSLDSRCPCRCT74LS194D3D2D1D0CR主要要求：

理解計(jì)數(shù)器的分類，理解計(jì)數(shù)器的計(jì)數(shù)規(guī)律。理解常用集成二進(jìn)制和十進(jìn)制計(jì)數(shù)器的功能及其應(yīng)用。

5.3.2計(jì)數(shù)器

掌握二進(jìn)制計(jì)數(shù)器的組成和工作原理。

掌握利用集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器的方法。一、計(jì)數(shù)器的作用與分類計(jì)數(shù)器(Counter)用于計(jì)算輸入脈沖個(gè)數(shù)，還常用于分頻、定時(shí)等。

計(jì)數(shù)器分類如下：按時(shí)鐘控制方式不同分異步計(jì)數(shù)器同步計(jì)數(shù)器同步計(jì)數(shù)器比異步計(jì)數(shù)器的速度快得多。按計(jì)數(shù)增減分加法計(jì)數(shù)器

減法計(jì)數(shù)器

加/

減計(jì)數(shù)器(又稱可逆計(jì)數(shù)器)

對(duì)計(jì)數(shù)脈沖作遞增計(jì)數(shù)的電路。對(duì)計(jì)數(shù)脈沖作遞減計(jì)數(shù)的電路。

在加

/

減控制信號(hào)作用下，可遞增也可遞減計(jì)數(shù)的電路。

按計(jì)數(shù)進(jìn)制分

按二進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計(jì)數(shù)的電路

按十進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計(jì)數(shù)的電路

二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器任意進(jìn)制計(jì)數(shù)器(又稱N進(jìn)制計(jì)數(shù)器)

二進(jìn)制和十進(jìn)制以外的計(jì)數(shù)器計(jì)數(shù)器的計(jì)數(shù)規(guī)律Q0Q1Q2計(jì)數(shù)器狀態(tài)計(jì)數(shù)順序000811170116101500141103010210010000二進(jìn)制加法計(jì)數(shù)器

計(jì)數(shù)規(guī)律舉例二進(jìn)制減法計(jì)數(shù)器

計(jì)數(shù)規(guī)律舉例“000–1”不夠減，需向相鄰高位借“1”，借“1”后作運(yùn)算“1000–1=111”。

按此則返回P23Q0Q1Q2計(jì)數(shù)狀態(tài)計(jì)數(shù)順序0008100701061105001410130112111100008421碼十進(jìn)制加法計(jì)數(shù)器計(jì)數(shù)規(guī)律按此則返回P23Q0Q1Q2Q3計(jì)數(shù)器狀態(tài)計(jì)數(shù)順序10019000181110701106101050010411003010021000100001000000計(jì)數(shù)的最大數(shù)目稱為計(jì)數(shù)器的“?！?，用

M

表示。

模也稱為計(jì)數(shù)長(zhǎng)度或計(jì)數(shù)容量。

N進(jìn)制

計(jì)數(shù)器計(jì)數(shù)規(guī)律舉例具有5個(gè)獨(dú)立的狀態(tài)，計(jì)滿5個(gè)計(jì)數(shù)脈沖后，電路狀態(tài)自動(dòng)進(jìn)入循環(huán)。故為五進(jìn)制計(jì)數(shù)器。五進(jìn)制計(jì)數(shù)器也稱模5計(jì)數(shù)器；十進(jìn)制計(jì)數(shù)器則為模10計(jì)數(shù)器；3位二進(jìn)制計(jì)數(shù)器為模8計(jì)數(shù)器。

n

個(gè)觸發(fā)器有2n

種輸出，最多可實(shí)現(xiàn)模2n

計(jì)數(shù)。

Q0Q1Q2計(jì)數(shù)狀態(tài)計(jì)數(shù)順序000500141103010210010000CO=Q3nQ2nQ1nQ0n進(jìn)位輸出信號(hào)FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCOFF01J1K1FF11J1KQ0nFF21J1KQ0nQ1n&&FF31J1KQ0nQ2n&&Q1nQ0Q1Q2Q3CO&RDRRRR計(jì)數(shù)開(kāi)始前先清零CPC1C1C1C1各觸發(fā)器都用CP

觸發(fā)（1）

同步二進(jìn)制加法計(jì)數(shù)器電路與工作原理二、同步計(jì)數(shù)器1.同步二進(jìn)制計(jì)數(shù)器

CO=Q3nQ2nQ1nQ0n，因此，CO在計(jì)數(shù)至“15”時(shí)躍變?yōu)楦唠娖剑谟?jì)至“16”時(shí)輸出進(jìn)位信號(hào)的下降沿。0100000000000000000000COQ0Q1Q2Q3輸出計(jì)數(shù)器狀態(tài)計(jì)數(shù)

順序160151140131120111100918071605140203111011001100110011001111000011110000111111110000000

4位二進(jìn)制加法計(jì)數(shù)器態(tài)序表圖5.3.12同步二進(jìn)制加法計(jì)數(shù)器的的狀態(tài)轉(zhuǎn)換圖返回同步計(jì)數(shù)器為什么要那樣構(gòu)成呢？通過(guò)分析同步二進(jìn)制加法計(jì)數(shù)規(guī)律就可明白。因此，應(yīng)將觸發(fā)器接成

T觸發(fā)器；并接成

T0=1，

T1=Q0n，

T2=Q1nQ0n，

T3=Q2nQ1nQ0n。即：最低位觸發(fā)器

T輸入為

1，其他觸發(fā)器

T輸入為其低位輸出的“與”信號(hào)。這樣，各觸發(fā)器當(dāng)其低位輸出信號(hào)均為1時(shí)，來(lái)一個(gè)時(shí)鐘就翻轉(zhuǎn)一次，否則狀態(tài)不變。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計(jì)數(shù)器狀態(tài)計(jì)數(shù)順序根據(jù)態(tài)序表分析同步二進(jìn)制加法計(jì)數(shù)規(guī)律Q0來(lái)一個(gè)時(shí)鐘就翻轉(zhuǎn)一次。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計(jì)數(shù)器狀態(tài)計(jì)數(shù)順序

Q1在其低位Q0輸出為1時(shí)，來(lái)一個(gè)時(shí)鐘就翻轉(zhuǎn)一次，否則狀態(tài)不變。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計(jì)數(shù)器狀態(tài)計(jì)數(shù)順序1100

Q2在其低位Q0和Q1均為1時(shí)，來(lái)一個(gè)時(shí)鐘翻轉(zhuǎn)一次，否則狀態(tài)不變。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計(jì)數(shù)器狀態(tài)計(jì)數(shù)順序10

Q3在其低位Q0、Q1和Q2均為1時(shí)，來(lái)一個(gè)時(shí)鐘翻轉(zhuǎn)一次，否則狀態(tài)不變。圖5.3.13同步二進(jìn)制加法計(jì)數(shù)器的的時(shí)序圖返回特點(diǎn)：1、Q0、Q1、Q2、Q3依次為CP的2分頻、4分頻、8分頻、16分頻；2、輸出C為16分頻；（2）

集成同步二進(jìn)制計(jì)數(shù)器

CT74LS161圖5.3.144位同步二進(jìn)制計(jì)數(shù)器74161的邏輯圖返回異步清零：當(dāng)RD=0時(shí)，所有觸發(fā)器的異步清零端有效，所有觸發(fā)器將同時(shí)被復(fù)位，Q3Q2Q1Q0=0000。同步置數(shù)：當(dāng)RD=1&LD=0時(shí)，電路工作在預(yù)置數(shù)狀態(tài)。以FF0為例，若輸入D0，則J0=D0，K0=D0。有當(dāng)CP脈沖上升沿到來(lái)時(shí)，Q0n+1=D0。特別注意CP脈沖的配合，這種方式不同于異步清零。計(jì)數(shù)：RD=LD=1=EP=ET=1時(shí)，電路工作在計(jì)數(shù)狀態(tài)。保持：RD=LD=1&EP=0、ET=1時(shí)，J=K=0，觸發(fā)器保持原態(tài)。異步清零預(yù)置數(shù)保持保持計(jì)數(shù)ХХХХ01Х011Х011101111ХХХ工作狀態(tài)EPETLDRDCP4位同步二進(jìn)制計(jì)數(shù)器74161的功能表CT74LS161和CT74LS163CT74LS161CPQ0Q1Q2Q3COD0CT74LS161和CT74LS163邏輯功能示意圖CT74LS163CTTCTPCRLDD1D2D3CRLD計(jì)數(shù)狀態(tài)輸出端,從高位到低位依次為

Q3、Q2、Q1、Q0。進(jìn)位輸出端置數(shù)數(shù)據(jù)輸入端，為并行數(shù)據(jù)輸入。計(jì)數(shù)脈沖輸入端，上升沿觸發(fā)。計(jì)數(shù)控制端，高電平有效。

CR

為置0控制端，

低電平有效。

LD為同步置數(shù)控制端，低電平有效。163與161的區(qū)別：161為異步置零，163為同步置零。（3）同步二進(jìn)制減法計(jì)數(shù)器圖5.3.16用T觸發(fā)器接成的同步二進(jìn)制減法計(jì)數(shù)器驅(qū)動(dòng)方程狀態(tài)方程狀態(tài)轉(zhuǎn)換真值表結(jié)論同步二進(jìn)制減法計(jì)數(shù)器。（4）單時(shí)鐘同步十六進(jìn)制加/減計(jì)數(shù)器在有些應(yīng)用場(chǎng)合要求計(jì)數(shù)器即能進(jìn)行遞增計(jì)數(shù)有能進(jìn)行遞減計(jì)數(shù)，這就需要作成加/減計(jì)數(shù)器（或稱之為可逆計(jì)數(shù)器）。保持預(yù)置數(shù)加法計(jì)數(shù)減法計(jì)數(shù)ХХ0110111Х00ХХ工作狀態(tài)U/DLDSCP1同步十六進(jìn)制加/減計(jì)數(shù)器74LS191的功能表圖5.3.17單時(shí)鐘同步十六進(jìn)制加/減計(jì)數(shù)器74LS191當(dāng)LD=0時(shí)，電路處于預(yù)置數(shù)狀態(tài)，D0~D3的數(shù)據(jù)立刻被置入FF0~FF3中，而不受時(shí)鐘輸入信號(hào)CP1的控制。因此，它的預(yù)制數(shù)是異步式的的，與74LS161的同步式預(yù)制數(shù)不同。S是使能控制端，當(dāng)S=1時(shí)，T0~T3全部為0，故FF0~FF3保持不變。C/B是進(jìn)位/借位輸出端（也稱最大/最小輸出端）。當(dāng)計(jì)數(shù)器作加法計(jì)數(shù)（U/D=0），且Q3Q2Q1Q0=1111時(shí)，C/B=1，有進(jìn)位輸出；當(dāng)計(jì)數(shù)器作減法計(jì)數(shù)（U/D=1），且Q3Q2Q1Q0=0000時(shí)，C/B=1，有借位輸出。CPO是串行時(shí)鐘輸出端，當(dāng)C/B=1的情況下，在下一個(gè)CP1上升沿到達(dá)前CPO有一個(gè)負(fù)脈沖輸出。圖5.3.18同步十六進(jìn)制加/減計(jì)數(shù)器74LS191的時(shí)序圖返回（5）雙時(shí)鐘結(jié)構(gòu)的加/減計(jì)數(shù)器若加法計(jì)數(shù)脈沖和減法計(jì)數(shù)脈沖來(lái)自兩個(gè)不同的脈沖源，則需要使用雙時(shí)鐘結(jié)構(gòu)的加/減計(jì)數(shù)器。常用的有74LS193。功能簡(jiǎn)介如下：異步置零：當(dāng)RD=1時(shí)，將所有觸發(fā)器置成0態(tài)；異步預(yù)制數(shù)：RD=0且LD=0時(shí)，將立即把D0~D3的狀態(tài)置入FF0~FF3中，與計(jì)數(shù)脈沖無(wú)關(guān)；計(jì)數(shù)：RD=0且LD=1時(shí)，當(dāng)CPU端有計(jì)數(shù)脈沖輸入時(shí)，計(jì)數(shù)器作加法計(jì)數(shù)；當(dāng)CPD端有計(jì)數(shù)脈沖輸入時(shí)，計(jì)數(shù)器做減法計(jì)數(shù)。加在CPU和CPD上的計(jì)數(shù)脈沖在時(shí)間上應(yīng)該錯(cuò)開(kāi)。圖5.3.19雙時(shí)鐘同步十六進(jìn)制加/減計(jì)數(shù)器74LS193返回2.同步十進(jìn)制計(jì)數(shù)器（1）同步十進(jìn)制加法計(jì)數(shù)器圖5.3.20同步十進(jìn)制加法計(jì)數(shù)器電路驅(qū)動(dòng)方程：狀態(tài)方程：狀態(tài)轉(zhuǎn)換表：自啟動(dòng)能力檢查有效狀態(tài)無(wú)效狀態(tài)有效循環(huán)：有效狀態(tài)形成的循環(huán)。無(wú)效循環(huán)：無(wú)效狀態(tài)形成的循環(huán)。結(jié)論：具有無(wú)效循環(huán)的電路肯定不能自啟動(dòng)。否則為能自啟動(dòng)能自啟動(dòng)的同步十進(jìn)制加法計(jì)數(shù)器。（2）中規(guī)模集成的同步十進(jìn)制加法計(jì)數(shù)器74LS160圖5.3.22同步十進(jìn)制加法計(jì)數(shù)器74160的邏輯圖異步清零：當(dāng)RD=0時(shí)，所有觸發(fā)器的異步清零端有效，Q3Q2Q1Q0=0000。同步置數(shù)：當(dāng)RD=1&LD=0時(shí)，計(jì)數(shù)器處于同步預(yù)制功能。以FF0為例，J0=D0，K0=D0，當(dāng)CP脈沖上升沿到來(lái)時(shí)，Q0n+1=D0。計(jì)數(shù)：當(dāng)RD=LD=1&ET=EP=1時(shí)，計(jì)數(shù)器處于計(jì)數(shù)狀態(tài)。每來(lái)一個(gè)CP脈沖，計(jì)數(shù)器計(jì)數(shù)一次。保持：當(dāng)RD=LD=1&ET=EP=1時(shí)，CP脈沖為零或者為1，計(jì)數(shù)器處于保持狀態(tài)。（3）同步十進(jìn)制減法計(jì)數(shù)器圖5.3.23同步十進(jìn)制減法計(jì)數(shù)器電路返回圖5.3.24圖5.3.23電路的狀態(tài)轉(zhuǎn)換圖返回（4）單時(shí)鐘同步十進(jìn)制可逆計(jì)數(shù)器74LS190圖5.3.25單時(shí)鐘同步十進(jìn)制可逆計(jì)數(shù)器74LS190的邏輯圖返回單時(shí)鐘同步十進(jìn)制可逆計(jì)數(shù)器74LS190功能表保持預(yù)置數(shù)加法計(jì)數(shù)減法計(jì)數(shù)ХХ0110111Х00ХХ工作狀態(tài)U/DLDSCP1另外還有74LS168，CC4510用法同74LS191（5）雙時(shí)鐘同步十進(jìn)制可逆計(jì)數(shù)器74LS192，CC40192用法同雙時(shí)鐘同步十六進(jìn)制可逆計(jì)數(shù)器74LS193FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD二、異步計(jì)數(shù)器

(一)

異步二進(jìn)制計(jì)數(shù)器1.電路構(gòu)成與工作原理FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD11J1K1J1K1J1K1J1KC1CPC1Q0C1Q1C1Q2

JK觸發(fā)器構(gòu)成的異步二進(jìn)制加法計(jì)數(shù)器按照加法計(jì)數(shù)器規(guī)則，每一位如果已經(jīng)是1，則再來(lái)一個(gè)CP脈沖時(shí)應(yīng)為0，同時(shí)向高位發(fā)出進(jìn)位信號(hào)，使高位翻轉(zhuǎn)。00010010CPQ3Q0Q1Q20000來(lái)一個(gè)CP

翻轉(zhuǎn)一次

來(lái)一個(gè)Q0

翻轉(zhuǎn)一次

來(lái)一個(gè)Q1

翻轉(zhuǎn)一次

來(lái)一個(gè)Q2

翻轉(zhuǎn)一次

11110000輸入第“1”個(gè)計(jì)數(shù)脈沖時(shí)，計(jì)數(shù)器輸出為“0001”；輸入第“2”個(gè)計(jì)數(shù)脈沖時(shí)，計(jì)數(shù)器輸出為“0010”。輸入第“15”個(gè)脈沖時(shí)，輸出“1111”，當(dāng)輸入第“16”個(gè)脈沖時(shí)，輸出返回初態(tài)“0000”，且Q3

端輸出進(jìn)位信號(hào)下降沿。因此，該電路構(gòu)成4位二進(jìn)制加法計(jì)數(shù)器。依次輸入脈沖時(shí)，計(jì)數(shù)狀態(tài)按

4位二進(jìn)制數(shù)遞增規(guī)律變化?！?/p>

工作原理00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計(jì)數(shù)器狀態(tài)計(jì)數(shù)順序◆

4位二進(jìn)制加法計(jì)數(shù)器態(tài)序表用D觸發(fā)器可構(gòu)成異步二進(jìn)制計(jì)數(shù)器嗎？如何連接？

◆

D觸發(fā)器構(gòu)成的異步二進(jìn)制加法計(jì)數(shù)器其工作原理與前述JK

觸發(fā)器所構(gòu)成的二進(jìn)制計(jì)數(shù)器的相同。FF01DRC1Q0Q1Q2Q3FF11DRC1FF21DRC1FF31DRC1CPRDQ0Q1Q2Q31D1D1D1DC1CPQ0Q1Q2C1C1C1與

JK

觸發(fā)器一樣，D

觸發(fā)器也被接成計(jì)數(shù)觸發(fā)器。與

JK

觸發(fā)器不同的是，

D

觸發(fā)器用觸發(fā)。下面總結(jié)一下用不同種類觸發(fā)器構(gòu)成異步二進(jìn)制計(jì)數(shù)器的方法。異步二進(jìn)制計(jì)數(shù)器的成方法2.

異步二進(jìn)制計(jì)數(shù)器的構(gòu)成方法CPi

=Qi

-1CPi=Qi

-1減法計(jì)數(shù)CPi=Qi

-1CPi

=Qi

-1加法計(jì)數(shù)下降沿觸發(fā)式上升沿觸發(fā)式計(jì)數(shù)觸發(fā)器的觸發(fā)信號(hào)接法計(jì)數(shù)規(guī)律將觸發(fā)器接成計(jì)數(shù)觸發(fā)器，然后級(jí)聯(lián)，將計(jì)數(shù)脈沖CP從最低位時(shí)鐘端輸入，其他各位時(shí)鐘端接法如下表：計(jì)數(shù)器為什么能用作分頻器？怎么用？模

M

計(jì)數(shù)器也是一個(gè)M

分頻器，M

分頻器的輸出信號(hào)即為計(jì)數(shù)器最高位的輸出信號(hào)。CPQ3Q0Q1Q24位二進(jìn)制加法計(jì)數(shù)器工作波形

3.計(jì)數(shù)器用作分頻器圖5.3.32二－五－十進(jìn)制異步計(jì)數(shù)器74LS290的邏輯圖返回2.集成異步二

-

五

-

十進(jìn)制計(jì)數(shù)器

CT74LS290(1)CT74LS290基本結(jié)構(gòu)(一)

異步十進(jìn)制計(jì)數(shù)器（1）異步清零功能當(dāng)

R0=R01·R02=1、S9=S91·S92=0時(shí)，計(jì)數(shù)器異步置0。（2）異步置

9功能當(dāng)

S9=S91·S92=1、R0=R01·R02=0時(shí)，計(jì)數(shù)器異步置9。（3）計(jì)數(shù)功能當(dāng)

R01·R02=0且S91·S92=0時(shí)，在時(shí)鐘下降沿進(jìn)行計(jì)數(shù)。Q0Q1Q2Q3CT74LS290M=5CP0M=2CP1CP0CP1Q0Q1Q2Q3R0AR0BS9AS9BCT74LS290（2）邏輯功能示意圖R0AR0B異步置

0端

(結(jié)構(gòu)圖中未畫(huà)出)S9AS9B異步置

9端內(nèi)含一個(gè)

1位二進(jìn)制計(jì)數(shù)器和一個(gè)五進(jìn)制計(jì)數(shù)器。M=2M=5二進(jìn)制計(jì)數(shù)器的計(jì)數(shù)脈沖輸入端，下降沿觸發(fā)。

二進(jìn)制計(jì)數(shù)器輸出端五進(jìn)制計(jì)數(shù)器的計(jì)數(shù)脈沖輸入端，下降沿觸發(fā)。

五進(jìn)制計(jì)數(shù)器的輸出端，從高位到低位依次為Q3、Q2、Q1。

①異步置

0功能：當(dāng)

R0=R01·R02=1、S9=S91·S92=0

時(shí)，計(jì)數(shù)器異步置0。(3)CT74LS290的功能

②異步置

9功能：當(dāng)

S9=S91·S92=1、R0=R01·R02=0

時(shí)，計(jì)數(shù)器異步置9。

③計(jì)數(shù)功能：當(dāng)

R01·R02=0且S91·S92=0時(shí)，在

時(shí)鐘下降沿進(jìn)行計(jì)數(shù)。計(jì)數(shù)00置91001×10置00000×01Q0Q1Q2Q3CPS91·S92R01·R02說(shuō)明輸出輸入××(4)CT74LS290的基本應(yīng)用Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B輸出計(jì)數(shù)輸入1構(gòu)成

1位二進(jìn)制計(jì)數(shù)器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B輸出1構(gòu)成異步五進(jìn)制計(jì)數(shù)器計(jì)數(shù)輸入輸出從高位到低位依次為

Q3、Q2、Q1、Q0構(gòu)成

8421BCD碼異步十進(jìn)制計(jì)數(shù)器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B電路接法計(jì)數(shù)輸入構(gòu)成

5421BCD碼異步十進(jìn)制計(jì)數(shù)器從高位到低位依次為

Q0、Q3

、Q2、Q1Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B電路接法輸出由上述工作波形可見(jiàn)，該電路構(gòu)成

8421BCD碼加法計(jì)數(shù)器。Q3Q0Q1Q2CP1245678910310001011000112345要畫(huà)滿一個(gè)計(jì)數(shù)周期！設(shè)計(jì)數(shù)器初態(tài)為

0000。000工作波形

Q0

為模2計(jì)數(shù)器輸出端，因此來(lái)一個(gè)

CP翻轉(zhuǎn)一次。

Q3Q2Q1

為對(duì)

Q0

進(jìn)行五進(jìn)制計(jì)數(shù)的輸出端。三、移位寄存器型計(jì)數(shù)器1、環(huán)形計(jì)數(shù)器圖5.3.43環(huán)形計(jì)數(shù)器電路將移位寄存器首尾相接，即D0=Q3，那么，在連續(xù)不斷地輸入時(shí)鐘信號(hào)時(shí)寄存器里的數(shù)據(jù)將循環(huán)右移。四位環(huán)形計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖優(yōu)點(diǎn)：1、畫(huà)出波形可以看出，本身是一個(gè)節(jié)拍脈沖發(fā)生器。缺點(diǎn)：2、電路結(jié)構(gòu)簡(jiǎn)單。1、不能自啟動(dòng)電路。2、沒(méi)有充分利用電路的狀態(tài)。修改方法：通過(guò)修改邏輯，變成能自啟動(dòng)的電路。在后面時(shí)序邏輯電路設(shè)計(jì)部分介紹。能夠自啟動(dòng)的四位環(huán)形計(jì)數(shù)器能夠自啟動(dòng)的四位環(huán)形計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖2、扭環(huán)形計(jì)數(shù)器扭環(huán)形計(jì)數(shù)器的邏輯電路圖D0=Q3扭環(huán)形計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖優(yōu)點(diǎn)：狀態(tài)利用率較環(huán)形計(jì)數(shù)器提高了一倍。缺點(diǎn)：不能自啟動(dòng)。能夠自啟動(dòng)的扭環(huán)形計(jì)數(shù)器通過(guò)修改邏輯，變成能夠自啟動(dòng)電路。能夠自啟動(dòng)扭環(huán)形計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖5.3.3順序脈沖發(fā)生器

在計(jì)算機(jī)和控制系統(tǒng)中，常常要求系統(tǒng)的某些操作按時(shí)間順序分時(shí)工作，因此需要產(chǎn)生節(jié)拍控制脈沖，以協(xié)調(diào)各部分的工作。這種能產(chǎn)生節(jié)拍脈沖的電路叫做節(jié)拍脈沖發(fā)生器，又稱順序脈沖發(fā)生器或脈沖分配器。脈沖分配器可以用兩種方法實(shí)現(xiàn)：①當(dāng)環(huán)形計(jì)數(shù)器工作在每個(gè)狀態(tài)中只有一個(gè)1或一個(gè)0的循環(huán)狀態(tài)時(shí)，環(huán)形計(jì)數(shù)器就是一個(gè)順序脈沖發(fā)生器。②設(shè)計(jì)一個(gè)與節(jié)拍脈沖周期相同的計(jì)數(shù)器，把計(jì)數(shù)器的狀態(tài)經(jīng)過(guò)譯碼電路，也可以實(shí)現(xiàn)順序脈沖發(fā)生器。圖5.3.52用環(huán)型計(jì)數(shù)器作順序脈沖發(fā)生器

（a）電路圖（b）電壓波形圖圖5.3.53用計(jì)數(shù)器和譯碼器構(gòu)成的順序脈沖發(fā)生器

（a）電路圖（b）電壓波形圖圖5.3.54用中規(guī)模集成電路構(gòu)成的順序脈沖發(fā)生器（

a）電路圖（b）電壓波形圖了解同步時(shí)序邏輯電路的設(shè)計(jì)方法。主要要求：5.4同步時(shí)序邏輯電路的設(shè)計(jì)目的：根據(jù)給定的邏輯功能要求，選擇適當(dāng)?shù)倪壿嬈骷?，設(shè)計(jì)出符合要求的時(shí)序邏輯電路。

5.3.1時(shí)序邏輯電路設(shè)計(jì)的幾種方法同組合邏輯電路設(shè)計(jì)方法相對(duì)應(yīng)，時(shí)序邏輯電路的設(shè)計(jì)方法也分成三種。（1）SSI----采用盡可能少的標(biāo)準(zhǔn)小規(guī)模集成觸發(fā)器和門電路。（2）MSI----采用標(biāo)準(zhǔn)中、大規(guī)模集成組件進(jìn)行邏輯設(shè)計(jì)。（3）LSI----采用現(xiàn)場(chǎng)可編程邏輯器件FPGA和復(fù)雜可編程邏輯器件CPLD進(jìn)行設(shè)計(jì)。一、同步時(shí)序邏輯電路的設(shè)計(jì)方法1.

根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)，畫(huà)出狀態(tài)轉(zhuǎn)換圖2.

狀態(tài)化簡(jiǎn)3.

狀態(tài)分配，列出狀態(tài)轉(zhuǎn)換編碼表4.

選擇觸發(fā)器的類型，求出狀態(tài)方程、驅(qū)動(dòng)方程、

輸出方程5.

根據(jù)驅(qū)動(dòng)方程和輸出方程畫(huà)邏輯圖6.

檢查電路有無(wú)自啟動(dòng)能力[例5-1]試用JK觸發(fā)器設(shè)計(jì)一個(gè)同步六進(jìn)制加法計(jì)數(shù)器

解：（1）根據(jù)設(shè)計(jì)要求畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖如下圖所示。（2）狀態(tài)分配

（3）求輸出方程和次態(tài)方程計(jì)數(shù)脈沖個(gè)數(shù)

C12345600000101001110010100101001110010100000000112110111????????次態(tài)卡諾圖及輸出卡諾圖得到狀態(tài)方程：驅(qū)動(dòng)方程：輸出方程：（4）檢查電路的自啟動(dòng)能力該電路能自啟動(dòng)

（5）畫(huà)出其邏輯圖如下[例5-2]

試用JK觸發(fā)器設(shè)計(jì)一個(gè)能實(shí)現(xiàn)圖5-40所示狀態(tài)轉(zhuǎn)換的時(shí)序邏輯電路。

（1）根據(jù)前一個(gè)例子可以得到如下的次態(tài)卡諾圖狀態(tài)方程如下：驅(qū)動(dòng)方程如下：（2）檢查自啟動(dòng)能力將初態(tài)010代入特性方程，得到次態(tài)為101；將初態(tài)101代入特性方程得到次態(tài)為010。因此該電路不能自啟動(dòng)。只須修改Q2即可。從而得到：（3）畫(huà)出邏輯電路圖010001010100修改Q2修改Q0010111修改Q1另外也可以通過(guò)修改其他的邏輯，比如等等[例5-3]

試設(shè)計(jì)一個(gè)“1111”序列檢測(cè)器，用來(lái)檢測(cè)串行二進(jìn)制序列，當(dāng)連續(xù)輸入四個(gè)或四個(gè)以上的1時(shí)，檢測(cè)器輸出為1，否則輸出為0。（1）建立原始狀態(tài)轉(zhuǎn)換圖（2）狀態(tài)化簡(jiǎn)表5-15例5-3的狀態(tài)轉(zhuǎn)換表現(xiàn)態(tài)

次態(tài)/輸出X=0X=1S0S1S2S3S4S0/0S0/0S0/0S0/0S0/0S1/0S2/0S3/0S4/1S4/1

表5-16例5-3化簡(jiǎn)后的狀態(tài)轉(zhuǎn)換表現(xiàn)態(tài)次態(tài)/輸出X=0X=1S0S1S2S3S0/0S0/0S0/0S0/0S1/0S2/0S3/0S3/1（3）狀態(tài)分配

例5-3狀態(tài)分配后的狀態(tài)轉(zhuǎn)換表現(xiàn)態(tài)

次態(tài)/輸出X=0X=10001101100/000/000/000/001/010/011/011/1狀態(tài)分配后的狀態(tài)轉(zhuǎn)換圖次態(tài)卡諾圖狀態(tài)方程驅(qū)動(dòng)方程例5-3的邏輯電路圖因?yàn)樗膫€(gè)狀態(tài)全部用上，因此肯定能自啟動(dòng)。[例5-4]試用D觸發(fā)器設(shè)計(jì)一時(shí)序邏輯電路，實(shí)現(xiàn)如圖所示的輸出。分析：實(shí)際上是設(shè)計(jì)一個(gè)狀態(tài)轉(zhuǎn)換已知的計(jì)數(shù)器。[例5-5]試用JK觸發(fā)器設(shè)計(jì)一個(gè)時(shí)序電路，要求該電路的輸出Z與CP之間的關(guān)系滿足如圖所示的波形圖。

分析：實(shí)際上是設(shè)計(jì)一個(gè)三進(jìn)制計(jì)數(shù)器。[例5-6]試用D觸發(fā)器設(shè)計(jì)一個(gè)可控模計(jì)數(shù)器，要畫(huà)出狀態(tài)轉(zhuǎn)換圖和邏輯圖。X=0時(shí)，計(jì)數(shù)器

的輸出的狀態(tài)轉(zhuǎn)換為X=1時(shí)，計(jì)數(shù)器

的輸出的狀態(tài)轉(zhuǎn)換為→000→011→110—→000→010→100→110例5-6的狀態(tài)轉(zhuǎn)換表X

0000000010100110010100110000111000011110011110000狀態(tài)方程驅(qū)動(dòng)方程檢查自啟動(dòng)能力將無(wú)效狀態(tài)代入特性方程后得到狀態(tài)轉(zhuǎn)換圖如下：由圖可見(jiàn)這是一個(gè)不能自啟動(dòng)電路。將X=1時(shí)，狀態(tài)010的次態(tài)修改為101即可自啟動(dòng)

例5-6的邏輯電路圖

[例5-7]試用D觸發(fā)器和門電路設(shè)計(jì)一個(gè)燈光控制電路，要求A、B、C三個(gè)燈按下圖規(guī)律變化。提供CP信號(hào)的周期為10S。分析：方法1：設(shè)計(jì)一個(gè)狀態(tài)轉(zhuǎn)換已知的三進(jìn)制計(jì)數(shù)器。需要三個(gè)觸發(fā)器。狀態(tài)轉(zhuǎn)換依次為111101001。111101001000110ABCQ1Q0方法2：設(shè)計(jì)一個(gè)三進(jìn)制計(jì)數(shù)器，狀態(tài)轉(zhuǎn)換依次為000110，然后再設(shè)計(jì)一個(gè)譯碼電路，對(duì)應(yīng)關(guān)系為[例5-8]試用D觸發(fā)器和門電路設(shè)計(jì)一個(gè)燈光控制電路，要求A、B、C三個(gè)燈按下圖規(guī)律變化。提供CP信號(hào)的周期為10S。與例5-7的區(qū)別：有一個(gè)狀態(tài)需要持續(xù)20S。因此不能用例5-7的第一種解法。應(yīng)該采用例5-7的第二種解法。即先設(shè)計(jì)一個(gè)四進(jìn)制的計(jì)數(shù)器，然后再譯碼。例5-8的狀態(tài)轉(zhuǎn)換表

0001101101101100111111110001狀態(tài)方程驅(qū)動(dòng)方程輸出方程因?yàn)閮蓚€(gè)觸發(fā)器的四個(gè)狀態(tài)全部被用，因此該電路能自啟動(dòng)。邏輯電路圖略。

[例]

設(shè)計(jì)一個(gè)脈沖序列為10100的序列脈沖發(fā)生器。即在輸入脈沖作用下，周期性地依次輸出數(shù)碼“1、0、1、0、0”。解：設(shè)計(jì)步驟由于上述5個(gè)狀態(tài)中無(wú)重復(fù)狀態(tài)，因此不需要進(jìn)行狀態(tài)化簡(jiǎn)。S0S1S2/1/0S3S4/1/0/0(1)

根據(jù)設(shè)計(jì)要求設(shè)定狀態(tài)，畫(huà)狀態(tài)轉(zhuǎn)換圖。由于串行輸出脈沖序列為10100，故電路應(yīng)有5種工作狀態(tài)，將它們分別用S0、S1

、

、S4

表示；將串行輸出信號(hào)用Y表示，則可列出下圖所示的狀態(tài)轉(zhuǎn)換圖。(2)

狀態(tài)分配，列出狀態(tài)轉(zhuǎn)換編碼表。將電路狀態(tài)用二進(jìn)制碼進(jìn)行編碼，通常采用自然二進(jìn)制碼。采用的碼位數(shù)n

與電路狀態(tài)數(shù)N

之間應(yīng)滿足2n≥N>2n-1由于電路有5個(gè)狀態(tài)，因此宜采用三位二進(jìn)制代碼。現(xiàn)采用自然二進(jìn)制碼進(jìn)行如下編碼：S0=000，S1=001，

，S4=100，由此可列出電路狀態(tài)轉(zhuǎn)換編碼表如下：0000001S40001110S31110010S20010100S11100000S0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)狀態(tài)轉(zhuǎn)換順序(3)根據(jù)狀態(tài)轉(zhuǎn)換編碼表求輸出方程和狀態(tài)方程。10Q2nQ1nQ0n01000111×

×0

100×

0Q2nQ1nQ0n01000111×

×0

010×

11010Q2nQ1nQ0n01000111×

×0

001×

110Q2nQ1nQ0n01000111×

×0

001×

1Q2n+1

卡

諾

圖Q1n+1

卡

諾

圖Q0n+1

卡

諾

圖Y

卡

諾

圖輸出方程為狀態(tài)方程為nnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQ002021010101122102101211+==+=+==+++(4)選擇觸發(fā)器類型，并求驅(qū)動(dòng)方程。由于JK

觸發(fā)器的使用比較靈活，由此設(shè)計(jì)中多選用JK

觸發(fā)器。選用JK

觸發(fā)器。其特性方程為Qn+1=JQn+KQn

，將它與狀態(tài)方程進(jìn)行比較，可得驅(qū)動(dòng)方程(5)

根據(jù)驅(qū)動(dòng)方程和輸

出方程畫(huà)邏輯圖。1,,1,02001012102======KQJQKQJKQQJnnnnnFF01J1KRC1FF11JRC1FF21JC11CPRD1KQ1&R&1K11YQ2Q0Q0

(6)

檢查電路有無(wú)自啟動(dòng)能力。若電路由于某種原因進(jìn)入了無(wú)效狀態(tài)，通過(guò)繼續(xù)輸入時(shí)鐘脈沖，能自動(dòng)進(jìn)入有效狀態(tài)的，稱為能自啟動(dòng)，否則稱不能自啟動(dòng)。將3個(gè)無(wú)效狀態(tài)101、110、111代入狀態(tài)方程計(jì)算后，獲得的次態(tài)010、010、000均為有效狀態(tài)。例如

Q2nQ1nQ0n=101時(shí)：

Q2n+1=1·0·1=0

Q1n+1=1·0+1·0=1

Q0n+1=1·1=0其余同理因此，該電路能自啟動(dòng)。5.4中規(guī)模集成時(shí)序邏輯電路應(yīng)用（theapplicationofMSIsequentialcircuit)概述：用觸發(fā)器附加門電路可以實(shí)現(xiàn)時(shí)序邏輯電路設(shè)計(jì)，但步驟很多，很繁瑣，而且電路復(fù)雜。中規(guī)模設(shè)計(jì)的可能性：由于數(shù)字集成電路生產(chǎn)工藝的不斷完善，中大規(guī)模的通用數(shù)字集成電路已大量生產(chǎn)，產(chǎn)品已標(biāo)準(zhǔn)化、系列化，成本低廉，使得許多常用的數(shù)字電路都可直接用中大規(guī)模集成電路的標(biāo)準(zhǔn)模塊來(lái)實(shí)現(xiàn)。中規(guī)模設(shè)計(jì)的優(yōu)越性；縮小電路的體積、減少連線、提高電路的可靠性、降低成本。常見(jiàn)的計(jì)數(shù)器芯片：在需要其他任意一種進(jìn)制的計(jì)數(shù)器時(shí)，可以用已有的計(jì)數(shù)器產(chǎn)品經(jīng)過(guò)外電路的不同連接方式得到。計(jì)數(shù)器芯片有很多，我們只能講解很少的幾種器件，希望能夠起到拋磚引玉的作用。

十六進(jìn)制十進(jìn)制7位二進(jìn)制12位二進(jìn)制14位二進(jìn)制常用的中規(guī)模時(shí)序器件有：寄存器移位寄存器計(jì)數(shù)器（用途最廣泛）如何構(gòu)成

N

進(jìn)制計(jì)數(shù)器呢？

(三

)利用異步置0功能獲得

N進(jìn)制計(jì)數(shù)器（1）利用異步置

0功能獲得

N進(jìn)制計(jì)數(shù)器[例1]試用

CT74LS290構(gòu)成六進(jìn)制計(jì)數(shù)器。解題思路

利用置

0功能獲得

N

進(jìn)制計(jì)數(shù)器的關(guān)鍵是：弄清什么時(shí)候要加置

0信號(hào)。若將輸入第

N

個(gè)計(jì)數(shù)脈沖時(shí)計(jì)數(shù)器狀態(tài)用

SN

表示，則本例中當(dāng)

S6=0110時(shí)應(yīng)加置

0信號(hào)。請(qǐng)按此處跳過(guò)剛才已看內(nèi)容5.4.1集成計(jì)數(shù)