江蘇大學(xué)《數(shù)字邏輯》2021-2022學(xué)年期末試卷

裝訂線裝訂線PAGE2第1頁，共3頁江蘇大學(xué)《數(shù)字邏輯》

2021-2022學(xué)年期末試卷院(系)_______班級_______學(xué)號_______姓名_______題號一二三總分得分一、單選題（本大題共20個小題，每小題2分，共40分．在每小題給出的四個選項中，只有一項是符合題目要求的．）1、在數(shù)字邏輯中，要用PLA（可編程邏輯陣列）實現(xiàn)一個4輸入2輸出的邏輯函數(shù)，需要多少個可編程的與陣列單元？A.4B.8C.16D.322、在數(shù)字邏輯電路中，譯碼器的輸出可以連接到其他邏輯電路。一個3線-8線譯碼器的輸出連接到一個與門的輸入，當(dāng)譯碼器的輸入為特定值時，與門的輸出會怎樣？A.與門的輸出會根據(jù)譯碼器的輸出和與門的另一個輸入確定。B.與門的輸出會始終為高電平。C.不確定。D.與門的輸出會始終為低電平。3、在數(shù)字電路中，若要對一個8位二進(jìn)制數(shù)進(jìn)行取反操作，可使用：A.與門B.或門C.非門D.異或門4、對于一個5位的二進(jìn)制計數(shù)器，其最大計數(shù)容量為？A.31B.32C.63D.645、對于一個4輸入的與門，輸入信號分別為A=1，B=0，C=1，D=0，則輸出信號為？A.0B.1C.不確定D.以上都不對6、對于一個由JK觸發(fā)器構(gòu)成的計數(shù)器，若要實現(xiàn)計數(shù)范圍為0-7的循環(huán)計數(shù)，J和K的輸入應(yīng)該如何設(shè)置？A.特定的邏輯組合B.隨機設(shè)置C.保持不變D.以上都不對7、對于一個異步計數(shù)器，若低位觸發(fā)器的輸出作為高位觸發(fā)器的時鐘輸入，那么在計數(shù)過程中可能會出現(xiàn)什么問題？A.競爭冒險B.時序混亂C.無法計數(shù)D.以上都不是8、在數(shù)字邏輯設(shè)計中，如何判斷一個數(shù)字邏輯電路是否存在動態(tài)冒險？如果存在動態(tài)冒險，如何消除？A.通過分析邏輯表達(dá)式或卡諾圖判斷是否存在動態(tài)冒險，可以通過增加冗余項消除動態(tài)冒險。B.通過觀察電路的輸入輸出波形判斷是否存在動態(tài)冒險，可以通過改變電路的結(jié)構(gòu)消除動態(tài)冒險。C.不確定。D.動態(tài)冒險很難判斷和消除。9、數(shù)字邏輯中的觸發(fā)器是時序邏輯電路的基本組成部分。一個D觸發(fā)器，在時鐘上升沿到來時，將輸入數(shù)據(jù)存儲到輸出端。如果當(dāng)前輸入為高電平，時鐘上升沿到來后，輸出是什么電平？A.高電平。B.低電平。C.不確定。D.根據(jù)其他因素判斷。10、數(shù)字邏輯中的全加器可以實現(xiàn)兩個二進(jìn)制數(shù)和一個進(jìn)位的相加。一個全加器的輸入為A=1，B=1，進(jìn)位C_in=1，那么輸出的和S和進(jìn)位C_out分別是多少？A.S=1，C_out=1。B.S=0，C_out=1。C.不確定。D.根據(jù)其他因素判斷。11、在一個數(shù)字系統(tǒng)中，使用編碼器將8個輸入信號編碼為3位二進(jìn)制代碼，若同時有兩個輸入信號有效，會出現(xiàn)什么情況？A.輸出錯誤代碼B.隨機輸出一個有效代碼C.輸出優(yōu)先級高的輸入信號的編碼D.以上都不對12、在數(shù)字邏輯中，若要實現(xiàn)一個能產(chǎn)生周期為1ms脈沖信號的電路，時鐘頻率至少需要多少？A.1kHzB.1MHzC.1000HzD.1000MHz13、已知一個邏輯函數(shù)的最簡與或表達(dá)式為F=AB+CD，若要用最少的與非門來實現(xiàn)，需要幾個與非門？A.2B.3C.4D.514、在一個8位的數(shù)字加法器中，如果發(fā)生了進(jìn)位溢出，那么這個溢出標(biāo)志位應(yīng)該是第幾位？A.第8位B.第9位C.第7位D.第6位15、在數(shù)字電路中，用卡諾圖化簡邏輯函數(shù)時，如果相鄰的最小項可以合并，那么最少需要幾個相鄰的最小項才能進(jìn)行合并？A.2B.4C.8D.1616、對于一個5位的二進(jìn)制計數(shù)器，從0開始計數(shù)，經(jīng)過30個時鐘脈沖后，計數(shù)器的狀態(tài)為：A.11110B.11101C.00011D.0000017、對于一個用ROM實現(xiàn)的邏輯函數(shù)，若要改變其功能，需要進(jìn)行什么操作？A.重新編程B.更換芯片C.調(diào)整輸入D.以上都不是18、在數(shù)字邏輯中，已知一個JK觸發(fā)器的J=1，K=0，在時鐘脈沖的上升沿到來時，觸發(fā)器的輸出狀態(tài)會如何變化？A.置1B.置0C.保持不變D.翻轉(zhuǎn)19、在數(shù)字電路中，能夠?qū)崿F(xiàn)“同或”邏輯運算的門電路是？A.與門B.或門C.異或門D.同或門20、數(shù)字邏輯中的全加器可以實現(xiàn)三個一位二進(jìn)制數(shù)的相加。一個全加器的輸入為A=1，B=0，進(jìn)位C_in=1，那么輸出的和S和進(jìn)位C_out分別是多少？A.S=0，C_out=1。B.S=1，C_out=0。C.不確定。D.根據(jù)其他因素判斷。二、簡答題（本大題共4個小題，共40分)1、（本題10分）在數(shù)字系統(tǒng)中，解釋如何利用數(shù)字邏輯實現(xiàn)有限脈沖響應(yīng)（FIR）濾波器，分析其結(jié)構(gòu)和性能特點。2、（本題10分）闡述數(shù)字邏輯中編碼器和譯碼器的速度提升技術(shù)，如流水線結(jié)構(gòu)和并行處理的應(yīng)用，舉例說明其性能改進(jìn)。3、（本題10分）說明在數(shù)字系統(tǒng)中如何進(jìn)行存儲器的讀寫控制，保證數(shù)據(jù)的正確讀寫操作。4、（本題10分）深入解釋在移位寄存器的串并轉(zhuǎn)換應(yīng)用中，如何實現(xiàn)數(shù)據(jù)的串行輸入并行輸出和并行輸入串行輸出。三、設(shè)計題（本大題