仲愷農(nóng)業(yè)工程學(xué)院《EDA技術(shù)及應(yīng)用》2022-2023學(xué)年期末試卷_第1頁
仲愷農(nóng)業(yè)工程學(xué)院《EDA技術(shù)及應(yīng)用》2022-2023學(xué)年期末試卷_第2頁
仲愷農(nóng)業(yè)工程學(xué)院《EDA技術(shù)及應(yīng)用》2022-2023學(xué)年期末試卷_第3頁
仲愷農(nóng)業(yè)工程學(xué)院《EDA技術(shù)及應(yīng)用》2022-2023學(xué)年期末試卷_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

學(xué)校________________班級____________姓名____________考場____________準(zhǔn)考證號學(xué)校________________班級____________姓名____________考場____________準(zhǔn)考證號…………密…………封…………線…………內(nèi)…………不…………要…………答…………題…………第1頁,共3頁仲愷農(nóng)業(yè)工程學(xué)院《EDA技術(shù)及應(yīng)用》2022-2023學(xué)年期末試卷題號一二三總分得分一、單選題(本大題共20個(gè)小題,每小題2分,共40分.在每小題給出的四個(gè)選項(xiàng)中,只有一項(xiàng)是符合題目要求的.)1、以下哪個(gè)是EDA中用于芯片測試的方法?()A.自動測試設(shè)備B.手動測試C.仿真測試D.以上都是2、在VHDL中,用于表示敏感信號列表的關(guān)鍵詞是()A.SENSITIVITYB.SIGNALC.PORTD.VARIABLE3、以下哪種EDA技術(shù)用于提高設(shè)計(jì)的可靠性?()A.錯(cuò)誤檢測與糾正B.冗余設(shè)計(jì)C.可靠性建模D.以上都是4、EDA設(shè)計(jì)中,以下哪個(gè)是可測試性設(shè)計(jì)的方法?()A.掃描鏈B.內(nèi)建自測試C.邊界掃描D.以上都是5、以下哪種EDA工具常用于FPGA開發(fā)?()A.LiberoB.XilinxISEC.LatticeDiamondD.以上都是6、在EDA工具中,用于查看設(shè)計(jì)層次結(jié)構(gòu)的視圖是?()A.SchematicViewB.RTLViewC.TechnologyMapViewD.FloorplanView7、以下哪個(gè)是EDA中用于解決信號完整性問題的方法?()A.端接匹配B.增加電源電壓C.減少布線長度D.以上都是8、以下哪個(gè)是EDA中用于功耗分析的工具?()A.PowerArtistB.PrimePowerC.VoltusD.以上都是9、在EDA設(shè)計(jì)中,以下哪種結(jié)構(gòu)常用于數(shù)據(jù)存儲?()A.寄存器B.存儲器C.計(jì)數(shù)器D.加法器10、以下哪種EDA技術(shù)常用于系統(tǒng)級設(shè)計(jì)?()A.SoCB.ASICC.PCBD.CPLD11、以下哪種EDA技術(shù)常用于高速接口設(shè)計(jì)?()A.PCIeB.USBC.EthernetD.以上都是12、以下哪種EDA工具常用于數(shù)字電路設(shè)計(jì)?()A.CadenceB.AltiumDesignerC.MentorGraphicsD.以上都是13、在EDA中,以下哪個(gè)是物理設(shè)計(jì)的內(nèi)容?()A.布局B.布線C.版圖生成D.以上都是14、在VHDL中,用于表示循環(huán)的語句是()A.FORB.WHILEC.LOOPD.以上都是15、在Verilog中,

generate

語句的作用是()A.生成重復(fù)的代碼結(jié)構(gòu)B.定義模塊C.定義任務(wù)D.定義函數(shù)16、以下哪個(gè)是EDA中常用的驗(yàn)證語言?()A.SystemVerilogAssertionsB.PropertySpecificationLanguageC.以上都是D.以上都不是17、EDA設(shè)計(jì)中,以下哪個(gè)是熱設(shè)計(jì)的考慮因素?()A.散熱片B.風(fēng)道設(shè)計(jì)C.芯片封裝D.以上都是18、VHDL中的屬性主要用于()A.獲取對象的特定信息B.定義對象的行為C.優(yōu)化代碼結(jié)構(gòu)D.提高代碼可讀性19、在EDA流程中,哪個(gè)階段是將設(shè)計(jì)轉(zhuǎn)化為門級網(wǎng)表?()A.行為級描述B.邏輯綜合C.布局布線D.功能仿真20、在EDA中,F(xiàn)PGA的配置方式不包括?()A.主動串行B.被動并行C.主動并行D.被動串行二、簡答題(本大題共4個(gè)小題,共40分)1、(本題10分)簡述EDA中如何處理芯片的面積優(yōu)化和布線擁塞解決。2、(本題10分)簡述如何在EDA中進(jìn)行芯片的面積和性能的聯(lián)合優(yōu)化策略。3、(本題10分)解釋EDA中如何進(jìn)行信號完整性分析。4、(本題10分)簡述EDA中如何處理數(shù)字信號的編碼和解碼。三、設(shè)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論