數(shù)字電子技術(shù)項目教程（第2版）教案全套 邵利群 項目1-7　門控報警電路的制作- 流水燈控制電路的制作

教師備課紙第頁課題1.1數(shù)制與代碼課型理實一體授課班級集成電路23C1授課時數(shù)2教學目標1.掌握十進制數(shù)、二進制數(shù)、八進制數(shù)等基本知識；2.掌握BCD碼、格雷碼等基本知識；3.掌握不同數(shù)制間的轉(zhuǎn)換。教學重點數(shù)制及不同數(shù)制之間的轉(zhuǎn)換教學難點格雷碼的概念及產(chǎn)生學情分析學生第一次接觸數(shù)電知識教學效果基本達到預期效果教后記學生對無權(quán)碼不太理解，通過與有權(quán)碼的比較讓學生理解掌握。一、數(shù)制數(shù)制是一種計數(shù)方法，是進位計數(shù)制的簡稱。數(shù)制中所用的數(shù)字符號叫做數(shù)碼，數(shù)制中所用數(shù)碼的個數(shù)稱為基數(shù)。1.十進制（Decimal）在日常生活中人們習慣使用十進制數(shù)。十進制數(shù)有效數(shù)碼為“0～9”，基數(shù)為“10”，其進位規(guī)則是“逢十進一，借一當十”。如十進制數(shù)1234可以展開為（1234）10=1×103+2×102+3×101+4×100其中，103，102，101，100分別為千位、百位、十位、個位的“位權(quán)”簡稱“權(quán)”，它們都是基數(shù)的冪，表示數(shù)碼在不同位置時代表的數(shù)值大小。因此，十進制數(shù)按權(quán)展開表達式為[N]10＝кn-1×10n-1+кn-2×10n-2+…+к1×101+к0×100＝式中——十進制數(shù)第位的值（=0,1,2，…，n－1）；[N]10——表示N是十進制數(shù)；10i——十進制數(shù)第位的權(quán)（=0,1,2，…，n－1）。2.二進制數(shù)(Binary)數(shù)字電路中大量使用的是二進制數(shù)。二進制數(shù)有效數(shù)碼為0、1，基數(shù)為“2”，其進位規(guī)則是“逢二進一，借一當二”。二進制數(shù)的位權(quán)為。如二進制數(shù)1101，按權(quán)展開為（1101）2=1×23+1×22+0×21+1×20=8+4+0+1=（13）10可知，二進制數(shù)“1101”代表十進制數(shù)“13”。因此，二進制數(shù)按權(quán)展開表達式為[N]2＝кn-1×2n-1+кn-2×2n-2+…+к1×21+к0×20＝式中——二進制數(shù)第位的值（=0,1,2，…，n－1）；[N]2——表示N是二進制數(shù)；2i——二進制數(shù)第位的權(quán)（=0,1,2，…，n－1）。3.八進制數(shù)(Octal))和十六進制數(shù)（Hexadecimal）二進制數(shù)雖然有很多優(yōu)點，但數(shù)碼位數(shù)很多，讀寫非常麻煩，在計算機上常用八進制數(shù)和十六進制數(shù)來表示。八進制數(shù)有效數(shù)碼為“0～7”，基數(shù)為“8”，其進位規(guī)則是“逢八進一，借一當八”。八進制數(shù)的位權(quán)為。如八進制數(shù)1234，按權(quán)展開為（1234）8=1×83+2×82+3×81+4×80=512+128+24+4=（668）10可知，八進制數(shù)“1234”代表十進制數(shù)“668”。十六進制數(shù)有效數(shù)碼為“0～9、A、B、C、D、E、F”，基數(shù)為“16”，其進位規(guī)則是“逢十六進一，借一當十六”。十六進制數(shù)的位權(quán)為16i。如十六進制數(shù)B56D，按權(quán)展開為（B56D）16=B×163+5×162+6×161+D×160=11×163+5×162+6×161+13×160=45056+1280+96+13=（46445）10可知，十六進制數(shù)“B56D”代表十進制數(shù)“46445”。二、不同數(shù)制之間的相互轉(zhuǎn)換在向數(shù)字系統(tǒng)或計算機系統(tǒng)輸入數(shù)據(jù)時，需要將十進制數(shù)轉(zhuǎn)化為二進制數(shù)或十六進制數(shù)；而經(jīng)數(shù)字系統(tǒng)或計算機系統(tǒng)處理后的結(jié)果，為了便于人們讀取和識別，又要將它轉(zhuǎn)換為十進制數(shù)。1．各種進制數(shù)轉(zhuǎn)換成十進制數(shù)如前所述，二進制數(shù)、八進制數(shù)、十六進制數(shù)轉(zhuǎn)換成十進制數(shù)，只要按各位權(quán)展開，再相加即可。例1.20將二進制數(shù)（101101）2轉(zhuǎn)換成十進制數(shù)。解：（101101）2=1×25+0×24+1×23+1×22+0×21+1×20=32+0+8+4+0+1=（45）102．十進制數(shù)轉(zhuǎn)換成二進制數(shù)將十進制數(shù)分為整數(shù)和小數(shù)兩部分。整數(shù)部分采用“除2取余倒讀法”（直到商為0）；小數(shù)部分采用“乘2取整順讀法”（直到小數(shù)為0或按要求保留位數(shù)）。例1.21（25.625）10=（？）2解：①整數(shù)部分②小數(shù)部分整數(shù)余數(shù)整數(shù)余數(shù)順讀倒順讀倒讀因此，（25.625）10=（11001.101）23.二進制數(shù)與八進制數(shù)的相互轉(zhuǎn)換（1）二進制數(shù)轉(zhuǎn)換成八進制數(shù)因為三位二進制數(shù)正好表示0～7八個數(shù)字，因此轉(zhuǎn)換時將二進制數(shù)由小數(shù)點開始，分別向兩側(cè)每三位一組分組，整數(shù)最高位不足一組，在左邊加0補足一組，小數(shù)最低位不足一組，在右邊加0補足一組，每組都轉(zhuǎn)換成對應的八進制數(shù)，原順序不變。例1.22試將二進制數(shù)（10010101.1101）2轉(zhuǎn)換成八進制數(shù)。解：010010101.11010022564即：（10010101.1101）2=（225.64）8（2）八進制數(shù)轉(zhuǎn)換成二進制數(shù)八進制數(shù)轉(zhuǎn)換成二進制數(shù)，只要將每位八進制數(shù)寫成對應的三位二進制數(shù)，按原來順序排列即可。例1.23（327.14）8=（？）2解：327.14011010111001100即：（327.14）8=（11010111.0011）24.二進制數(shù)與十六進制數(shù)的相互轉(zhuǎn)換（1）二進制數(shù)轉(zhuǎn)換成十六進制數(shù)因為四位二進制數(shù)正好表示0～F十六個數(shù)字，因此轉(zhuǎn)換時將二進制數(shù)由小數(shù)點開始，分別向兩側(cè)每四位一組分組，整數(shù)最高位和小數(shù)最低位不足一組，加0補足，每組都轉(zhuǎn)換成對應的十六進制數(shù)，原順序不變。例1.24試將二進制數(shù)（1010010101.10101）2轉(zhuǎn)換成十六進制數(shù)。解：（1010010101.10101）2=（0010/1001/0101.1010/1000）2=（295.A8）16（2）十六進制數(shù)轉(zhuǎn)換成二進制數(shù)十六進制數(shù)轉(zhuǎn)換成二進制數(shù)，只要將每位十六進制數(shù)寫成對應的四位二進制數(shù)，按原來順序排列即可。例1.25（4E5C.B）16=（？）2解：（4E5C.B）16=（100111001011100.1011）2三、代碼在數(shù)字系統(tǒng)中，經(jīng)常將若干二進制數(shù)碼0和1按一定的規(guī)律排列起來，表示某種特定含義的代碼，這種代碼稱為二進制代碼。1.BCD碼（二-十進制碼）BCD碼是用四位二進制數(shù)來表示一位十進制數(shù)的編碼方法。四位二進制碼有十六種不同組合，從中任取十種組合代表0～9十個數(shù)，因此四位二進制碼可編制出很多種BCD碼。（1）有權(quán)BCD碼即代碼中的每位二進制數(shù)碼都有確定的權(quán)值。如表中的8421碼、2421碼、5121碼等。對于有權(quán)BCD碼，可以按權(quán)展開求得所代表的十進制數(shù)。例1.26分別將[1101]8421BCD、[1101]2421BCD、[1101]5421BCD轉(zhuǎn)換成十進制數(shù)。解：[1101]8421BCD=1×8+1×4+0×2+1×1=（13）10[1101]2421BCD=1×2+1×4+0×2+1×1=（7）10[1101]5421BCD=1×5+1×4+0×2+1×1=（10）10（2）余3碼余3碼是無權(quán)碼，由8421BCD碼加3后得到。見表所示。BCD碼是一種介于二進制和十進制之間的計數(shù)方法，轉(zhuǎn)換非常方便。例1.27將十進制數(shù)（58.2）10轉(zhuǎn)換成8421BCD碼；將（01101001）8421BCD轉(zhuǎn)換成十進制數(shù)。解：（58.2）10=（01011000.0010）8421BCD（01101001）8421BCD=（69）102.格雷碼格雷碼是一種無權(quán)碼，它的特點是相鄰兩個代碼之間僅有一位不同，其余各位均相同，因此格雷碼是一種循環(huán)碼。格雷碼的這種特性使它在形成和傳輸?shù)倪^程中，產(chǎn)生的錯誤很容易被檢測出來，從而減少了誤差。適當練習，以便掌握適當練習，以便掌握課題1.2邏輯代數(shù)基本知識課型理實一體授課班級集成電路23C1授課時數(shù)3教學目標理解邏輯變量和邏輯函數(shù)的概念；掌握與、或、非三種基本邏輯關系；掌握邏輯函數(shù)的表示方法及相互轉(zhuǎn)化；掌握邏輯代數(shù)的基本定律和規(guī)則。教學重點邏輯代數(shù)的基本運算；邏輯函數(shù)的表示方法及相互轉(zhuǎn)化。教學難點邏輯代數(shù)的基本定律和規(guī)則的應用學情分析學生已初步了解數(shù)字信號教學效果大部分學生能掌握所學的知識教后記通過多舉例多練習讓學生掌握相互之間的轉(zhuǎn)換和基本定律及規(guī)則。一、邏輯變量和邏輯函數(shù)在數(shù)字電路中，信號的取值都具有二值性。如照明電路中開關的閉合和斷開，決定燈泡的亮和滅。信號狀態(tài)是兩種對立的邏輯狀態(tài)，這種二值變量稱為邏輯變量。用來表示條件的邏輯變量為輸入變量（如?A、B、C、…）；用來表示結(jié)果的為輸出變量（如?Y、F、L、…）。字母上無反號的叫原變量（如?A），有反號的叫反變量（如）。在邏輯代數(shù)中邏輯變量用“0”、“1”表?示。邏輯反映的是事物的因果規(guī)律。在數(shù)字電路中，輸入信號是“因”，輸出信號是“果”，輸入、輸出之間的因果關系稱為邏輯關系。表示這種因果關系的數(shù)學形式稱為邏輯函?數(shù)。二、邏輯運算邏輯運算即邏輯函數(shù)的運算，包括基本邏輯運算和復合邏輯運算兩?類。1.?基本邏輯運算二值邏輯的基本邏輯關系有三種：與邏輯、或邏輯、非邏輯。相應的有三種基本的邏輯運算：與運算、或運算、非運?算。與邏輯當決定某一事物結(jié)果的所有條件都具備時，結(jié)果才發(fā)生，這種邏輯關系稱為與邏輯關系（也稱與運算）。ABY000010100111AABYE與邏輯電路與邏輯電路本例中，如果用二值量中的“1”表示開關閉合和燈亮，用“0”表示開關斷開和燈滅，則可得上表所示與邏輯真值表。由真值表可得，與邏輯的運算規(guī)律為：“有0出0，全1出1”。&ABY與邏輯符號&ABY與邏輯符號簡寫成：（省略“·”）因此，與邏輯也稱“邏輯乘”。例1-9下圖所示為與門A、B端輸入的波形，試畫出它的輸出Y的波形?；蜻壿嫯敍Q定某一事物結(jié)果的幾個條件中，只要有一個或一個以上條件具備，結(jié)果就發(fā)生，這種邏輯關系稱為或邏輯關系（也稱或運算）。ABY00001110

111AABYE由真值表可得，或邏輯的運算規(guī)律為：“有1出1，全0出0”?；蜻壿嫷倪壿嫳磉_式為：因此，或邏輯也稱“邏輯加”。或邏輯的邏輯符號如圖所示。或邏輯符號或邏輯符號≥1ABY例1-10圖下所示為或門A、B端輸入的波形，試畫出它的輸出Y的波形。非邏輯某事件發(fā)生與否，僅取決于一個條件，而且是對該條件的否定。即條件具備時事情不發(fā)生；條件不具備時事情才發(fā)生，這種邏輯關系稱為非邏輯關系（也稱非運算）。由真值表可得，非邏輯的運算規(guī)律為：“有1出0，有0出1”。非邏輯符號1AY非邏輯符號1AY因此，非邏輯也稱“反運算”。非邏輯的邏輯符號如圖所示。例1-11下圖所示為上圖非門A端輸入的波形，試畫出它的輸出Y的波形2．復合邏輯運算由與、或、非三種基本邏輯運算進行組合，可以得到復合邏輯運算。（1）與非邏輯與非邏輯函數(shù)表達式：ABY001011101110與非邏輯符號與非邏輯符號A&BY兩輸入變量的與非邏輯真值表見表，邏輯符號如圖所示。與非邏輯的運算規(guī)律為：“有0出1，全1出0”。（2）或非邏輯或非邏輯函數(shù)表達式：兩輸入變量的或非邏輯真值表見下表，邏輯符號如圖所示。或非邏輯的運算規(guī)律為：“有1出0，全0出1”。ABY001010100110或非邏輯符號或非邏輯符號≥1ABY（3）與或非邏輯與或非邏輯函數(shù)表達式：&≥1&≥1ABCDY與或非邏輯符號（4）異或邏輯異或邏輯函數(shù)表達式：ABY0000111011

10異或邏輯符號異或邏輯符號=1YAB兩輸入變量的異或邏輯真值表見表，邏輯符號如圖所示。異或邏輯的運算規(guī)律為：“相異出1，相同出0”。（5）同或邏輯·同或邏輯函數(shù)表達式：·ABY001010100111同或邏輯符號=1YAB同或邏輯符號=1YAB同或邏輯的運算規(guī)律為：“相同出1，相異出0”。三、邏輯函數(shù)的表示方法及相互轉(zhuǎn)化1.邏輯函數(shù)的表示方法表示具體邏輯關系的方法很多，常用的有：邏輯函數(shù)表達式、真值表、卡諾圖、邏輯圖等。（1）邏輯函數(shù)表達式用基本邏輯運算和復合邏輯運算表示邏輯變量之間關系的代數(shù)式，叫邏輯函數(shù)表達式。一般表達式可以寫為,…）（2）真值表ABCDL00000001001000110100010101100111100010011010101111001101111011111110111011100000真值表是描述各個邏輯變量所有取值組合和對應邏輯函數(shù)值之間關系的表格，它直觀地分析了各事物之間的邏輯關系。每一個輸入變量有0,1兩種取值，n個變量就有個不同的取值組合。例1—12列出圖1.9所示與或非邏輯的真值表。解：與或非邏輯表達式，其真值表如下表所示。注意：在列真值表時，輸入變量取值組合應按照二進制遞增的順序排列，這樣既清晰又不會遺漏。（3）邏輯電路圖將邏輯函數(shù)表達式的運算關系用對應的邏輯符號表示出來，就是邏輯電路圖，簡稱邏輯圖。例如的邏輯圖如圖所示。&&&&≥1ABCL另外，邏輯函數(shù)的表示方法還有卡諾圖和波形圖等。2.邏輯函數(shù)表示方法間的相互轉(zhuǎn)化邏輯函數(shù)的各種表示方法各有特點，且相互聯(lián)系，可以相互轉(zhuǎn)化。（1）由真值表轉(zhuǎn)換為邏輯函數(shù)表達式通過真值表可以直接寫出邏輯表達式。方法是：將真值表中輸出為1的輸入變量相與，取值為1用原變量表示，0用反變量表示，將這些與項相加，就得到邏輯表達式。例1-13已知三人表決函數(shù)真值表見下表，請寫出邏輯表達式。解：由三人表決函數(shù)的真值表可寫出邏輯表達式：（2)由邏輯表達式轉(zhuǎn)換為真值表由邏輯表達式轉(zhuǎn)換為真值表，只須列出輸入變量的全部取值組合，代入邏輯表達式中，分別計算出每種取值組合的函數(shù)值，然后填入真值表中即可。(3)將邏輯函數(shù)表達式轉(zhuǎn)換為邏輯圖將邏輯函數(shù)表達式中的邏輯運算用相應的邏輯符號表示出來，就得到其邏輯圖。ABCL00000101001110010111011100010111例1-10三人表決函數(shù)真值表例1-10三人表決函數(shù)真值表將邏輯圖轉(zhuǎn)換為邏輯函數(shù)表達式，只須由輸入端開始，逐級寫出邏輯圖的邏輯表達式，在輸出端得出最終的邏輯表達式。例1-14寫出如圖所示邏輯圖的函數(shù)表達式。解：可由輸入至輸出逐步寫出邏輯表達式：··YY2ABY&&11≥1Y1Y3Y4例1-14圖四、邏輯代數(shù)的基本定律和基本規(guī)則1.邏輯代數(shù)的基本定律邏輯代數(shù)的基本定律見下表。定律名稱邏輯與邏輯或0-1律自等律交換律結(jié)合律分配律互補律重疊律還原律反演律（摩根定律）吸收律對合律隱含律A·0=0A·1=AA·B=B·AA·(B·C)=(A·B)·CA·(B+C)=AB+ACA·A=0A·A=AA=AA（A+B)=AA(A+B)=AB(A+B)(A+B)=A(+B)(A+C)(B+C)=AB+A+1=1A+0=AA+B=B+AA+(B+C)=(A+B)+CA+BC=(A+B)·(A+C)A+A=1A+A=AA+AB=A這些定律可以利用真值表證明，如果等式兩邊的真值表相同，則等式成立。例1—15證明反演律。證明：列出等式兩邊的真值表，并比較。如表所示。AB0101110001000由真值表可見兩邊結(jié)果相同，證明等式成立。2.邏輯代數(shù)的基本運算規(guī)則（1）代入規(guī)則在任何一個邏輯等式中，如果將等式兩邊的某一變量都用一個函數(shù)代替，則等式依然成立。這個規(guī)則稱為代入規(guī)則。例1—16將函數(shù)代替等式中的，證明等式仍然成立。證明：可見，摩根定律對任意多個變量都成立。由代入規(guī)則可推出（2）反演規(guī)則求一個邏輯函數(shù)Ｙ的反函數(shù)時，只要將函數(shù)中所有“·”換成“＋”，“＋”換成“·”；“０”換成“１”，“１”換成“０”；原變量換成反變量，反變量換成原變量，則所得邏輯函數(shù)式,就是邏輯函數(shù)Ｙ的反函數(shù)。這就是反演規(guī)則。例1—17求函數(shù)·的反函數(shù)。解：（3）對偶規(guī)則如果將邏輯函數(shù)Ｙ中的“·”換成“＋”，“＋”換成“·”；“０”換成“１”，“１”換成“０”，所得到新的邏輯函數(shù)Y′，就是Ｙ的對偶函數(shù)。例1—18求的對偶式。解：′多練習，達到熟練運用對于兩個函數(shù),如果原函數(shù)相等,那么其對偶函數(shù)、反函數(shù)也相等。課題1.4邏輯函數(shù)的化簡課型理實一體授課班級集成電路23C1授課時數(shù)5教學目標1.熟練掌握邏輯代數(shù)的基本定律；2.掌握邏輯函數(shù)的公式化簡法；3.掌握邏輯函數(shù)的卡諾圖化簡法。教學重點用公式法和卡諾圖法化簡邏輯函數(shù)教學難點1.如何判定公式化簡法已化到最簡；2.畫卡諾圈的原則的使用。學情分析學生已學過邏輯函數(shù)的基本知識教學效果一般教后記學生對公式不太熟悉，對公式化簡法是否話到最簡很難把握?？ㄖZ圖化簡法對化簡規(guī)則不能靈活應用。一、邏輯函數(shù)的公式化簡法（1）并項法利用，將兩項合并為一項，并消去一個變量。例1—19化簡函數(shù)解：（2）吸收法利用，消去多余的乘積項。例1—20化簡函數(shù)解：（3）消去法利用，消去多余的因子。例1—21化簡函數(shù)解：（4）配項法利用，,增加必要的乘積項，然后再用公式進行化簡。例1—22化簡函數(shù)解：例1—23化簡函數(shù)解：(吸收法)（消去法）(并項法)(吸收法)二、邏輯函數(shù)的卡諾圖化簡法代數(shù)法化簡邏輯函數(shù)，不僅要求熟練掌握邏輯代數(shù)的定律和規(guī)則，還要有一定的技巧。卡諾圖法化簡是一種圖解化簡法，它克服了代數(shù)法化簡對最終結(jié)果是否最簡難以確定的缺點。1.邏輯函數(shù)的最小項（1）最小項的定義和編號在n個變量的邏輯函數(shù)中，如果一個乘積項包含了所有的變量，并且每個變量在該乘積項中以原變量或反變量的形式出現(xiàn)且僅出現(xiàn)一次，則該乘積項就稱為邏輯函數(shù)的最小項。n個變量的最小項共有2n個。通常用mi來表示最小項，其下標i為最小項的編號，用十進制數(shù)表示。三變量最小項見下表所示。最小項變量取值最小項編號ABC000001010011100101110111（2）最小項的性質(zhì)①對于任意一個最小項，只有一組變量取值使得它的值為1，而取其他值時這個最小項的值都是0。②若兩個最小項中只有一個變量不同，其余變量均相同，則稱這兩個最小項滿足邏輯相鄰，為相鄰最小項。對于n個輸入變量的函數(shù),每個最小項有n個相鄰最小項。③對于任意一種取值，全體最小項之和為1。（3）最小項表達式任何一個邏輯函數(shù)表達式都可以轉(zhuǎn)換為一組最小項之和的形式，稱為最小項表達式。并且對于某一邏輯函數(shù)來說，最小項表達式是唯一的。例1—24將邏輯函數(shù)轉(zhuǎn)換成最小項表達式：解：最小項卡諾圖n變量最小項卡諾圖，是用2n個小方格表示2n個最小項，并且邏輯相鄰的最小項在幾何位置上也相鄰。同時卡諾圖中最上行和最下行、最左行和最右行，四角最小項依次具有邏輯相鄰性，稱為循環(huán)相鄰性。ABAB0101m0m1m2m3AB0101（a）二變量卡諾圖ABCABC0100011110m0m1m2m3m4m5m6m7ABC0100011110（b）三變量卡諾圖00000000010110101111ABCDm0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m150000010110101111ABCD（c）四變量卡諾圖2.卡諾圖化簡邏輯函數(shù)（1）填卡諾圖若邏輯函數(shù)是最小項之和表達式，首先根據(jù)邏輯函數(shù)中變量個數(shù)，畫出卡諾圖，接著把所出現(xiàn)的最小項對應的小方格填1，其余的小方格不填（或填0）。例1.—25用卡諾圖表示函數(shù)ABC0ABC0100011110111若已知邏輯函數(shù)為一般表達式，可先將其變換成最小項之和表達式，再填卡諾圖。更好的方法是采用觀察法。例1—26用卡諾圖表示邏輯函數(shù)解：這是四變量邏輯函數(shù)，先畫出四變量卡諾圖，再在圖中將每個乘積項各因子共同占有的區(qū)域填入1，即得所求函數(shù)的卡諾圖。如圖所示。000000010110101111ABCD11111111（2）畫卡諾圈可知，兩個邏輯相鄰最小項合并可以消去一個變量。因此：①兩個相鄰的最小項合并，可以消去1個變量，如圖所示；②四個相鄰的最小項合并，可以消去2個變量，如圖所示；③八個相鄰的最小項合并，可以消去3個變量，如圖所示；采用卡諾圈將可以合并的最小項圈出，直觀又方便。ABCABC100011110110ABC010001111011000000000110101111ABCD110100000110101111ABCD1101兩個最小項合并圖兩個最小項合并圖1BC1BC0001111011110AABC0100011110111100000000010110101111ABCD11110000010110101111ABCD1111四個最小項合并四個最小項合并00000000010110101111ABCD111111110000010110101111ABCD11111111八個最小項合并八個最小項合并注意：畫卡諾圈的原則如下：●?卡諾圈要盡量大，但每個圈內(nèi)只能含有個“1”，即?2、4、8……注意對邊相鄰性和四角相鄰?性。●?卡諾圈的個數(shù)要盡量?少。●?卡諾圖中所有取值為?1?的方格均要被圈過，沒有相鄰項的最小項單獨?圈?！?卡諾圖中的“1”可以重復使用。但每個圈中至少有一個從來沒被圈過的“1”。（3）寫出最簡邏輯表達式完成了前兩個步驟（填卡諾圖、畫卡諾圈）以后，將每個包圍圈所得的乘積項相加，即為簡化后的邏輯函數(shù)表達式。例1—27用卡諾圖化簡邏輯函數(shù)解：畫出卡諾圖，如圖所示。000000010110101111ABCD11111111注意：圖中的虛線圈沒有圈到新的1，是多余圈，應去掉。例1—28用卡諾圖化簡邏輯函數(shù)：解：首先畫出卡諾圖，如圖所示，合并最小項得到最簡表達式為:0000010000010110101111ABCD111111111113.具有無關項的邏輯函數(shù)化簡在實際邏輯問題中，有些變量的取值是不允許或不可能出現(xiàn)的，這些取值對應的最小項稱為約束項。如用8421BCD碼表示十進制數(shù)，只有0000、0001、0010、……、1001等10種組合有效，而1010、1011、……、1111六種組合是不會出現(xiàn)的，這后6個最小項就是約束項。在另一些邏輯函數(shù)中，變量的某些取值組合既可以是1，也可以是0，這樣的最小項稱為任意項。約束項和任意項統(tǒng)稱無關項。無關項的輸出是任意的，在邏輯函數(shù)化簡時，無關項取值可以為1，也可以為0。帶有無關項的邏輯函數(shù)的最小項表達式為：（）（），其中（）是無關項。在真值表和卡諾圖中，無關項的函數(shù)值用“×”表示，如果它對函數(shù)化簡有利，則認為它是“1”，否則認為它是“0”。例1—29已知邏輯函數(shù)L（A,B,C,D）=∑m（1,4,5,6,7,9）+∑d（10,11,12,13,14,15），試用卡諾圖法化簡該函數(shù)。解：第一，畫出4變量卡諾圖。將1、4、5、6、7、9號小方格填入“1”；將10、11、12、13、14、15號小方格填入“×”。第二，畫卡諾圈，合并最小項，注意，“1”方格不能漏?！啊痢狈礁窀鶕?jù)需要，可以圈入，也可以不圈。如圖（a）所示。第三，寫出邏輯函數(shù)的最簡與—或表達式:如果不考慮無關項，則如圖（b）所示，表達式為：可見，考慮無關項，使邏輯函數(shù)的化簡結(jié)果更簡單。(a)(b)(a)(b)0000010110101111ABCD1111110000××××××0000010110101111ABCD1111110000××××××實際解題時，往往需要綜合運用上述幾種方法進行化簡，才能得到最簡結(jié)果。舉例綜合法。如：三變量的邏輯最小項有八個,四變量的邏輯最小項有十六個。課題2.1組合邏輯電路的分析和設計課型理實一體授課班級集成電路23C1授課時數(shù)4教學目標1.了解組合邏輯電路的分析步驟，掌握組合邏輯電路的分析方法；2.了解組合邏輯電路的設計步驟，掌握組合邏輯電路的設計方法；教學重點組合邏輯電路的分析和設計方法教學難點組合邏輯電路的設計學情分析學生已學過邏輯函數(shù)的基本知識教學效果較好教后記讓學生多練習，通過練習掌握組合邏輯電路的分析和設計方法。一、組合邏輯電路概述邏輯電路按照邏輯功能的不同分為兩大類：一類是組合邏輯電路，另一類是時序邏輯電路。組合邏輯電路的特點是沒有記憶元件、沒有反饋連接電路，電路任一時刻的輸出狀態(tài)僅取決于該時刻的輸入狀態(tài)，而與電路原有狀態(tài)無關。組合邏輯電路在結(jié)構(gòu)上由各類基本邏輯門電路組合而成，實現(xiàn)各種不同的邏輯功能。對于任何一個多輸入、多輸出的組合邏輯電路都可以用如下框圖表示。Y2=f2（A1、A2、A3……An）∶∶∶Yn=fn（A1、A2、A3……An）AA1A2AnY1Y2Yn組合邏輯電路......二、組合邏輯電路的分析組合邏輯電路的分析就是根據(jù)給定的組合邏輯電路，找出輸出信號和輸入信號間的邏輯關系，從而確定電路的邏輯功能。1.分析步驟（1）從輸入端向輸出端逐級寫出邏輯函數(shù)表達式。（2）化簡邏輯函數(shù)表達式。（3）根據(jù)最簡表達式列出真值表。（4）根據(jù)真值表或最簡表達式確定電路的功能。組合邏輯電路的分析步驟可用框圖表示：組組合邏輯電路寫邏輯表達式得化最簡簡表達式列真值表確定電路功能組合邏輯電路的分析步驟2.舉例例1電路如圖所示，分析該電路的邏輯功能。=1=1=1=1ABCY1Y解：（1）逐級寫出輸出端的邏輯表達式：(2)無需化簡，列出函數(shù)真值表，見下表所示。輸入輸出ABCY00000101001110010111011101101001確定電路邏輯功能。由上表可見，當A、B、C三變量的取值組合中，有奇數(shù)個1時，輸出Y為1，否則為0。因此該電路為三位判奇電路，又稱奇校驗電路。例2：試分析下圖所示邏輯電路的邏輯功能。解：（1）從給出的邏輯圖，由輸入向輸出，逐級推導出輸出端的邏輯函數(shù)表達式并化簡：根據(jù)表達式，列出真值表，如下表所示。輸入輸出ABCF00001111001100110101010100010111由真值表可以看出，在三個輸入變量中，只要有兩個或兩個以上的輸入變量為1，則輸出函數(shù)F為1，否則為0，它表示了一種“少數(shù)服從多數(shù)”的邏輯關系。因此可以將該電路概括為：三變量多數(shù)表決電路。練習：根據(jù)下圖所示電路，寫出該電路的邏輯函數(shù)式，列出真值表，說明它的邏輯功能。&&&&&&ABF三、組合邏輯電路的設計組合邏輯電路的設計，就是根據(jù)給定的實際邏輯問題，求出實現(xiàn)這一邏輯功能的最簡邏輯電路。1.設計步驟（1）根據(jù)設計要求，確定輸入、輸出變量個數(shù)，并對它們進行邏輯賦值。（2）根據(jù)邏輯功能要求列出真值表。（3）根據(jù)真值表寫出相應的與或表達式，然后用公式法或卡諾圖法進行化簡。根據(jù)需要，有時還要轉(zhuǎn)換成命題所要求的邏輯函數(shù)表達式。（4）畫出邏輯電路圖。邏邏輯問題分析賦值最化簡簡表得達式列真值表邏輯圖2.舉例例3試用與非門設計一個在三個地方均可對同一盞燈進行控制的電路。要求當燈泡亮時，改變?nèi)魏我粋€輸入可把燈熄滅；相反，若燈滅時，改變?nèi)魏我粋€輸入也可使燈亮。解：（1）確定輸入輸出變量的個數(shù)。輸入變量、、分別代表三個輸入輸出ABCY00000101001110010111011

101101001開關，1表示開關向上打，0表示開關向下打；輸出變量代表燈泡，燈亮為1，燈滅為0。（2）根據(jù)邏輯要求列真值表，見右表。（3）寫表達式：該式已是最簡與或表達式。（4）畫電路圖先將上式變換為與非-與非表達式，用與非門實現(xiàn)電路。&&&&&A&&&&&ABCYABC例1—28電路圖例：用與非門設計一個數(shù)值判斷電路。輸入為三位二進制數(shù)，當輸入數(shù)據(jù)大等于5時，輸出為1，否則輸出為0。解：第一步：根據(jù)題意列出真值表。首選確定輸入、輸出變量的個數(shù):根據(jù)題意要求，用輸入變量Ａ、Ｂ、Ｃ表示三位二進制數(shù),Ａ為最高位。輸出變量F表示比較結(jié)果。其真值表如下表所示。輸入輸出A

CF00001111001100110101010100000111第二步：根據(jù)真值表寫出其最小項表達式。按設計要求對邏輯函數(shù)表達式進行化簡，并變換成與非表達式形式。第三步：根據(jù)簡化的與非表達式畫出如圖1-32所示的邏輯電路圖。用與非門設計一個數(shù)值判斷電路。輸入為三位二進制數(shù)，當輸入數(shù)據(jù)大等于5時，輸出為1，否則輸出為0。練習：1．設計3變量一致電路。輸入變量取值相同時，輸出為1，否則為0。（1）列出真值表；（2）寫出邏輯表達式；（3）畫出用與非門實現(xiàn)該功能的邏輯圖。2．設計一個裁判判決電路，有A、B、C三名裁判，A為主裁判，滿足條件：少數(shù)服從多數(shù)，且必須包含主裁判A在內(nèi)時表決通過。（1）列出真值表；（2）寫出邏輯表達式；（3）畫出用與非門實現(xiàn)該功能的邏輯圖。課題習題課課型理實一體授課班級集成電路23C1授課時數(shù)2教學目標通過練習，進一步掌握數(shù)制與代碼、邏輯代數(shù)基本知識、邏輯函數(shù)化簡方法、組合邏輯電路的分析和設計。教學重點邏輯代數(shù)基本知識、邏輯函數(shù)化簡、組合邏輯電路的分析和設計教學難點組合邏輯電路的設計學情分析學生以學過以上知識教學效果一般教后記講練結(jié)合，提高學生的學習興趣。一、復習相關知識1．數(shù)制（十進制數(shù)、二進制數(shù)、八進制數(shù)、十六進制數(shù)及相互轉(zhuǎn)換）2.代碼（有權(quán)碼：8421碼、5421碼、2421碼；無權(quán)碼：余3碼、格雷碼）3.邏輯運算（基本邏輯運算、復合邏輯運算）4.邏輯函數(shù)的表示方法及相互轉(zhuǎn)化表示方法：邏輯函數(shù)表達式、真值表、邏輯電路圖、卡諾圖、波形圖5.邏輯代數(shù)的基本定律和基本規(guī)則基本規(guī)則：代入規(guī)則、反演規(guī)則、對偶規(guī)則6.邏輯函數(shù)的化簡公式法和卡諾圖化簡法7.組合邏輯電路的分析8.組合邏輯電路的設計二、練習1.（36）10=（）2=（）16=（）8421BCD（54）10=（）2=（）16=（）8421BCD（1001）2=（）10=（）8=（）16(136)10=()2=()8=()162.證明與化簡（1）（公式法化簡為最簡與或式）（2）F（A,B,C）=∑m(0，1,2,3,4,5)（卡諾圖化簡）（3）（卡諾圖化簡）（4）證明（5）（公式法化簡）（6）F（A、B、C）=∑m(0，1,2，3,4，7)（卡諾圖化簡）（7）證明加對乘的分配律成立。證：因此有（8）證明冗余律成立。證：（9）化簡函數(shù)解：可以利用對偶規(guī)則，先求出Y的對偶函數(shù)Y＇，并對其進行化簡。（10）化簡函數(shù)。解：3.寫出下列函數(shù)的對偶式F′及反函數(shù)。（1）（2）4.寫出如圖所示邏輯圖的函數(shù)表達式。5.設計3變量一致電路。輸入變量取值相同時，輸出為1，否則為0。（1）列出真值表；（2）寫出邏輯表達式；（3）畫出用與非門實現(xiàn)該功能的邏輯圖。6.用與非門設計一個數(shù)值判斷電路。輸入為三位二進制數(shù)，當輸入數(shù)據(jù)大等于5時，輸出為1，否則輸出為0。解：第一步：根據(jù)題意列出真值表。首選確定輸入、輸出變量的個數(shù):根據(jù)題意要求，用輸入變量Ａ、Ｂ、Ｃ表示三位二進制數(shù),Ａ為最高位。輸出變量F表示比較結(jié)果。其真值表如下表所示。表真值表輸入輸

出ABC

00001111001100110101010100000111第二步：根據(jù)真值表寫出其最小項表達式。按設計要求對邏輯函數(shù)表達式進行化簡，并變換成與非表達式形式。第三步：根據(jù)簡化的與非表達式畫出如圖3-2所示的邏輯電路圖。課題2.2加法器和數(shù)值比較器課型理實一體授課班級集成電路23C1授課時數(shù)2教學目標1．了解加法器和數(shù)值比較強的概念。2．掌握半加器、全加器、數(shù)值比較器的功能和應用。教學重點半加器、全加器、數(shù)值比較器的功能。教學難點多位加法器、多位數(shù)值比較強的功能。學情分析學生已學習過組合邏輯電路的分析和設計。教學效果較好教后記引導學生進一步掌握組合邏輯電路的分析以及加法器的邏輯功能。一、加法器加法器是實現(xiàn)二進制加法運算的邏輯電路，是計算機系統(tǒng)中最基本的運算器，計算機進行的加、減、乘、除等算術(shù)運算，都是利用加法運算進行的。1.半加器不考慮低位進位，只進行本位加數(shù)、被加數(shù)的二進制加法運算，即半加，實現(xiàn)半加運算的電路即半加器。下表是半加器的邏輯真值表。分別為被加數(shù)和加數(shù)，是兩個1位二進制數(shù)，本位和數(shù)用表示，向高位的進位數(shù)用表示。ABSC0001101100101001根據(jù)半加器真值表得邏輯表達式：根據(jù)表達式畫出邏輯電路如圖（a）所示。圖（b）是半加器的邏輯符號。(a)邏輯電路(b)邏輯符號(a)邏輯電路(b)邏輯符號ABCS&=12.全加器兩個1位二進制數(shù)相加時，除本位數(shù)相加外，還要考慮從低位來的進位，這種加法電路稱為全加器。、分別是被加數(shù)和加數(shù)，是相鄰低位的進位，是本位和，是本位的進位。下表是全加器的邏輯真值表。由真值表直接寫出邏輯表達式，再經(jīng)代數(shù)法化簡和轉(zhuǎn)換得：輸入輸出AiBiCi-1SiCi00000101001110010111011100101001100101113.多位加法器上述全加器只能實現(xiàn)一位二進制數(shù)的加法運算，要實現(xiàn)位二進制數(shù)相加，就要用到多位加法器。多位加法器按照進位方式不同，分為串行進位加法器和超前進位加法器兩種。（1）串行進位加法器圖4位串行進位加法器下圖所示是由四個全加器構(gòu)成的4位串行進位加法器。由圖可以看出低位全加器的進位輸出接到高位的進位輸入，若將位全加器串聯(lián)起來，即構(gòu)成位串行進位加法器。圖4位串行進位加法器串行進位加法器任一位的加法運算必須在低位的運算完成之后才能進行，因此雖然邏輯電路比較簡單，但它的運算速度不快。為了提高運算速度，可采用超前進位加法器。（2）超前進位加法器超前進位加法器在做加法運算的同時，利用快速進位電路把各位的進位也算進來，從而加快了運算速度。集成超前進位加法器型號有74LS283和CD4008。二、數(shù)值比較器數(shù)值比較器就是對兩個位數(shù)相同的二進制數(shù)A、B進行比較，其結(jié)果有A＞B、A＜B和A=B三種可能性。1.1位數(shù)值比較器當兩個一位二進制數(shù)A和B比較時，輸入變量為兩個比較數(shù)A和B，輸出變量YA＞B、YA＜B、YA=B分別表示A＞B、A＜B和A=B三種比較結(jié)果，其真值表如下表所示。表一位數(shù)值比較器真值表表一位數(shù)值比較器真值表根據(jù)真值表寫出邏輯表達式：由邏輯表達式畫出邏輯圖如下圖所示。圖一位數(shù)值比較器2.多位數(shù)值比較器多位數(shù)值比較器的比較原理：從最高位開始逐步向低位進行比較。例如，比較A=A3A2A1A0和B=B3B2B1B0的大小，過程如下：若A3＞B3，則A＞B；若A3＜B3，則A＜B；若A3=B3，則須比較次高位；若次高位A2＞B2，則A＞B；若A2＜B2，則A＜B；若A2=B2，則再去比較次更低位；以此類推，直至最低位比較結(jié)束，從而得出結(jié)論。集成四位數(shù)值比較器74LS85的功能表如下表所示。表集成數(shù)值比較器74LS85的功能表集成數(shù)值比較器74LS85的引腳排列圖和邏輯符號如下圖所示。A、B為數(shù)據(jù)輸入端；三個級聯(lián)輸入端：IA＜B、IA＞B、IA=B，表示低四位比較的結(jié)果輸入；三個級聯(lián)輸出端：FA＜B、FA＞B、FA=B，表示末級比較結(jié)果的輸出。引腳排列圖(b)邏輯符合圖74LS85集成數(shù)值比較器3.數(shù)值比較器位數(shù)擴展74LS85數(shù)值比較器的級聯(lián)輸入端IA＞B、IA＜B、IA=B是為了擴大比較器功能設置的，當不需要擴大比較位數(shù)時，IA＞B、IA＜B接低電平，IA=B接高電平；若需要擴大比較器的位數(shù)時，只要將低位片的FA＞B、FA＜B和FA=B分別接高位片相應的串接輸入端IA＞B、IA＜B、IA=B即可。用兩片74LS85組成八位數(shù)值比較器的電路如下圖所示。圖兩片74LS85組成8位數(shù)值比較器課題2.3編碼器及其應用課型理實一體授課班級集成電路23C1授課時數(shù)2教學目標1．了解編碼的概念。2．掌握二進制編碼器、二—十進制編碼器、優(yōu)先編碼器的功能和基本應用。教學重點二進制編碼器、二—十進制編碼器、優(yōu)先編碼器的功能教學難點優(yōu)先編碼器功能擴展學情分析學生生活中接觸過編碼的概念，未接觸過編碼器教學效果一般教后記學生對編碼的概念比較難理解，通過多舉生活中的例子讓學生理解掌握。復習門電路的特點；組合邏輯電路分析方法；3、組合邏輯電路設計方法。新課1．二進制編碼器（1）編碼按照預先的約定，用文字、數(shù)碼、圖形等表示特定對象的過程，稱為編碼。實現(xiàn)編碼操作的數(shù)字電路稱為編碼器。常用的編碼器有二進制編碼器、二-十進制編碼器、優(yōu)先編碼器等。（2）二進制編碼器若輸入信號的個數(shù)N與輸出變量的位數(shù)n滿足，此電路稱為二進制編碼器。常用的二進制編碼器有4線-2線、8線-3線和16線-4線等。下圖為8線-3線編碼器的框圖。下表為其真值表（假設輸入高電平有效，則任何時刻只允許一個端子為1，其余均為0）。輸輸入··I7I0I1A0A1A2輸出編碼器二進制輸入輸出1000000001000000001000000001000000001000000001000000001000000001000001010011100101110111由真值表寫出各輸出的邏輯表達式如下，邏輯電路見下圖。==&&11111111&&2．二-十進制編碼器線編碼器。它有?10?個信號輸入端和?4?個輸出端。下圖是二-十進制編碼器框?圖。4?位二進制代碼共有?0000～1111?十六種狀態(tài)，其中任何?10?種狀態(tài)都可表示?0～9?十個數(shù)碼，故方案很多。最常用的是?8421?編碼方式，在?4?位二進制代碼的?16?種狀態(tài)中取出前?10?種狀態(tài)?0000～1001?表示?0～9?十個數(shù)碼，后?6?種狀態(tài)?1010～1111?去掉。下圖為二-十進制編碼器的邏輯電路?圖。二-十進制編碼器真值表如下表所示：當編碼器某一輸入信號為?1?而其他輸入信號為?0?時，則有一組對應的數(shù)碼輸出。如時，，因此上圖?為?8421BCD?碼編碼器。由上表可看出，編碼器在任何時刻只能對一個輸入信號編碼，不允許有兩個或兩個以上輸入信號同時請求編碼，這就是說，10?個輸入端信號是相互排斥?的。3.優(yōu)先編碼器74LS148實際的數(shù)字設備中經(jīng)常出現(xiàn)多輸入情況，比如計算機系統(tǒng)中，可能有多臺輸入設備同時向主機發(fā)出中斷請求，而主機只接受其中一個輸入信號。因此，需要根據(jù)事情的輕重緩急，規(guī)定好先后順序，約定好優(yōu)先級別。（1）二進制優(yōu)先編碼器?74LS14874LS148?是?8?線-3?線優(yōu)先編碼器，常用于優(yōu)先中斷系統(tǒng)和鍵盤編碼。下圖是?74LS148?優(yōu)先編碼器的引腳排列圖和邏輯符?號。（a）引腳排列圖（b）邏輯符號（a）引腳排列圖（b）邏輯符號14123456710111213141516814141414141414141414141414141474LS148974LS148～是編碼器輸入端，、、是編碼器輸出端，輸入輸出都是低電平有效，輸出為反碼，是使能端，、是用于擴展功能的輸出端。下表是優(yōu)先編碼器74LS148邏輯功能真值表。輸入輸出1000000000××××××××111111110×××××××10××××××110×××××1110××××11110×××111110××1111110×1111111011111100000101001110010111011111100101010101010101為使能輸入端,只有＝0時編碼器工作。＝1時編碼器不工作，輸出111。8個輸入信號～中，為優(yōu)先級別最高，優(yōu)先級別最低。即只要＝0，不管其他輸入端是0還是1（表中以×表示），輸出只對編碼，且對應的輸出為反碼有效，000。若當＝1、＝0，其他輸入為任意狀態(tài)時，只對進行編碼，輸出001。為使能輸出端。當＝0允許工作時，如果～端有信號輸入,＝1；若輸入端無信號，＝0。為擴展輸出端，當＝0時，只要有編碼信號，就是低電平，表示本級工作，且有編碼輸入。采用兩片74LS148可以實現(xiàn)編碼功能擴展。例1試用兩片74LS148接成16線—4線優(yōu)先編碼器，優(yōu)先權(quán)最高，優(yōu)先權(quán)最低。解：電路如圖所示。（1）將輸入信號～所對應的輸出分別編為0000～1111的16個四位二進制代碼。（2）將～八個優(yōu)先權(quán)高的輸入信號接到2號片的輸入端，將～八個優(yōu)先級別低的輸入信號接到1號片的輸入端。（3）2號片優(yōu)先權(quán)高，當2號片無輸入信號時，才允許1號片編碼，所以要把2號片的接1號片的使能輸入端。（4）2號片有信號輸入時，＝0，無信號輸入時，＝1。對照2號片的端，其輸出與正好相同，所以可將作為輸出。（5）不工作的那片輸出為111，因此將兩片的低三位輸出取邏輯與即可。74LS14874LS148高位片Y374LS148低位片I0I1I3I2I15I4I5I6I7I8I9I10I11I12I13I14&&&Y2Y1Y0（2）（1）（2）二-十進制優(yōu)先編碼器?74LS14710?線-4?線集成優(yōu)先編碼器常見型號為?74LS147，為集成二-十進制優(yōu)先編碼器（8421BCD?碼優(yōu)先編碼器）。如下圖所示為74LS147引腳排列圖及邏輯符號。下表為其功能真值表。（a）引腳排列圖（b）邏輯符號（a）引腳排列圖（b）邏輯符號14123456710111213141516814141414141414141414141414141474LS147974LS147由真值表可知，74LS147編碼器由一組四位二進制代碼表示一位十進制數(shù)。編碼器有9個輸入端，其中優(yōu)先級別最高，優(yōu)先級別最低。4個輸出端，為最高位，為最低位，反碼輸出。當無信號輸入時，9個輸入端都為“1”，則輸出反碼“1111”，即原碼為“0000”，表示輸入十進制數(shù)是0。當有信號輸入時，根據(jù)輸入信號的優(yōu)先級別，輸出級別最高信號的編碼。例如，當、、為“1”，為“0”，其余信號任意時，只對進行編碼，輸出為“1001”。其余狀態(tài)以此類推。輸入輸出1111111110××××××××10×××××××110××××××1110×××××11110××××111110×××1111110××11111110×11111111011110110011110001001101010111100110111104．編碼器的應用如下圖所示為利用74LS148編碼器監(jiān)視8個污水處理池液面的報警編碼電路。當8個池子中的任何一個液面超過預定高度時，其液位傳感器便輸出一個“0”電平到編碼器輸入端。編碼器輸出3位二進制代碼到微控制器。通過編碼，微控制器僅需要3根輸入線就可以監(jiān)視8個獨立的測試點。在74LS148編碼器輸入信號有效的輸出標志“0”，將其接入微控制器的中斷輸入端端，當端接收到一個低電平后，就運行報警處理程序，完成報警并驅(qū)動相應控制機構(gòu)。圖編碼報警電路例如，學生的學號、各地郵政編碼、公交車車號等“×”表示任意輸入舉例優(yōu)先編碼器的應用課題2．4譯碼器及其應用課型理實一體授課班級集成電路23C1授課時數(shù)2教學目標1．了解譯碼的概念；2．掌握常用二進制譯碼器的功能和基本應用；3．掌握二-十進制譯碼器的功能和基本應用；4．掌握顯示譯碼器的功能和基本應用。教學重點二-十進制譯碼器的功能和基本應用；顯示譯碼器的功能和基本應用。教學難點顯示譯碼器的應用學情分析學生已掌握編碼知識，對譯碼生活中有接觸教學效果一般教后記學生對顯示譯碼器的功能不太理解。復習1.二進制編碼器的特點；2.二-十進制編碼器的特點。新課1.二進制譯碼器（1）譯碼概念及分類譯碼是編碼的逆過程，是將每一組輸入二進制代碼“翻譯”成為一個特定的輸出信號。實現(xiàn)譯碼功能的數(shù)字電路稱為譯碼器。譯碼器分為變量譯碼器和顯示譯碼器。變量譯碼器有二進制譯碼器和非二進制譯碼器。顯示譯碼器按顯示材料分為熒光、發(fā)光二極管譯碼器、液晶顯示譯碼器；按顯示內(nèi)容分為文字、數(shù)字、符號譯碼?器。（2）二進制譯碼器二進制譯碼器輸入的是二進制代碼，輸出是一系列與輸入代碼對應的信息。若輸入有?n?個變量，則二進制譯碼器輸出就有個變?量。例如2線-4線譯碼器。設輸入變量為A、B，輸出變量為、、、，輸出低電平有效。設控制端為E，當E＝0時，譯碼器工作；當E＝1時，譯碼器禁止工作。其真值表如表所示。由真值表寫邏輯表達式：輸入輸出0000010100111××11101101101101111111根據(jù)邏輯表達式，畫出邏輯電路圖。如圖所示。YY111111EAB&&&&Y0Y2Y3常用的集成二進制譯碼器有：TTL系列中的54/74H138、54/74LS138；CMOS系列中的54/74HC138、54/74HCT138等。下圖為74LS138的邏輯符號、引腳排列圖，其邏輯真值表如下表所示。（a）引腳排列圖（b）邏輯符號（a）引腳排列圖（b）邏輯符號74LS13814123456710111213141516814141414141414141414141414141474LS1389輸入輸出備注0××1××××××111111111111111

1不工作11111111000000000000010100111001011101110111111110111111110111111110111111110111111110111111110111111110工作集成3線-8線譯碼器74LS138有3個輸入端、、，輸入高電平有效；8個輸出端～，輸出低電平有效；3個使能端、、。當＝0或、中有一個為“1”時，譯碼器處于禁止狀態(tài)；當＝1且、均為“0”時，譯碼器工作。這時，若輸入=“000”時，則為低電平；若輸入＝“001”時，則為低電平。其他依次類推。2.二-十進制譯碼器-10?線譯碼器。常用集成電路型號有：TTL?系列的?54/7442、54/74LS42；COMS?系列的?54/74HC42、54/74HCT42?等。上圖為?74LS42?的引腳排列圖和邏輯符號，其邏輯真值表如下表?所示。它有?4?個輸入端～，輸入?8421BCD?碼；10?個輸出端～，輸出與?10?個十進制數(shù)相對應的信號，低電平有效。當=0000?時，輸出端=0，其余端子為?1，其他依次類推。當輸入無效碼（1010～1111）中的一個時，輸出端均為?1，因此它具有拒絕偽碼的功?能。3.顯示譯碼器在生產(chǎn)生活中，常常要求把測量和運算處理的結(jié)果用十進制數(shù)字顯示出來，以便人們查看結(jié)果。這一任務由數(shù)字顯示電路實現(xiàn)。數(shù)字顯示電路由譯碼器、驅(qū)動器和數(shù)碼顯示器件組成。通常譯碼器和驅(qū)動器集成在一塊芯片中，簡稱顯示譯碼?器。（1）數(shù)碼顯示器件常用的數(shù)字顯示器按顯示方式分，有字型重疊式、點陣式、分段式?等。按發(fā)光物質(zhì)分，有半導體發(fā)光二極管（LED）顯示器、熒光顯示器、液晶顯示器（LCD）、等離子體顯示板?等。①LED?顯示器LED?顯示器最常見的是如圖?2.10（a）所示的發(fā)光數(shù)碼管，又稱?LED?數(shù)碼管。將發(fā)光二極管七段數(shù)字圖形封裝在一起，就做成發(fā)光數(shù)碼管，又稱七段?LED?顯示?器。它有共陽極和共陰極兩種接法。共陽極接法如圖?（a）所示，各發(fā)光二極管陽極相接，對應極接低電平時亮。共陰極接法如圖?（b）所示，各發(fā)光二極管陰極相接，對應極接高電平時亮。通過控制各段的亮與滅，顯示不同的數(shù)?字。LED?顯示器工作電壓低（1.5～3V），亮度高、體積小、壽命一般超過?1000h、響應速度快（1～100ns），顏色豐富，工作可靠。生活中所見廣告牌大多采用?LED?顯示器。常用共陽型號有?BS204、BS206、LA5011-11、LDD581R?等；常用共陰型號有?BS201、BS202、LC5011-11、LC5021-11?等。②液晶顯示器（LCD）液晶顯示器是一種平板座型顯示器件。其內(nèi)部的液晶材料，常溫下既有液體的流動性又有固態(tài)晶體的某些光學特性。利用液晶在電場作用下產(chǎn)生光的散射或偏光作用原理，便可實現(xiàn)數(shù)字顯?示。液晶顯示器的電源電壓低（1.5～5V），功耗是各類顯示器中最低的，可直接用?CMOS?集成電路驅(qū)動。它制造工藝簡單，體積小而薄，因而廣泛應用于各類便攜式儀器儀表?中。(2)顯示譯碼器數(shù)碼需要經(jīng)過譯碼器翻譯，再經(jīng)驅(qū)動器驅(qū)動，點亮對應的發(fā)光段?a、b、c、d、e、f、g，才能將數(shù)碼代表的數(shù)顯示出來。常用的顯示譯碼器將?BCD?代碼譯成數(shù)碼管所需要的高低電平，使數(shù)碼管顯示?BCD?碼所代表的十進制數(shù)。顯示譯碼器常見型號有：74LS48、CC4511?等。74LS48?是中規(guī)模集成?BCD?碼七段譯碼驅(qū)動器，下圖為?74LS48?的引腳排列圖和邏輯符號，其邏輯功能表如下表?所?示。圖中是?8421BCD?碼輸入端，a～g?是顯示譯碼器輸出端，高電平有效，可直接驅(qū)動共陰數(shù)碼管。、、是使能端，它們起輔助控制。74LS48?功能如?下：①

正常譯碼顯示。=1，=1?時，對輸入十進制數(shù)?l～15?的二進制碼（0001～1111）進行譯碼，產(chǎn)生對應的7段顯示?碼。②

滅零。當=1，輸入二進制碼?0000?時，只有當=1?時，才顯示?0，如果=0，則譯碼器的?a～g?輸出全?0，使顯示器全滅；所以稱為滅零輸入?端。③

試燈。當=0、=1?時，不論其他輸入端狀態(tài)如何，a～g?輸出全?1，數(shù)碼管?7?段全亮。由此可以檢測顯示器?7?個發(fā)光段的好壞。稱為試燈輸入?端。④

特殊控制端。它可以作輸入端，也可以作輸出?端。作輸入使用時，如果=0?時，不管其他輸入端為何值，a～g?均輸出?0，顯示器全滅。因此稱為滅燈輸入?端。作輸出端使用時，受控于。當=0，輸入為二進制碼?0000?時，=0，用以指示該片正處于滅零狀態(tài)。所以，又稱為滅零輸出?端。將和配合使用，可以實現(xiàn)多位數(shù)顯示時的“無效?0?消隱”功?能。4.譯碼器的應用(1)實現(xiàn)邏輯函數(shù)因為二進制譯碼器的每個輸出端都表示一個最小項，而任何邏輯函數(shù)都可用最小項之和來表示，因此，可利用譯碼器產(chǎn)生最小項，再外接門電路取得最小項之和，從而得到邏輯函?數(shù)。例?2試用一片?74LS138?譯碼器和門電路實現(xiàn)函數(shù)。解：由表達式可知該函數(shù)是?3?變量邏輯函數(shù)，可以選用?3?線-8?線譯碼器?74LS138?來實?現(xiàn)。①

將邏輯函數(shù)轉(zhuǎn)換成最小項表達式，再轉(zhuǎn)換成與非—與非形?式。圖邏輯圖②連接?74LS138?譯碼器，令=1，==0。邏輯函數(shù)的變量?A、B、C?分別加到譯碼器輸入端、、，將譯碼器相應輸出與一個與非門相連，與非門的輸出就是邏輯函數(shù)?L，如右圖?所?示。(2)譯碼器的擴展例?3試用兩片?74LS138?譯碼器組成?4?線?16?線譯碼?器。解：利用譯碼器的使能端作為高位輸入端，如下圖?所示。當=0?時，低位片?74LS138?工作，對輸入信號、、進行譯碼，還原出～，同時禁止高位片工作；當=1?時，高位片?74LS138?工作，還原出～，同時禁止低位片工?作。圖邏輯圖課題2.5數(shù)據(jù)選擇器和數(shù)據(jù)分配器課型理實一體授課班級集成電路23C1授課時數(shù)2教學目標1．了解數(shù)據(jù)選擇器、數(shù)據(jù)分配器的邏輯功能和主要用?途；2．熟悉數(shù)據(jù)選擇器、數(shù)據(jù)分配器的基本應?用。教學重點數(shù)據(jù)選擇器的應用教學難點用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)的方法學情分析學生已學過組合邏輯電路教學效果一般教后記通過舉例讓學生掌握數(shù)據(jù)選擇器的應用。復習編碼器、譯碼器的概念。新課一、數(shù)據(jù)選擇器它的功能相當于下圖的單刀多擲開關，D0、D1、D2、D3為數(shù)據(jù)輸入，也稱輸入變量。A和B的作用是選擇哪一個輸入變量傳送到輸出端，稱為選擇變量，如果有四個輸入變量，應有二位選擇變量。Y是數(shù)據(jù)輸出。&&≥1111BASD1D0D2D3YBADBAD3D1D0D2Y1.四選一數(shù)據(jù)選擇器（1）邏輯圖如上圖所示，A、B為控制數(shù)據(jù)準確傳送的地址輸入信號，D0～D3為供選擇的電路并行輸入信號，S為選通端或者使能端，低電平有效，當S為1時，選擇器不工作，禁止數(shù)據(jù)輸入；S為0時，選擇器正常工作，允許數(shù)據(jù)選通。邏輯表達式（3）功能表輸人輸出SABY1××0000D0001D1010D2011D32.集成數(shù)據(jù)選擇電路（1）引腳排列圖74LS151引腳排列圖如下圖所示，它有?3?個地址端?A2A1A0?可選擇?D0～D7?八路數(shù)據(jù)，具有兩個互補輸出端和11234567141312111098GNDVCC74LS1511516D7A0A2A1（2）功能表輸入輸出A2A1A01×××01000000010010001101000101011001113.數(shù)據(jù)選擇器74LS151的擴展用兩片74LS151和門電路組成的16選1數(shù)據(jù)選擇器電路如下圖。DD01D2D3D4D5D6D7DS0A1A2A74LS151(2)0D1DD2D34D5D6D7DS0A1AA2Q74LS151(1)YY≥1≥11D12435DD2A3D0DDD13DD2DDDD1411819101DDA615DAA70當A3=0時，低位片74LS151（1）工作，根據(jù)地址控制信號A3A2A1A0選擇數(shù)據(jù)D0～D7輸出；當A3=1時，高位片74LS151（2）工作，選擇數(shù)據(jù)D8～D15輸出。4.數(shù)據(jù)選擇器74LS151的應用——實現(xiàn)邏輯函數(shù)例1試用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)邏輯函數(shù)解：①將邏輯函數(shù)轉(zhuǎn)換成最小項表達式74LS151②將輸入變量接至數(shù)據(jù)選擇器的地址輸入端，即A=A2，B=A1，C=A0。輸出變量接至數(shù)據(jù)選擇器的輸出端，即L=Y。將邏輯函數(shù)L的最小項表達式與74LS151的功能表相比較，顯然，L式中出現(xiàn)的最小項，對應的數(shù)據(jù)輸入端應接“1”，L式中沒出現(xiàn)的最小項，對應的數(shù)據(jù)輸入端