數(shù)字電子技術(shù)基礎(chǔ) 課件 藍(lán)波 第7-10章 時(shí)序邏輯電路-數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐

數(shù)字電子技術(shù)基礎(chǔ)第1章信號(hào)與電子電路概述第2章數(shù)制和編碼第3章基本邏輯關(guān)系與邏輯門(mén)第4章邏輯代數(shù)與邏輯函數(shù)第5章Verilog硬件描述語(yǔ)言和Quartus軟件第6章組合邏輯電路第7章時(shí)序邏輯電路第8章模數(shù)和數(shù)模轉(zhuǎn)換第9章脈沖信號(hào)電路第10章數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐第7章時(shí)序邏輯電路7.1

觸發(fā)器

7.1

觸發(fā)器7.1.1基本RS觸發(fā)器1.電路構(gòu)成7.1

觸發(fā)器

7.1

觸發(fā)器

7.1

觸發(fā)器

7.1

觸發(fā)器3.邏輯符號(hào)4.邏輯功能描述（1）特性表與非門(mén)成的基本RS觸發(fā)器的特性表見(jiàn)表7-1。7.1

觸發(fā)器

（3）狀態(tài)轉(zhuǎn)換圖圖7-8是由與非門(mén)構(gòu)成的基本RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖，0和1是觸發(fā)器的兩個(gè)狀態(tài)，箭頭方向代表從現(xiàn)態(tài)到次態(tài)，弧線旁是狀態(tài)轉(zhuǎn)換的條件，x表示任意狀態(tài)。（4）時(shí)序圖觸發(fā)器的功能也可以用輸入輸出波形圖直觀地表示出來(lái)，下面通過(guò)例7-1進(jìn)行介紹。7.1

觸發(fā)器

7.1

觸發(fā)器7.1

觸發(fā)器7.1.2鐘控觸發(fā)器1.鐘控RS觸發(fā)器（鐘控RS鎖存器）7.1

觸發(fā)器7.1

觸發(fā)器2.鐘控D觸發(fā)器（D鎖存器）7.1

觸發(fā)器7.1

觸發(fā)器7.1

觸發(fā)器3.鐘控觸發(fā)器的空翻7.1.3邊沿觸發(fā)器1.邊沿JK觸發(fā)器7.1

觸發(fā)器7.1

觸發(fā)器①該器件有16個(gè)引腳，使用時(shí)第8引腳接地，第16引腳接VCC。②該器件包含兩個(gè)完全相同的邊沿J觸發(fā)器，分別用端口名稱前的阿拉伯?dāng)?shù)字1和2進(jìn)行區(qū)分。7.1

觸發(fā)器

7.1

觸發(fā)器2.邊沿D觸發(fā)器7.1

觸發(fā)器7.1

觸發(fā)器7.1

觸發(fā)器7.1

觸發(fā)器3.邊沿T觸發(fā)器7.1

觸發(fā)器7.1.4觸發(fā)器之間的相互轉(zhuǎn)換7.2時(shí)序邏輯電路的分析7.2.1同步時(shí)序邏輯電路的分析①根據(jù)邏輯電路圖寫(xiě)出各觸發(fā)器的驅(qū)動(dòng)方程（激勵(lì)方程）和輸出方程。②將驅(qū)動(dòng)方程代入各觸發(fā)器的特性方程得到觸發(fā)器的次態(tài)方程（即狀態(tài)方程）。7.2時(shí)序邏輯電路的分析③根據(jù)狀態(tài)方程和輸出方程，分析得到時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換表。④由狀態(tài)轉(zhuǎn)換表畫(huà)出狀態(tài)轉(zhuǎn)換⑤分析得到電路的邏輯功能?！纠?-3】電路如圖7-31所示，列出狀態(tài)轉(zhuǎn)換表，畫(huà)出狀態(tài)轉(zhuǎn)換圖，分析邏輯功能。解：電路只含有一個(gè)下降沿觸發(fā)的邊沿J觸發(fā)器，沒(méi)有組合邏輯電路的輸入和輸出信號(hào)，是最簡(jiǎn)單的時(shí)序邏輯電路。1）寫(xiě)出各個(gè)方程。7.2時(shí)序邏輯電路的分析2）根據(jù)狀態(tài)方程得到狀態(tài)轉(zhuǎn)換表（見(jiàn)表7-11），并畫(huà)出狀態(tài)轉(zhuǎn)換圖（見(jiàn)圖7-32）。3）邏輯功能分析。【例7-4】分析圖7-33所不時(shí)序邏輯電路，列出狀態(tài)轉(zhuǎn)換表，畫(huà)出狀態(tài)轉(zhuǎn)換圖和Q1、Q0的波形。解：電路含有兩個(gè)下降沿觸發(fā)的邊沿J觸發(fā)器，由同一個(gè)CLK提供時(shí)鐘信號(hào)，屬于同步時(shí)序邏輯電路。1）寫(xiě)出各個(gè)方程。7.2時(shí)序邏輯電路的分析2）將Q1Q0的4種狀態(tài)代入狀態(tài)方程，可得狀態(tài)轉(zhuǎn)換表，見(jiàn)表7-12。7.2時(shí)序邏輯電路的分析3）根據(jù)狀態(tài)轉(zhuǎn)換表畫(huà)出狀態(tài)轉(zhuǎn)換圖。4）畫(huà)出時(shí)序圖。5）邏輯功能分析?！纠?-5）試分析圖7-35所示時(shí)序邏輯電路，列出狀態(tài)轉(zhuǎn)換表，畫(huà)出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。7.2時(shí)序邏輯電路的分析解：該電路力同步時(shí)序邏輯電路，X、Y分別是電路的輸入和輸出信號(hào)。1）寫(xiě)出各個(gè)方程。7.2時(shí)序邏輯電路的分析2）列出狀態(tài)轉(zhuǎn)換表，見(jiàn)表7-13。7.2時(shí)序邏輯電路的分析3）畫(huà)出狀態(tài)轉(zhuǎn)換圖及時(shí)序圖，如圖7-36所示。7.2時(shí)序邏輯電路的分析4）邏輯功能分析。7.2時(shí)序邏輯電路的分析7.2時(shí)序邏輯電路的分析4）邏輯功能分析。5）畫(huà)出時(shí)序圖。7.2時(shí)序邏輯電路的分析7.2.2異步時(shí)序邏輯電路的分析7.2時(shí)序邏輯電路的分析7.2時(shí)序邏輯電路的分析1）寫(xiě)出各個(gè)方程。①時(shí)鐘方程為②輸出方程為③驅(qū)動(dòng)方程為④將各驅(qū)動(dòng)方程代入D觸發(fā)器的特性方程，得到各觸發(fā)器的狀態(tài)方程為7.2時(shí)序邏輯電路的分析2）將的4種狀態(tài)代入上面的狀態(tài)方程，可得狀態(tài)轉(zhuǎn)換表，見(jiàn)表7-15。3）根據(jù)狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖和時(shí)序圖，如圖7-42所示。7.2時(shí)序邏輯電路的分析4）邏輯功能分析?！纠?-8】分析圖7-43所示時(shí)序邏輯電路，列出狀態(tài)轉(zhuǎn)換表，畫(huà)出狀態(tài)轉(zhuǎn)換圖和Q2、Q1、Q0的波形。解：電路含有3個(gè)下降沿觸發(fā)的邊沿JK觸發(fā)器，其中FF0和FF2共用一個(gè)時(shí)鐘CLK，但FF1的時(shí)鐘是由FF0的Q0提供的，因此屬于異步時(shí)序邏輯電路。7.2時(shí)序邏輯電路的分析1）寫(xiě)出各個(gè)方程。①時(shí)鐘方程為②驅(qū)動(dòng)方程為③將各驅(qū)動(dòng)方程代入J觸發(fā)器的特性方程，得到各觸發(fā)器的狀態(tài)方程內(nèi)7.2時(shí)序邏輯電路的分析2）將的8種狀態(tài)代入上面的狀態(tài)方程，可得狀態(tài)轉(zhuǎn)換表，見(jiàn)表7-16。7.2時(shí)序邏輯電路的分析3）根據(jù)狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖和時(shí)序圖，如圖7-44所示。7.2時(shí)序邏輯電路的分析4）邏輯功能分析。7.3時(shí)序邏輯電路的設(shè)計(jì)1）根據(jù)給定的邏輯功能建立原始狀態(tài)轉(zhuǎn)換圖。2）狀態(tài)化簡(jiǎn)。3）狀態(tài)編碼。4）列出狀態(tài)方程和輸出方程（如果有）。5）列出驅(qū)動(dòng)方程。7.3時(shí)序邏輯電路的設(shè)計(jì)6）畫(huà)出邏輯電路圖。7）檢查能否自啟動(dòng)?！纠?-9】使用D觸發(fā)器設(shè)計(jì)一個(gè)帶進(jìn)位輸出標(biāo)志位Y的同步8421BCD碼加法計(jì)數(shù)器。解：1）畫(huà)出狀態(tài)轉(zhuǎn)換圖，列出狀態(tài)轉(zhuǎn)換表。7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)2）對(duì)無(wú)關(guān)項(xiàng)進(jìn)行處理，得到改進(jìn)后的全狀態(tài)轉(zhuǎn)換圖和全狀態(tài)轉(zhuǎn)換表。7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)3）寫(xiě)出狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。4）完成電路圖。7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)2）狀態(tài)化簡(jiǎn)。7.3時(shí)序邏輯電路的設(shè)計(jì)3）狀態(tài)編碼。7.3時(shí)序邏輯電路的設(shè)計(jì)4）寫(xiě)出狀態(tài)方程和輸出方程。7.3時(shí)序邏輯電路的設(shè)計(jì)5）寫(xiě)出驅(qū)動(dòng)方程，完成電路圖。7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)2）狀態(tài)編碼。7.3時(shí)序邏輯電路的設(shè)計(jì)3）寫(xiě)出狀態(tài)方程和輸出方程。7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)7.3時(shí)序邏輯電路的設(shè)計(jì)4）寫(xiě)出驅(qū)動(dòng)方程，完成電路圖。7.3時(shí)序邏輯電路的設(shè)計(jì)7.4常用的時(shí)序邏輯功能器件7.4.1基本寄存器7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4.2移位寄存器1.單向移位寄存器7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件2.雙向移位寄存器7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4.3集成計(jì)數(shù)器1.二進(jìn)制計(jì)數(shù)器7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件1）當(dāng)CLEAR為低電平時(shí)，不管輸入端的LOAD、DCBA、CLOCK、ENABLE-P、ENABLE-T是什么狀態(tài)，也不管輸出端QD~QA的現(xiàn)態(tài)是什么，電路實(shí)現(xiàn)異步復(fù)位，將QD~QA清零（Clearoutputstozero）。2）當(dāng)CLEAR變高電平時(shí)，如果LOAD是低電平，時(shí)鐘脈沖CLOCK的上升沿到來(lái)那一刻，電路實(shí)現(xiàn)置數(shù)，圖中D~A的值是1100，所以QD~QA被置1100，即十進(jìn)制數(shù)的12(Presettobinarytwelve)。3）當(dāng)CLEAR、LOAD、ENABLE-P、ENABLE-T都是高電平時(shí)，時(shí)鐘脈沖CLOCK的上升沿到來(lái)那一刻，電路實(shí)現(xiàn)計(jì)數(shù)，圖中QD~QA的狀態(tài)變化是1100?1101?1110?1111?0000→0001→0010(Counttothirteen,fourteen,fifteen,zero,oneandtwo。4）CIEAR和LOAD是高電平，ENABLE-P和ENABLE-T有任何一個(gè)是低電平，不論其他輸入端口是什么狀態(tài)，電路實(shí)現(xiàn)保持（Inhibit），圖中QD~QA始終維持0010的狀態(tài)。7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件2.十進(jìn)制計(jì)數(shù)器7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件3.可逆計(jì)數(shù)器7.4常用的時(shí)序邏輯功能器件4.任意進(jìn)制計(jì)數(shù)器的構(gòu)成（1）反饋復(fù)位法!反饋復(fù)位法是利用反饋電路產(chǎn)生一個(gè)控制信號(hào)，并將其送至集成計(jì)數(shù)器的復(fù)位端，使計(jì)數(shù)器各輸出端復(fù)位，從而達(dá)到實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器的目的。7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件（2）反饋置數(shù)法!反饋置數(shù)法是利用反饋電路產(chǎn)生一個(gè)控制信號(hào)給集成計(jì)數(shù)器的置數(shù)端，使計(jì)數(shù)器輸出端狀態(tài)等于輸入數(shù)據(jù)，從而達(dá)到實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器的目的。7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件（3）級(jí)聯(lián)反饋法根據(jù)任意進(jìn)制計(jì)數(shù)器的模，判斷需要幾片集成計(jì)數(shù)器，再利用反饋電路產(chǎn)生控制信號(hào)給集成計(jì)數(shù)器的復(fù)位端或置數(shù)端，從而達(dá)到實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器的目的。①低位片74LS160和高位片74LS160受同一個(gè)時(shí)鐘脈沖控制，所以該電路是同步時(shí)序邏輯。7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.4常用的時(shí)序邏輯功能器件7.5有限狀態(tài)機(jī)7.5.1概述7.5.2有限狀態(tài)機(jī)的組成（1）狀態(tài)（State）狀態(tài)是系統(tǒng)在某一特定時(shí)間點(diǎn)的情況或條件描述。（2）輸入（Input）輸入是外部環(huán)境傳遞給有限狀態(tài)機(jī)的信息或信號(hào)。（3）轉(zhuǎn)移（Transition）轉(zhuǎn)移是有限狀態(tài)機(jī)從一個(gè)狀態(tài)變?yōu)榱硪粋€(gè)狀態(tài)的過(guò)程。7.5.3有限狀態(tài)機(jī)的類型（1）Moore型狀態(tài)機(jī)在Moore型狀態(tài)機(jī)中，輸出僅取決于當(dāng)前狀態(tài)，與當(dāng)前輸入無(wú)關(guān)。（2）Mealy型狀態(tài)機(jī)與Moore型狀態(tài)機(jī)不同，Mealy型狀態(tài)機(jī)的輸出取決于當(dāng)前狀態(tài)和當(dāng)前輸入。7.5.4有限狀態(tài)機(jī)的設(shè)計(jì)過(guò)程（1）確定狀態(tài)和輸入首先，需要理解系統(tǒng)應(yīng)該如何響應(yīng)不同的輸入序列，這通常需要通過(guò)分析系統(tǒng)的需求和行為來(lái)完成。7.5有限狀態(tài)機(jī)（2）定義狀態(tài)轉(zhuǎn)移和輸出對(duì)于每個(gè)可能的狀態(tài)和輸入組合，需要定義一個(gè)結(jié)果狀態(tài)和一個(gè)輸出。（3）創(chuàng)建狀態(tài)轉(zhuǎn)移圖或狀態(tài)轉(zhuǎn)移表這是一種可視化方法，可以清楚地顯示所有的狀態(tài)、輸入、轉(zhuǎn)移和輸出。（4）實(shí)現(xiàn)有限狀態(tài)機(jī)有多種方法可以實(shí)現(xiàn)有限狀態(tài)機(jī)，一種常見(jiàn)的方法是使用硬件描述語(yǔ)言（如Verilog或VHDL）進(jìn)行編程，另一種方法是使用數(shù)字邏輯門(mén)（如與門(mén)、或門(mén)、非門(mén)等）構(gòu)建電路。7.5.5有限狀態(tài)機(jī)的應(yīng)用（1）交通燈控制器交通燈控制器是有限狀態(tài)機(jī)的一個(gè)經(jīng)典例子，每個(gè)燈（紅燈、黃燈、綠燈）都可以看作一個(gè)狀態(tài)，轉(zhuǎn)移則由計(jì)時(shí)器（時(shí)間輸入）或者行人按鍵（外部輸入）觸發(fā)。（2）電梯控制系統(tǒng)電梯控制系統(tǒng)也可以被視為一個(gè)有限狀態(tài)機(jī)，狀態(tài)可能包括等待、上升、下降、開(kāi)門(mén)和關(guān)門(mén)等，輸入則包括樓層按鈕、開(kāi)/關(guān)門(mén)按鈕、電梯內(nèi)的傳感器等，系統(tǒng)根據(jù)這些輸入和當(dāng)前狀態(tài)來(lái)確定下一個(gè)狀態(tài)和動(dòng)作。（3）計(jì)算機(jī)科學(xué)中的詞法分析器在計(jì)算機(jī)科學(xué)中，詞法分析器（Lexicalanalyzer，或者叫作7.5有限狀態(tài)機(jī)Lexer）是編譯器或解釋器的一部分，它使用有限狀態(tài)機(jī)來(lái)識(shí)別程序代碼中的符號(hào)和詞素。（4）硬件設(shè)計(jì)在硬件設(shè)計(jì)中，有限狀態(tài)機(jī)用于控制數(shù)字電路的行力。（5）網(wǎng)絡(luò)協(xié)議許多網(wǎng)絡(luò)協(xié)議，如TCP/IP，也使用有限狀態(tài)機(jī)來(lái)管理和控制數(shù)據(jù)的傳輸。【例7-22】設(shè)計(jì)一個(gè)簡(jiǎn)單的自動(dòng)售貨機(jī)。這個(gè)自動(dòng)售貨機(jī)只接收1元的紙幣，當(dāng)累計(jì)金額達(dá)到3元時(shí)，自動(dòng)售貨機(jī)會(huì)釋放一個(gè)商品。解：設(shè)計(jì)過(guò)程如下：首先，定義有限狀態(tài)機(jī)的輸人、輸出和狀態(tài)。輸入：紙幣，0表示無(wú)紙幣輸人，1表示有1元紙幣輸人。輸出：商品，0表示沒(méi)有商品輸出，1表示有商品輸出。狀態(tài)：累計(jì)金額，S0表示0元，S1表示累計(jì)1元，S2表示累計(jì)2元，S3表示累計(jì)3元。7.5有限狀態(tài)機(jī)7.5有限狀態(tài)機(jī)7.5有限狀態(tài)機(jī)7.5有限狀態(tài)機(jī)第8章模數(shù)和數(shù)模轉(zhuǎn)換7.5有限狀態(tài)機(jī)7.5有限狀態(tài)機(jī)8.1模數(shù)轉(zhuǎn)換8.1.1采樣和保持8.1模數(shù)轉(zhuǎn)換8.1.2量化和編碼8.1模數(shù)轉(zhuǎn)換8.1模數(shù)轉(zhuǎn)換8.1.3A/D轉(zhuǎn)換器的主要性能指標(biāo)（1）轉(zhuǎn)換精度1）分辦率（Resolution）：分辦率R表示A/D轉(zhuǎn)換器對(duì)輸入信號(hào)的分辦能力，由滿量程（FullScaleRange,FSR）和A/D轉(zhuǎn)換器輸出數(shù)字量的位數(shù)n決定，即2）轉(zhuǎn)換誤差：轉(zhuǎn)換誤差反映了A/D轉(zhuǎn)換器實(shí)際輸出的數(shù)字量和理論輸出的數(shù)字量之間的差別，通常以相對(duì)誤差的形式給出，用LSB表示。（2）轉(zhuǎn)換速率通常情況下，轉(zhuǎn)速速率是指A/D轉(zhuǎn)換器從轉(zhuǎn)換控制信號(hào)到來(lái)開(kāi)始，到輸出端得到穩(wěn)定的數(shù)字信號(hào)所經(jīng)過(guò)的時(shí)間的倒數(shù)。8.1.4并聯(lián)比較型A/D轉(zhuǎn)換器8.1模數(shù)轉(zhuǎn)換8.1模數(shù)轉(zhuǎn)換①由于轉(zhuǎn)換是并行的，其轉(zhuǎn)換時(shí)間只受比較器、寄存器和編碼電路的延遲時(shí)間限制，因此轉(zhuǎn)換速度快。②隨著分辨率的提高，器件數(shù)目要按幾何級(jí)數(shù)增加。8.1模數(shù)轉(zhuǎn)換8.1.5逐次比較型A/D轉(zhuǎn)換器8.1模數(shù)轉(zhuǎn)換8.1.6雙積分型A/D轉(zhuǎn)換器8.1模數(shù)轉(zhuǎn)換①準(zhǔn)備階段。②第一次積分階段。③第二次積分階段。8.1模數(shù)轉(zhuǎn)換8.1模數(shù)轉(zhuǎn)換8.1.7ADC0809及其應(yīng)用8.1模數(shù)轉(zhuǎn)換（1）ADC0809的引腳功能①I(mǎi)NO~IN7:8路模擬輸入信號(hào)，根據(jù)地址狀態(tài)選中其中一路輸入，共用一個(gè)A/D轉(zhuǎn)換器。②DO~D7:8位數(shù)字量輸出。③C、B、A:3位地址端。④ALE：地址鎖存允許信號(hào)。⑤START：?jiǎn)?dòng)模數(shù)轉(zhuǎn)換的控制信號(hào)。⑥EOC：模數(shù)轉(zhuǎn)換結(jié)束的標(biāo)志信號(hào)。⑦OE：數(shù)據(jù)輸出的允許信號(hào)，用于控制三態(tài)輸出鎖存器向外輸出轉(zhuǎn)換后的數(shù)據(jù)。⑧CIK：時(shí)鐘脈沖輸入端。⑨VR（+）和VR（-）：參考電壓，用來(lái)與輸入的模擬信號(hào)進(jìn)行比較，作為逐次比較的基準(zhǔn)。⑩VCC：工作電源，接5V。?GND：地。8.1模數(shù)轉(zhuǎn)換（2）ADC0809的電路結(jié)構(gòu)及工作過(guò)程ADC0809的結(jié)構(gòu)框圖如圖8-13所示，工作時(shí)序如圖8-14所示。8.1模數(shù)轉(zhuǎn)換①首先，輸入C、B、A的地址，然后給ALE送入一個(gè)正脈沖，脈寬tW_ALE不小于50ns。②給START信號(hào)送人一個(gè)正脈沖，脈寬tw_s不小于50ns。8.1模數(shù)轉(zhuǎn)換③在接下來(lái)的56個(gè)時(shí)鐘脈沖CLK周期內(nèi)，每7個(gè)CLK轉(zhuǎn)換1位。④OE是數(shù)據(jù)輸出允許信號(hào)，轉(zhuǎn)換結(jié)束后，給OE送入正脈沖，三態(tài)輸出鎖存緩沖器將轉(zhuǎn)換后的數(shù)字量送到數(shù)據(jù)總線上。（3）ADC0809的主要參數(shù)①8路模擬電壓輸入通道，8位分辨率。②時(shí)鐘頻率力640kHz時(shí)的轉(zhuǎn)換時(shí)間為100??s，時(shí)鐘頻率500kHz時(shí)轉(zhuǎn)換時(shí)間力130??s。③具有轉(zhuǎn)換啟?？刂贫?。④單一5V直流電源供電。⑤模擬輸入電壓的范圍力0~5V。⑥工作溫度范圍-40~85°C。⑦功耗力15mW。（4）模數(shù)轉(zhuǎn)換仿真模數(shù)轉(zhuǎn)換的仿真電路如圖8-15所示。8.1模數(shù)轉(zhuǎn)換8.1模數(shù)轉(zhuǎn)換8.2數(shù)模轉(zhuǎn)換8.2.1D/A轉(zhuǎn)換器的分類8.2.2D/A轉(zhuǎn)換器的主要性能指標(biāo)（1）分辨率和A/D轉(zhuǎn)換器一樣，D/A轉(zhuǎn)換器的分辨率也是指當(dāng)輸入數(shù)字量的LSB發(fā)生變化時(shí)，所對(duì)應(yīng)的輸出模擬量的最小變化值，即（2）轉(zhuǎn)換精度轉(zhuǎn)換精度是指D/A轉(zhuǎn)換器實(shí)際輸出的模擬電壓值與理論輸出模擬電壓值之間的最大誤差。（3）建立時(shí)間也稱轉(zhuǎn)換時(shí)間，是用來(lái)描述D/A轉(zhuǎn)換器轉(zhuǎn)換快慢的一個(gè)參數(shù)，其值從輸入數(shù)字量到輸出穩(wěn)定模擬信號(hào)所需要的時(shí)間。8.1模數(shù)轉(zhuǎn)換8.2.3權(quán)電阻型D/A轉(zhuǎn)換器8.1模數(shù)轉(zhuǎn)換8.2.4R-2R電阻型D/A轉(zhuǎn)換器8.1模數(shù)轉(zhuǎn)換8.2.5權(quán)電流型D/A轉(zhuǎn)換器8.1模數(shù)轉(zhuǎn)換8.2.6DAC0832及其應(yīng)用8.1模數(shù)轉(zhuǎn)換

8.1模數(shù)轉(zhuǎn)換

8.1模數(shù)轉(zhuǎn)換8.1模數(shù)轉(zhuǎn)換（3）DAC0832的主要參數(shù)①分辨率為8位。②模擬信號(hào)輸出類型是電流。③電流穩(wěn)定時(shí)間約1??s。④有直通、單緩沖、雙緩沖3種工作方式。⑤單一電源供電（5~15V）。⑥低功耗，約為20mW。（4）數(shù)模轉(zhuǎn)換仿真由于DAC0832屬于電流輸出型，而我們?cè)趹?yīng)用中往往需要電壓信號(hào)，這就需要將它的輸出進(jìn)行電流/電壓轉(zhuǎn)換，可在它的lout1、lout2輸出端加接一個(gè)運(yùn)算放大器，運(yùn)算放大器的反饋電阻可通過(guò)Rm.端引用片內(nèi)8.1模數(shù)轉(zhuǎn)換固有電阻（也可外接電阻），即可將電流信號(hào)變換成電壓信號(hào)輸出，如圖8-23所示。8.1模數(shù)轉(zhuǎn)換第9章脈沖信號(hào)電路9.1施密特觸發(fā)器9.1.1門(mén)電路構(gòu)成的施密特觸發(fā)器

9.1施密特觸發(fā)器

9.1施密特觸發(fā)器9.1施密特觸發(fā)器9.1施密特觸發(fā)器9.1.2集成施密特觸發(fā)器9.1施密特觸發(fā)器9.1施密特觸發(fā)器9.2單穩(wěn)態(tài)觸發(fā)器9.2.1門(mén)電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器1.

RC電路9.2單穩(wěn)態(tài)觸發(fā)器2．微分型單穩(wěn)態(tài)觸發(fā)器1）當(dāng)電路處于穩(wěn)態(tài)時(shí)，ui是低電平，ud也是低電平，ui2=UDD為高電平，非門(mén)G2的輸出uO是低電平，或非門(mén)G1的輸出uO1為高電平，電容G兩端沒(méi)有電壓，即uc=0。2）若輸入ui

由低電平變高電平，即產(chǎn)生一個(gè)觸發(fā)信號(hào)，則Rd、Cd

微分電路的狀態(tài)將發(fā)生變化，ud瞬時(shí)上升為高電平，uO1隨即變?yōu)榈碗娖健?.2單穩(wěn)態(tài)觸發(fā)器9.2單穩(wěn)態(tài)觸發(fā)器3）當(dāng)ui2繼續(xù)上升至UTH時(shí)，uO的狀態(tài)將發(fā)生翻轉(zhuǎn)，迅速?gòu)母唠娖阶兊碗娖綘顟B(tài)。9.2單穩(wěn)態(tài)觸發(fā)器9.2單穩(wěn)態(tài)觸發(fā)器9.2.2集成單穩(wěn)態(tài)觸發(fā)器9.2單穩(wěn)態(tài)觸發(fā)器9.2單穩(wěn)態(tài)觸發(fā)器9.2單穩(wěn)態(tài)觸發(fā)器（1）7412174121是不可重復(fù)觸發(fā)集成單穩(wěn)態(tài)觸發(fā)器，其功能表見(jiàn)表9-1。1）表格的第1~4行表明，只要A1、A2、B這3個(gè)輸入為穩(wěn)定的0或者1，輸出就是穩(wěn)態(tài)、Q為0，Q為1。2）表格的第5~7行表明，當(dāng)B接高電平時(shí)，只要A1、A2有任何一個(gè)出現(xiàn)下降沿，輸出就進(jìn)入暫態(tài)，9.2單穩(wěn)態(tài)觸發(fā)器

9.2單穩(wěn)態(tài)觸發(fā)器9.2單穩(wěn)態(tài)觸發(fā)器9.2單穩(wěn)態(tài)觸發(fā)器9.2單穩(wěn)態(tài)觸發(fā)器9.3多諧振蕩器9.3.1門(mén)電路構(gòu)成的多諧振蕩器9.3多諧振蕩器1）假定電路上電之前電容C沒(méi)有充電，t1時(shí)刻接通電源，uo為初始狀態(tài)低電平，ui1也為低電平，因此uo1即ui2）為高電平，導(dǎo)致uo

維持低電平。2）t2時(shí)刻，ui1的值達(dá)到CMOS門(mén)電路的轉(zhuǎn)換閾值電壓UTH，uo1

從高電平瞬時(shí)翻轉(zhuǎn)為低電平，進(jìn)而導(dǎo)致uo從低電平翻轉(zhuǎn)為高電平。3）在這個(gè)暫態(tài)期間，電容C通過(guò)電阻R放電，使ui1逐漸下降。9.3多諧振蕩器9.3.2施密特觸發(fā)器構(gòu)成的多諧振蕩器9.3多諧振蕩器9.3多諧振蕩器9.3多諧振蕩器1）假定電路上電之前電容C沒(méi)有充電，電源接通瞬間，電容兩端電壓不能跳變，此時(shí)ui低電平，經(jīng)過(guò)反相uo為高電平。2）當(dāng)ui

的值達(dá)到施密特觸發(fā)器的正向閾值電壓UT+時(shí)，uo從高電平瞬時(shí)翻轉(zhuǎn)低電平，此時(shí)電容C通過(guò)電阻R放電，隨著放電的進(jìn)行，ui

的值不斷下降。3）當(dāng)ui下降至施密特觸發(fā)器的反向閾值電壓UT-時(shí)，uo從低電平瞬時(shí)翻轉(zhuǎn)高電平，并再次通過(guò)電阻R向電容C充電。9.3多諧振蕩器9.3多諧振蕩器9.4

555定時(shí)器9.4

555定時(shí)器9.4

555定時(shí)器9.4.1LM555的電路結(jié)構(gòu)及工作原理①4腳為復(fù)位端RST。②C1同相端的電位是2Ucc/3，C2反相端的電位是Ucc/3。③6引腳力閾值輸入端THR，是C1反相端的輸入，它與2Ucc/3進(jìn)行比較決定C1的狀態(tài)；同理，2引腳為觸發(fā)輸入端TRI，是C2同相端的輸入，它與Ucc/3進(jìn)行比較決定C2的狀態(tài)。④C1和C2作為基本RS觸發(fā)器的輸入，共同決定Q和Q的狀態(tài)，并進(jìn)而決定3引腳輸出OUT的狀態(tài)。⑤G3的輸出經(jīng)電阻R接至品體管VT的基極，VT的集電極為7引腳DIS，當(dāng)VT導(dǎo)通時(shí)、DIS將通過(guò)VT9.4

555定時(shí)器放電。⑥5引腳為控制電壓端CON。⑦

8引腳為電源Ucc，1腳為地GND。9.4

555定時(shí)器9.4.2555定時(shí)器構(gòu)成的施密特觸發(fā)器①輸入正弦波信號(hào)從低電平0開(kāi)始逐漸增大，當(dāng)小于Ucc/3時(shí)，根據(jù)功能表的第2行可知，輸出OUT為高電平1。②輸入信號(hào)繼續(xù)增大，當(dāng)大于Ucc/3但小于2Ucc/3時(shí)，根據(jù)功能表的第4行可知，輸出OUT保持不變，仍為高電平1。③輸入信號(hào)大于2Ucc/3時(shí)，根據(jù)功能表的第3行可知，輸出OUT發(fā)生翻轉(zhuǎn)，從高電平1變?yōu)榈碗娖?。④輸入信號(hào)從最高值開(kāi)始下降，在小于2Ucc/3但大于Ucc/3時(shí)，根據(jù)功能表的第4行可知，輸出OUT保持不變，仍為低電平，直到輸人信號(hào)小于Vcc/3，輸出從低電平翻轉(zhuǎn)到高電平。9.4

555定時(shí)器9.4

555定時(shí)器9.4

555定時(shí)器9.4.3

555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器9.4

555定時(shí)器①電路通電初始，當(dāng)觸發(fā)信號(hào)TRI是高電平時(shí)，TR/>Ucc/3，輸出OUT為低電平，電路處于穩(wěn)態(tài)。②在TRI由高電平變?yōu)榈碗娖降乃查g，TRI<Ucc/3。③隨著充電的進(jìn)行，電容C兩端的電壓不斷升高，意味著THR的電壓不斷升高。9.4

555定時(shí)器9.4.4555定時(shí)器構(gòu)成的多諧振蕩器①電路通電初始，電容C上沒(méi)有電荷，此時(shí)TRI=Uc=0V。②隨著充電的進(jìn)行，電容C兩端的電壓Uc不斷升高，也就意味著THR和TRI的電壓不斷升高。③隨著放電的進(jìn)行，電容G兩端的電壓Uc不斷下降，也就意味著THR和TRI的電壓不斷下降。9.4

555定時(shí)器9.4

555定時(shí)器第10章數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐10.1數(shù)字系統(tǒng)的傳統(tǒng)設(shè)計(jì)方法10.1.1總體思路10.1.2設(shè)計(jì)要點(diǎn)和步驟1.設(shè)計(jì)要點(diǎn)1）準(zhǔn)確理解設(shè)計(jì)任務(wù)，完成頂層設(shè)計(jì)。2）根據(jù)適用性原則，在綜合考慮成本、技術(shù)復(fù)雜度、可靠性等多種因素之后選擇適合的方案，完成各功能模塊電路的設(shè)計(jì)和實(shí)現(xiàn)。3）針對(duì)系統(tǒng)統(tǒng)調(diào)環(huán)節(jié)出現(xiàn)的各種問(wèn)題，要根據(jù)現(xiàn)象分析故障原因，確定根源問(wèn)題和次生問(wèn)題。2.設(shè)計(jì)步驟10.1數(shù)字系統(tǒng)的傳統(tǒng)設(shè)計(jì)方法10.2片劑裝瓶計(jì)數(shù)顯示系統(tǒng)的設(shè)計(jì)10.2.1設(shè)置值轉(zhuǎn)BCD碼電路10.2片劑裝瓶計(jì)數(shù)顯示系統(tǒng)的設(shè)計(jì)10.2片劑裝瓶計(jì)數(shù)顯示系統(tǒng)的設(shè)計(jì)10.2.2設(shè)置值顯示電路10.2片劑裝瓶計(jì)數(shù)顯示系統(tǒng)