模擬集成電路設(shè)計(jì) 魏廷存 第8-10章習(xí)題（含答案）

第8章習(xí)題8.1求圖8.27所示電路的等效輸入噪聲電壓?？珊雎訡MOS的二級(jí)效應(yīng)（即假定）。（a）（b）圖8.27解：（a），（b）8.2假定，分別求圖8.28（a）和（b）電路的等效輸入噪聲電壓，對(duì)于圖8.28（a），假設(shè)。(a)(b)圖8.28解：1．2.8.3假定，求圖8.29中套筒式共源共柵運(yùn)算放大器的等效輸入噪聲電壓。圖8.29解：從共源共柵結(jié)構(gòu)放大器等效輸入噪聲分析可知，不考慮溝道長(zhǎng)度調(diào)制效應(yīng)情況下，共源共柵器件的噪聲可以忽略。所以，上圖中M3-M6的噪聲不用考慮，我們只用計(jì)算M1-M2、M7-M8噪聲即可。8.4圖8.30所示為兩級(jí)差動(dòng)運(yùn)算放大器。假設(shè)所有管子均工作在飽和區(qū)，而且，，，。如果工作溫度為30℃，，熱噪聲系數(shù)=2/3。試計(jì)算該放大器的等效輸入熱噪聲電壓。圖8.30解：首先計(jì)算第一級(jí)的小信號(hào)增益以M5的柵極為參考的M5和M7的噪聲等于當(dāng)參考主要輸入時(shí)，該值除以，得M1和M3產(chǎn)生的輸入?yún)⒖荚肼暈橐虼?，總的輸入?yún)⒖荚肼暤扔谏鲜街械囊蜃?是由于電路中奇數(shù)晶體管和偶數(shù)晶體管產(chǎn)生的噪聲都要計(jì)算，該值對(duì)應(yīng)的輸入噪聲電壓是。8.5對(duì)于圖8.31所示電路，計(jì)算頻帶（fL,fH）內(nèi)的總輸出熱噪聲和1f噪聲。假定λ≠0，忽略MOS管的寄生圖8.31解：8.6在圖8.32所示的共源放大器中，假定，熱噪聲系數(shù)γ=2/3。如果M2對(duì)等效輸入熱噪聲電壓（不是電壓的平方）的貢獻(xiàn)是M1的1/5，則放大器的最大輸出電壓擺幅是多少？圖8.328.7對(duì)于圖8.33所示共源放大器，假定忽略溝道長(zhǎng)度調(diào)制效應(yīng)。（1）計(jì)算等效輸入熱噪聲電壓；（2）對(duì)于給定的偏置電流和輸出電壓擺幅，為了使等效輸入熱噪聲電壓最小，R的值應(yīng)為多少？圖8.33根據(jù)第一問(wèn)結(jié)果，R越大越好。注：理想電流源與電阻并聯(lián)是一個(gè)典型的實(shí)際電流源，可以轉(zhuǎn)換為成一個(gè)實(shí)際電壓源，其電壓源的電壓等于電流源電流乘以所并聯(lián)的電阻，原并聯(lián)的電阻改為串聯(lián)，成為電壓源的內(nèi)阻。8.8對(duì)于圖8.34所示共柵放大器，不考慮M0產(chǎn)生的噪聲（即噪聲被C0短路到地），為了使等效輸入熱噪聲電壓為，試確定管子M1的寬長(zhǎng)比（W1/L1）以及Vb和RD的值。這里假定：VDD=3V，溫度T=30℃，熱噪聲系數(shù)γ=2/3，M1和M2的寬長(zhǎng)比相同，，ID1=ID2=1mA。圖8.349.1圖9.40為由4級(jí)放大器構(gòu)成的環(huán)形振蕩器，假定每級(jí)的增益均相同、且可表示為A(s)=-A0/(1+s/ω0)。為了使電路發(fā)生振蕩，每級(jí)放大器所需的最小電壓增益A0是多少？每級(jí)放大器的信號(hào)相移是多少？圖9.40解：4級(jí)放大器的總增益為：為了能讓電路振蕩，每級(jí)提供的頻率相移必須滿足：此時(shí)的頻率由從而可以得出最小電壓增益為也就是說(shuō),，每級(jí)的相移45°9.2考慮圖9.41所示的鎖相環(huán)，一個(gè)外部電壓Vex（a）如果環(huán)路鎖定、且Vex=V1，求（b）假設(shè)Vex在t=t1時(shí)刻從V1階躍跳變到圖9.41解：（a）如果環(huán)路鎖定，則有：則且（b）當(dāng)Vex從V1階躍到壓控振蕩器的頻率變?yōu)椋河捎赩LPF不能立即變化，所以鑒相器開(kāi)始輸出漸寬的脈沖，VLPF電壓升高，輸出頻率ωout9.3對(duì)于圖9.42所示的鑒頻鑒相器電路，試確定QB窄復(fù)位信號(hào)的脈沖寬度。忽略扇入扇出影響，假定與非門、或非門和反相器的延時(shí)分別為tnand、tnor和tinv。鑒頻鑒相器的結(jié)構(gòu)波形圖（c）鑒頻鑒相器的一種電路實(shí)現(xiàn)方式圖9.42解：如果電路的初始狀態(tài)是A=1，QA=1，QB=0，B的上升使得QB上升為高，QB的變化依次傳遞給了Reset、E和F，C和D，最后到QA和QB。因此，QB的窄脈沖寬度約為。9.4圖9.43為振蕩器的某一級(jí)，假定，MOS管工作于深度線性區(qū)，試確定最大允許的Vcont值。圖9.43解：要使該振蕩器正常工作，M3和M4必須位于深線性區(qū)，即如果M3、M4不位于深線性區(qū)乃至進(jìn)入飽和區(qū)，那么每一級(jí)電路就需要共模反饋來(lái)產(chǎn)生在共模電平附近的輸出擺幅。如果該環(huán)形振蕩器每一級(jí)開(kāi)關(guān)都完整切換，那么M3、M4的最大漏電流就等于ISS，為滿足上述條件，則即可得：9.5在圖9.44電路中，QA和QB的波形如圖9.44（b）所示，且當(dāng)QA（QB）為高電平時(shí)，開(kāi)關(guān)S1（S2）接到“2”端，否則接到“1”端。如果I1=I2，QB的窄脈沖對(duì)輸出電壓Vout的影響是什么？畫出Vout的波形。圖9.44解：因?yàn)镼A和QB有一段時(shí)間同時(shí)為高，所以電荷泵向電容傳送的電流會(huì)受影響。I1=I2，在窄脈沖復(fù)位期間，流過(guò)S1的電流完全流過(guò)S2，沒(méi)有電流對(duì)電容充電，所以Vout保持不變。第10章習(xí)題10.1若一個(gè)3-bitADC的積分非線性誤差（INL）被限制在±1LSB以內(nèi)，畫出其可能的輸入-輸出特性曲線。這種情況下，可能的最大微分非線性誤差（DNL）為多少？答案：當(dāng)INL被限制在±1LSB以內(nèi)時(shí)，其輸入-輸出特性曲線如下圖所示，綠色加粗線即為ADC的實(shí)際特性曲線，最大DNL=±2LSB。10.2一個(gè)3-bitADC的輸入-輸出特性曲線如圖10.76所示。1）求該ADC的±INL和±DNL；2）該ADC是否單調(diào)？圖10.76答案：微分非線性（DNL）是在垂直跨度上測(cè)量的相鄰電平的差的度量，積分非線性（INL）是實(shí)際的有限精度特性和理想的有限精度特性在垂直方向上的最大差值。（1）該ADC的靜態(tài)特性為：+INL=2LSB、-INL=-1LSB、+DNL=+1LSB、-DNL=-2LSB（2）該ADC不單調(diào)。10.3圖10.77中顯示了N-bit并行式ADC中的兩個(gè)比較器，比較器1和比較器2的失調(diào)電壓分別記為VOS1和VOS2。圖中還給出了ADC的部分理想轉(zhuǎn)換函數(shù)。（1）比較器失調(diào)何時(shí)會(huì)引起誤碼？用VOS1、VOS2、N和VREF來(lái)表示這個(gè)條件；（2）假設(shè)所有失調(diào)完全相同，用VOS1(=VOS2)、N和VREF來(lái)表示INL的值；（3）用VOS1、VOS2、N和VREF來(lái)表示DNL。圖10.77答案：（1）當(dāng)Vin(2)>VR2-VOS2時(shí)，比較器2由0變?yōu)?；當(dāng)Vin(1)>VR1-VOS1時(shí)，比較器1由0變?yōu)?。如果Vin(2)<Vin(1)，那么將出現(xiàn)誤碼，因此，由VR2-VOS2<VR1-VOS1可得，VR2-VR1<VOS2-VOS1但是，由VR2-VR1=VREF2（2）如果所有失調(diào)都相等并且等于VOS，可以寫出對(duì)于每個(gè)VRi最壞偏離情況下的INL為：INL=（3）DNL可以表示為失調(diào)偏移之差：DNL==10.4對(duì)于2-bit子級(jí)4-bit流水線ADC，如果輸入電壓Vin1、Vin2和Vin3的大小如下圖10.78所示，請(qǐng)分別給出對(duì)應(yīng)Vin1、Vin2和Vin3的ADC變換結(jié)果。圖10.78解：Vin1、Vin2、Vin3位置如圖10.78所示，根據(jù)2-bit子級(jí)4-bit流水線ADC每級(jí)的輸入-輸出關(guān)系容易得出：Vin1對(duì)應(yīng)的轉(zhuǎn)換結(jié)果為0000，Vin2對(duì)應(yīng)的轉(zhuǎn)換結(jié)果為0110，Vin3對(duì)應(yīng)的轉(zhuǎn)換結(jié)果為1110。2-bit子級(jí)4-bit流水線ADC每級(jí)輸入輸出關(guān)系輸入范圍0001101110.5一個(gè)6-bitSAR-ADC的基準(zhǔn)電壓VREF=2V，如果輸入電壓Vin=0.82V，請(qǐng)描述SAR-ADC的轉(zhuǎn)換過(guò)程，說(shuō)明中間的數(shù)字碼及最終轉(zhuǎn)換后的輸出數(shù)字碼是多少？答案：此N=6位的SAR-ADC的基準(zhǔn)電壓VREF=2V，因此一個(gè)LSB對(duì)應(yīng)的電壓為VREF/26=31.25mV，設(shè)b0是MSB，b5是LSB。由于是6-bitSAR-ADC，完成一次完整的轉(zhuǎn)換需要6個(gè)轉(zhuǎn)換周期。在第1個(gè)轉(zhuǎn)換周期，在逐次逼近寄存器中設(shè)置Bout=100000，那么DAC的輸出為VDAC=2×（1/2）=1V，由于VIN<VDAC，因此b0=0；在第2個(gè)轉(zhuǎn)換周期，在逐次逼近寄存器中設(shè)置Bout=010000，那么DAC的輸出為VDAC=2×（1/22）=0.5V，由于VIN>VDAC，因此b1=1；在第3個(gè)轉(zhuǎn)換周期，在逐次逼近寄存器中設(shè)置Bout=011000，那么DAC的輸出為VDAC=2×（1/22+1/23）=0.75V，由于VIN>VDAC，因此b2=1；在第4個(gè)轉(zhuǎn)換周期，在逐次逼近寄存器中設(shè)置Bout=011100，那么DAC的輸出為VDAC=2×（1/22+1/23+1/24）=0.875V，由于VIN<VDAC，因此b3=0；在第5個(gè)轉(zhuǎn)換周期，在逐次逼近寄存器中設(shè)置Bout=011010，那么DAC的輸出為VDAC=2×（1/22+1/23+1/25）=0.8125V，由于VIN>VDAC，因此b4=1；在第6個(gè)轉(zhuǎn)換周期，在逐次逼近寄存器中設(shè)置Bout=011011，那么DAC的輸出為VDAC=2×（1/22+1/23+1/25+1/26）=0.84375V，由于VIN<VDAC，因此b5=0；這樣，最終轉(zhuǎn)換后的輸出數(shù)字碼是011010。量化的誤差為0.82-0.8125=7.5mV，即0.24LSB。10.6假設(shè)多位量化器、高階Σ-Δ調(diào)制器的理想信噪比為SNR(dB)=10其中N表示量化器的位數(shù)，L為階數(shù)，M為過(guò)采樣率。如果一個(gè)Σ-ΔADC采用3位量化器，過(guò)采樣率M=64，對(duì)于二階和四階Σ-Δ調(diào)制器，最大可以獲得的SNR分別為多少？對(duì)應(yīng)的有效位（ENOB）分別是多少？答案：采用3位量化器的Σ-ΔADC，過(guò)采樣率為M=64，對(duì)于二階Σ-Δ調(diào)制器結(jié)構(gòu)，根據(jù)題中給出的公式最大可以獲得的SNR為 SNR(dB)=10=20lg(23-1)+10lg(2x2+1)+10(2x2+1)lg(64≈96.07dB（N=3、L=2、M=64）再根據(jù)公式ENOB=SNR-1.766.02對(duì)于3位量化器、四階Σ-Δ調(diào)制器結(jié)構(gòu)，同理最大可以獲得的SNR為 SNR(dB)=10=6.73+20lg(23-1)+10lg(2x4+1)+10(2x4+1)lg(64≈151.0dB（N=3、L=4、M=64）其對(duì)應(yīng)的ENOB=24.79-bit10.7對(duì)于一個(gè)采用1-bit量化器的Σ-ΔADC，如果輸入信號(hào)的帶寬fb=20kHz，為了使得SNR=100dB，對(duì)于一階和二階Σ-Δ調(diào)制器，需要的采樣頻率分別為多少？假設(shè)N-bit量化器、L階Σ-Δ調(diào)制器的理想信噪比為：SNR(dB)=10解：采樣時(shí)鐘頻率fSNR(dB)=10令N=1，L=1（一階），SNRideal>100dB,解不等式得M>2799，所以fs>111.96MHz;令N=1，L=2（二階），SNRideal>100dB,解不等式得M>167，所以fs>6.68MHz。10.8對(duì)于一個(gè)理想的8-bitDAC，如果基準(zhǔn)電壓VREF解：VLSB=VREF/2NvOUT=VREF(b021+b122+b223+…+bn-12n)=2.56×(10.9已知一個(gè)10-bitDAC的實(shí)際SNR=57dB，則此DAC的ENOB為多少？解：已知此DAC的實(shí)