模擬集成電路設(shè)計(jì) 課件 第6章 比較器

1

第6章比較器（Comparator）26.1比較器的應(yīng)用6.2比較器的性能參數(shù)6.3比較器的構(gòu)成6.4比較器的電路實(shí)例6.5比較器的噪聲6.6比較器的失調(diào)電壓校正6.7遲滯比較器參考書：《CMOSAnalogCircuitDesign》,PhillipE.Allen,Chap08_comparators第6章比較器魏廷存/西北工業(yè)大學(xué)3

6.1比較器的應(yīng)用Vout=VOH:Vin+>Vin-Vout=VOL:Vin+<Vin-比較器的理想特性（高增益開環(huán)放大器）基準(zhǔn)電壓輸入電壓魏廷存/西北工業(yè)大學(xué)4

6.1比較器的應(yīng)用應(yīng)用場(chǎng)合:A/D變換電路小振幅差動(dòng)信號(hào)（數(shù)據(jù)）傳送和接收RC振蕩電路（windowcomparator）波形整形電路其它魏廷存/西北工業(yè)大學(xué)5

比較器用于接收RSDS/LVDS信號(hào)

比較器的輸入—輸出波形RSDS-ReducedSwingDifferentialSignalingLVDS-LowVoltageDifferentialSignaling優(yōu)點(diǎn):提高數(shù)據(jù)傳輸速度,減少高速數(shù)據(jù)傳輸時(shí)所產(chǎn)生的電磁干擾(EMI)和動(dòng)態(tài)功耗。

RSDS/LVDS的小振幅差動(dòng)信號(hào)→CMOS電平魏廷存/西北工業(yè)大學(xué)6

6.2比較器的性能參數(shù)1.比較器的精度（使輸出翻轉(zhuǎn)的最小輸入電壓差）VIH，VIL：輸出電壓分別達(dá)到上限和下限所需的最小輸入電壓差，它們反映了比較器的精度（電壓分辨率），與比較器的增益大小有關(guān)（增益愈大，最小輸入電壓差愈小，比較器的精度愈高）。另外，比較器的失調(diào)電壓（Offset）和噪聲（Noise）也影響比較器的精度。理想特性實(shí)際特性魏廷存/西北工業(yè)大學(xué)7

6.2比較器的性能參數(shù)2.

輸入失調(diào)電壓（offset電壓）a）Vos>0的情況b）Vos<0的情況

輸入失調(diào)電壓Vos的正負(fù)極性和大小具有隨機(jī)性，這是由于加工工藝誤差具有隨機(jī)性?？捎妹商乜澹∕onteCarlo）法仿真Vos的大小（需要廠家提供器件的MonteCarloModel）。但對(duì)于某顆已完成加工流片的芯片，由于該芯片的加工工藝誤差已確定，其失調(diào)電壓的大小和極性也就確定了，可用失調(diào)電壓抵消法消除。魏廷存/西北工業(yè)大學(xué)8

6.2比較器的性能參數(shù)2.

輸入失調(diào)電壓（offset電壓）a）Vos=0的情況b）Vos>0的情況c）Vos<0的情況d）比較器的輸出電壓魏廷存/西北工業(yè)大學(xué)93.傳輸時(shí)延特性（限制比較器的最大工作速度）

6.2比較器的性能參數(shù)

輸入激勵(lì)和輸出響應(yīng)之間的時(shí)間差稱為比較器的傳輸時(shí)延。傳輸時(shí)延隨輸入信號(hào)幅度的大小而變化，輸入幅度愈大時(shí)延愈短（小信號(hào)線性狀態(tài)）。但當(dāng)輸入信號(hào)幅度足夠大導(dǎo)致出現(xiàn)“轉(zhuǎn)換”現(xiàn)象時(shí)，時(shí)延不再隨輸入幅度而變化，而是由比較器的擺率SR決定。時(shí)延：tP=(VOH-VOL)/(2SR)

當(dāng)傳輸時(shí)延由比較器的擺率決定時(shí)，減小時(shí)延的重要手段是增加比較器輸出端的驅(qū)動(dòng)能力（提供拉電流或灌電流能力，即增大SR）。魏廷存/西北工業(yè)大學(xué)104.比較器的其它性能參數(shù)（與運(yùn)算放大器相同）

6.2比較器的性能參數(shù)輸入共模電壓范圍：使比較器的所有CMOS管均工作在飽和區(qū)小信號(hào)差模電壓增益（與比較器的精度有關(guān)）單位增益帶寬（與比較器的動(dòng)作速度有關(guān)）擺率：輸入信號(hào)的幅度變化較大時(shí)，對(duì)電容的充放電速度限制遲滯電壓范圍：遲滯比較器功耗：靜態(tài)功耗魏廷存/西北工業(yè)大學(xué)11

6.3比較器的構(gòu)成4.遲滯比較器（含正反饋電路，輸入端無預(yù)放大器）魏廷存/西北工業(yè)大學(xué)12

6.4比較器的電路實(shí)例1.由兩級(jí)開環(huán)運(yùn)放構(gòu)成的比較器（1）

由于運(yùn)放在開環(huán)狀態(tài)下使用，不需加入相位補(bǔ)償電容，從而使開環(huán)運(yùn)放具有最大的帶寬和較快的響應(yīng)速度。在輸出端加入buffer的目的是波形整形和增加驅(qū)動(dòng)大容性負(fù)載的能力，從而提高動(dòng)作速度（擺率），減小傳輸時(shí)延。推挽式反相器在A和B點(diǎn)的等效阻抗小，相應(yīng)的極點(diǎn)頻率高，差動(dòng)放大器的帶寬大，小信號(hào)動(dòng)作速度快（指數(shù)規(guī)律上升或下降）。M5和M6形成推挽式共源放大器魏廷存/西北工業(yè)大學(xué)

13

6.4比較器的電路實(shí)例1.

由兩級(jí)開環(huán)運(yùn)放構(gòu)成的比較器（2）推挽式反相器魏廷存/西北工業(yè)大學(xué)14

6.4比較器的電路實(shí)例預(yù)放大級(jí)（為了避免中間級(jí)的正反饋引入遲滯電壓，預(yù)放大級(jí)將輸入信號(hào)放大到大于中間級(jí)的遲滯電壓）中間級(jí)（為了提高翻轉(zhuǎn)速度和增益，加入由M7和M8組成的正反饋電路）輸出級(jí)（雙端輸入轉(zhuǎn)單端輸出）1.由三級(jí)開環(huán)運(yùn)放構(gòu)成的比較器（3）魏廷存/西北工業(yè)大學(xué)15

6.4比較器的電路實(shí)例M7和M8組成的正反饋電路：M7和M8均工作在飽和區(qū)（假定M7和M8的電流恒定，為共源極放大器），例如，

VA↑→Vgs8↑→VB↓→Vgs7↓→VA↑，形成正反饋。ABM7和M8組成的正反饋電路的作用：1）提高增益2）加快翻轉(zhuǎn)速度M7和M8的加入提高了第二級(jí)的電壓增益。這是由于M9和M10的電流相對(duì)減小，它們的跨導(dǎo)也減小，最終使得第二級(jí)的增益提高。魏廷存/西北工業(yè)大學(xué)16

6.4比較器的電路實(shí)例上述比較器各級(jí)的電壓增益：1）預(yù)放大級(jí)：1.由三級(jí)開環(huán)運(yùn)放構(gòu)成的比較器（3）2）中間級(jí)：3）輸出級(jí)：α<1，負(fù)載整體仍為負(fù)反饋，無遲滯電壓；1<α<2，負(fù)載整體變成正反饋，有遲滯電壓。以上兩種情況都可以提高中間級(jí)的增益，但后者的翻轉(zhuǎn)速度更快。

α>2時(shí)，增益降低。所以，通常選1<α<2如果中間級(jí)有遲滯電壓，預(yù)放大級(jí)的輸出要大于中間級(jí)的遲滯電壓。4）比較器的總增益：（參考后面推導(dǎo)）魏廷存/西北工業(yè)大學(xué)17

6.4比較器的電路實(shí)例2.附加動(dòng)態(tài)鎖存器的比較器A1：大帶寬、低增益、小信號(hào)動(dòng)作速度快（運(yùn)放中通常采用二極管連接的MOS管作有源負(fù)載）A2和A3：高增益、中等帶寬（運(yùn)放中通常采用電流源負(fù)載）。由于經(jīng)A1放大的信號(hào)幅度較大，A2和A3的動(dòng)作速度也較快。DynamicLatch：經(jīng)前級(jí)運(yùn)放放大后的輸入信號(hào)幅度較大時(shí)，動(dòng)作速度較快（Latch本身具有正反饋功能）。另外，采用動(dòng)態(tài)Latch可降低功耗。預(yù)放大器由于典型的正反饋鎖存器具有10~20mV的遲滯電壓，因此必須用預(yù)放大器將輸入信號(hào)進(jìn)行放大，使鎖存器的輸入信號(hào)大于其遲滯電壓，以便鎖存器能夠快速翻轉(zhuǎn)，從而避免遲滯現(xiàn)象發(fā)生。魏廷存/西北工業(yè)大學(xué)18

6.4比較器的電路實(shí)例2.附加動(dòng)態(tài)鎖存器的比較器比較器的預(yù)放大器和鎖存器的階躍響應(yīng)在t1

階段，預(yù)放大器（大帶寬）處于階躍響應(yīng)的快速反應(yīng)階段,在t2

階段,鎖存器（正反饋）處于階躍響應(yīng)的快速反應(yīng)階段（Vx為鎖存器所需的最小翻轉(zhuǎn)電壓）。為設(shè)計(jì)高速比較器，采用預(yù)放大器和正反饋鎖存器級(jí)聯(lián)的形式，使得整個(gè)比較器始終處于“快速反應(yīng)階段”。由于預(yù)放大器的輸出電壓大于正反饋鎖存器的遲滯電壓，因此不會(huì)導(dǎo)致遲滯現(xiàn)象發(fā)生。魏廷存/西北工業(yè)大學(xué)19

6.4比較器的電路實(shí)例2.附加動(dòng)態(tài)鎖存器的比較器加快動(dòng)作速度比較器不工作時(shí)，控制開關(guān)斷開，鎖存器中沒有靜態(tài)電流，具有低功耗的優(yōu)點(diǎn)。大帶寬預(yù)放大器M5和M6為共源極放大器，其輸入-輸出極性相反。M5M6魏廷存/西北工業(yè)大學(xué)20

6.4比較器的電路實(shí)例3.

反相器型比較器（用于A/D變換電路）反相器型放大器魏廷存/西北工業(yè)大學(xué)21

反相器型比較器的動(dòng)作原理1）Reset期間（Offset電壓補(bǔ)償）Vi>VDD/2,Vout=0Vi<VDD/2,Vout=1魏廷存/西北工業(yè)大學(xué)22

反相器型比較器的動(dòng)作原理2）電壓比較期間這里，Va=VDD/2，是反相器放大器的直流偏置電壓，在該處有最大的小信號(hào)電壓增益。Vc=Vref-VDD/2(保持電壓)Vi=Vin-Vc=Vin-(Vref-VDD/2)Vi-VDD/2=Vin-Vref>0→Vout=0Vi-VDD/2=Vin-Vref<0→Vout=1魏廷存/西北工業(yè)大學(xué)23

反相器型比較器的特點(diǎn)電路構(gòu)成簡(jiǎn)單直流Offset電壓可補(bǔ)償可以通過增加反相器的級(jí)數(shù)提高增益（精度）和翻轉(zhuǎn)速度Reset期間有貫通電流流過反相器抗電源、地及基板干擾信號(hào)的能力弱（與差動(dòng)輸入相比較）三級(jí)（奇數(shù)）反相器放大器級(jí)聯(lián)，以提高放大器的增益（精度）和動(dòng)作速度。魏廷存/西北工業(yè)大學(xué)24

6.5比較器的噪聲等效輸入噪聲是比較器的關(guān)鍵指標(biāo)。例如若要分辨0.4mV的輸入信號(hào)差值，必須保證等效輸入噪聲比0.4mV小很多。對(duì)于比較器而言，最重要的噪聲是熱噪聲和1/f噪聲。由于在級(jí)聯(lián)電路中，預(yù)放大器第一級(jí)的輸入噪聲在整個(gè)比較器的總輸入噪聲中起到?jīng)Q定性貢獻(xiàn)。因此，如何降低第一級(jí)預(yù)放大器的噪聲成為降低整個(gè)比較器等效輸入噪聲的關(guān)鍵。輸入放大管的跨導(dǎo)gm

越大，等效熱噪聲越??；輸入放大管的面積（WL）越大，1/f噪聲越小。為了降低等效輸入噪聲，要增大輸入放大管的電流及其尺寸。同時(shí),通常PMOS管的1/f噪聲比NMOS管低2~5倍，因此第一級(jí)放大器盡可能采用PMOS輸入差動(dòng)對(duì)管。等效輸入噪聲電壓：式中K為波爾茲曼常數(shù)，T為熱力學(xué)溫度，

Kf是一個(gè)與工藝有關(guān)的常量，數(shù)量級(jí)為10-25V2F。魏廷存/西北工業(yè)大學(xué)25

6.6比較器的失調(diào)電壓校正

比較器的失調(diào)電壓產(chǎn)生原因：1）由于芯片制造工藝存在隨機(jī)誤差，使得全差分放大器的器件尺寸（W,L）失配和閾值電壓（VTH）不對(duì)稱；2）時(shí)鐘饋通引起的電荷注入也產(chǎn)生失調(diào)電壓。即使全差分放大器的兩端輸入信號(hào)完全相同，其差動(dòng)輸出電壓也不為零。將該差動(dòng)輸出電壓除以放大器的增益后，即為折算到輸入端的等效輸入失調(diào)電壓。為了提高比較器的精度，需要在比較器比較輸入信號(hào)之前校正（消除）失調(diào)電壓。Latch的輸入端失調(diào)電壓的總累積量為：

第一級(jí)運(yùn)放的失調(diào)電壓經(jīng)過各級(jí)放大后，在總失調(diào)電壓中占據(jù)了非常大的比重，因此校正第一級(jí)運(yùn)放的失調(diào)誤差是消除比較器失調(diào)誤差的關(guān)鍵。魏廷存/西北工業(yè)大學(xué)26

6.6比較器的失調(diào)電壓校正輸入失調(diào)存儲(chǔ)技術(shù)：IOS（Input-Offset-Storage）輸出失調(diào)存儲(chǔ)技術(shù)：OOS（Output-Offset-Storage）改進(jìn)的輸出失調(diào)存儲(chǔ)技術(shù)：ModifiedOOS失調(diào)電壓校正方法：比較器的電路模型A0參考書：《CMOSAnalogCircuitDesign》,PhillipE.Allen,Chap08_comparators魏廷存/西北工業(yè)大學(xué)27

6.6比較器的失調(diào)電壓校正1.輸入失調(diào)存儲(chǔ)技術(shù)：IOS（Input-Offset-Storage）

此種技術(shù)通過閉合單位增益反饋環(huán)路，測(cè)量預(yù)放大器的輸入失調(diào)電壓，并將輸入失調(diào)電壓存儲(chǔ)在與輸入電壓串聯(lián)的電容(C1和C2)上。電路工作原理如下：魏廷存/西北工業(yè)大學(xué)28

6.6比較器的失調(diào)電壓校正1.輸入失調(diào)存儲(chǔ)技術(shù)：IOS（Input-Offset-Storage）1）失調(diào)存儲(chǔ)階段，S1~S4閉合，S5和S6斷開，結(jié)點(diǎn)A和B接地，形成單位增益反饋環(huán)路（運(yùn)放開環(huán)增益是A0），輸入失調(diào)電壓VOSA被等分地存儲(chǔ)在電容C1和C2上，其極性如下圖所示。VXY≈VOSAVXY=0.5VOSA+0.5VOSA=VOSAC1=C2V+-=0.5VOSA+0.5VOSA–VOSA=0或者：魏廷存/西北工業(yè)大學(xué)29

6.6比較器的失調(diào)電壓校正1.輸入失調(diào)存儲(chǔ)技術(shù)：IOS（Input-Offset-Storage）2）比較階段，S1~S4斷開，S5和S6閉合，反饋環(huán)路斷開，輸入信號(hào)加入。由于電容電荷無泄放通路，等效電路如下圖所示，此時(shí)，輸入到理想運(yùn)放的總失調(diào)電壓為：

0.5VOSA+0.5VOSA-VOSA=0，因此輸入失調(diào)電壓抵消。IOS的缺點(diǎn)：為了使?jié)M足VXY≈VOSA，要求預(yù)放大器的增益A0較大，其結(jié)果就是帶寬變窄，速度降低。而且，為了減小KT/C噪聲，要求儲(chǔ)存電容C1

和C2較大，這無疑進(jìn)一步降低比較器的動(dòng)作速度。VOS=0魏廷存/西北工業(yè)大學(xué)30

6.6比較器的失調(diào)電壓校正2.輸出失調(diào)存儲(chǔ)技術(shù)：OOS（Output-Offset-Storage）此種技術(shù)通過將比較器的輸入端接地，測(cè)量預(yù)放大器的輸出失調(diào)電壓，并將結(jié)果存儲(chǔ)在與預(yù)放大器輸出串聯(lián)的電容（C1和C2）上。電路工作原理如下：魏廷存/西北工業(yè)大學(xué)31

6.6比較器的失調(diào)電壓校正2.輸出失調(diào)存儲(chǔ)技術(shù)：OOS（Output-Offset-Storage）1）失調(diào)存儲(chǔ)階段：S1~S4閉合，S5和S6斷開，結(jié)點(diǎn)A、B、X和Y都接地，預(yù)放大器的失調(diào)電壓被放大并等分地存儲(chǔ)在電容C1和C2上，極性如下圖所示。Vout=0.5A0VOSA+0.5A0VOSA=A0VOSA魏廷存/西北工業(yè)大學(xué)32

6.6

比較器的失調(diào)電壓校正2.輸出失調(diào)存儲(chǔ)技術(shù)：OOS（Output-Offset-Storage）2）比較階段：S1~S4斷開，S5和S6閉合。此時(shí)失調(diào)電壓的等效電路如下圖所示，輸入到Latch的總失調(diào)電壓為0（從Latch的左邊看進(jìn)去的等效輸出失調(diào)電壓為：-0.5A0VOSA+A0VOSA-0.5A0VOSA=0）。即由預(yù)放大器、C1和C2構(gòu)成的電路輸出零失調(diào)電壓，而且僅放大輸入差分電壓的變化量。VOS=0魏廷存/西北工業(yè)大學(xué)33

6.6

比較器的失調(diào)電壓校正2.輸出失調(diào)存儲(chǔ)技術(shù)：OOS（Output-Offset-Storage）OOS的缺點(diǎn)：如果A0很大，A0×VOSA可能會(huì)使預(yù)放大器的輸出“飽和”。由于這個(gè)原因，通常選擇A0的值約小于10。故對(duì)于高精度比較器需要多級(jí)級(jí)聯(lián)消除技術(shù)，但由于在信號(hào)通路中引入電容會(huì)降低比較器的動(dòng)作速度。魏廷存/西北工業(yè)大學(xué)34

6.6

比較器的失調(diào)電壓校正3.改進(jìn)的輸出失調(diào)存儲(chǔ)技術(shù)：ModifiedOOS前置放大器的工作分為兩個(gè)階段:失調(diào)電壓存儲(chǔ)階段和信號(hào)放大階段。

1）失調(diào)電壓存儲(chǔ)階段，開關(guān)S3和S4閉合，使差模輸入電壓為零，同時(shí)開關(guān)S1和S2閉合，儲(chǔ)存電容的一端與輸出端相連，從而快速存儲(chǔ)失調(diào)電壓；2）信號(hào)放大階段，開關(guān)S1和S2打開，儲(chǔ)存失調(diào)電壓的存儲(chǔ)電容直接給比較器的負(fù)載管提供偏置，由于在失調(diào)存儲(chǔ)階段電容C1和C2將失調(diào)電壓存儲(chǔ)起來，在放大信號(hào)階段，輸入級(jí)引入的失調(diào)電壓就會(huì)與上一階段存儲(chǔ)的失調(diào)電壓相互抵消，達(dá)到消除失調(diào)電壓的目的。一種能夠消除失調(diào)電壓的高速前置放大器(專利號(hào)：ZL201310379394.1)魏廷存/西北工業(yè)大學(xué)35

6.6

比較器的失調(diào)電壓校正3.改進(jìn)的輸出失調(diào)存儲(chǔ)技術(shù)：ModifiedOOS

該結(jié)構(gòu)中，由于預(yù)放大器的輸入和輸出端不連接存儲(chǔ)電容，信號(hào)通路中沒有引入任何電容負(fù)載，不影響前置放大器的極點(diǎn)和帶寬，因此，與IOS和OOS技術(shù)相比，這種比較器具有高速高精度的特點(diǎn)。一種能夠消除失調(diào)電壓的高速前置放大器(專利號(hào)：ZL201310379394.1)魏廷存/西北工業(yè)大學(xué)36

6.6比較器的失調(diào)電壓校正3.改進(jìn)的輸出失調(diào)存儲(chǔ)技術(shù)：ModifiedOOS（a）失調(diào)電壓存儲(chǔ)階段的等效模型

（b）信號(hào)放大比較階段的等效模型

輸出端的總失調(diào)電壓由VOSO和VOSI共同作用產(chǎn)生（疊加原理），可表示為：VON=VON1+VON2推挽式共源放大器魏廷存/西北工業(yè)大學(xué)37

6.6

比較器的失調(diào)電壓校正3.采用ModifiedOOS技術(shù)的比較器例

失調(diào)電壓存儲(chǔ)階段，S1~S4閉合，兩輸入端均接Vcm電壓；在輸入電壓放大階段，S1~S4打開，C1和C2上存儲(chǔ)的直流電壓（VGSP）給Mp1和Mp2提供直流偏壓。魏廷存/西北工業(yè)大學(xué)38

6.6

比較器的失調(diào)電壓校正采用ModifiedOOS技術(shù)與傳統(tǒng)OOS技術(shù)的性能比較單級(jí)放大器的瞬態(tài)特性比較（動(dòng)作速度提高）單級(jí)放大器的頻率特性比較（單位增益帶寬增大約30倍）魏廷存/西北工業(yè)大學(xué)39

6.7遲滯比較器（HysteresisComparator）遲滯比較器的應(yīng)用：比較器的功能是使比較器的輸出反映輸入信號(hào)的低頻成分變化，而對(duì)高頻成分不敏感。如果輸入信號(hào)中包含噪聲（毛刺），對(duì)于沒有遲滯的比較器，閾值點(diǎn)附近噪聲的變化使比較器的輸出也充滿噪聲。

對(duì)于遲滯比較器，如果遲滯電壓大于或等于最大噪聲幅度，則比較器的輸出端不會(huì)出現(xiàn)噪聲。但遲滯比較器不用于ADC，因?yàn)锳DC的比較器需要分辨1LSB的電壓變化。*參考書：《CMOSAnalogCircuitDesign》,PhillipE.Allen,Chap08_comparators魏廷存/西北工業(yè)大學(xué)40

6.7遲滯比較器（HysteresisComparator）遲滯比較器的結(jié)構(gòu)遲滯比較器中含有正反饋電路，遲滯電壓是通過正反饋電路實(shí)現(xiàn)的，輸入端無預(yù)放大器，根據(jù)正反饋電路在放大器的外部還是內(nèi)部，將其結(jié)構(gòu)形式分為：1）外部正反饋遲滯比較器；2）內(nèi)部正反饋遲滯比較器遲滯比較器的輸入-輸出特性曲線逆時(shí)針（同向輸入）順時(shí)針（反向輸入）VTRP+:正遲滯（門限）電壓VTRP-:負(fù)遲滯（門限）電壓VOH:比較器的輸出高電平VOL:比較器的輸出低電平VIN:比較器的輸入電壓差魏廷存/西北工業(yè)大學(xué)41

6.7

遲滯比較器外部正反饋遲滯比較器實(shí)例（1）-逆時(shí)針（同向輸入）假定輸出處于低電平，即VOUT=VOL（負(fù)值），根據(jù)疊加原理（VOL和VIN共同作用的結(jié)果

），如果滿足以下條件，則比較器發(fā)生向上翻轉(zhuǎn)（此時(shí)V+=V-=0，翻轉(zhuǎn)的臨界點(diǎn)）：魏廷存/西北工業(yè)大學(xué)VOL在V+端產(chǎn)生負(fù)電壓，VIN在V+端產(chǎn)生正電壓（VIN>0），當(dāng)二者產(chǎn)生的電壓相等時(shí)，V+端電壓等于零，此時(shí)處于比較器的翻轉(zhuǎn)臨界點(diǎn)，當(dāng)VIN繼續(xù)向正的方向增加時(shí)，輸出變?yōu)楦唠娖健?2

6.7遲滯比較器外部正反饋遲滯比較器實(shí)例（1）-逆時(shí)針（同向輸入）假定輸出處于高電平，即VOUT=VOH（正值），根據(jù)疊加原理（VOH和VIN共同作用的結(jié)果

），如果滿足以下條件，則比較器發(fā)生向下翻轉(zhuǎn)（此時(shí)V+=V-=0）：遲滯電壓差為：魏廷存/西北工業(yè)大學(xué)VOH在V+端產(chǎn)生正電壓，VIN在V+端產(chǎn)生負(fù)電壓，當(dāng)二者產(chǎn)生的電壓相等時(shí)，V+端電壓等于零，此時(shí)處于比較器的翻轉(zhuǎn)臨界點(diǎn)，當(dāng)VIN繼續(xù)向負(fù)的方向增加時(shí)，輸出變?yōu)榈碗娖健?3

6.7

遲滯比較器外部正反饋遲滯比較器實(shí)例（2）-順時(shí)針（反向輸入）遲滯電壓差為：比較器翻轉(zhuǎn)的臨界點(diǎn)：VIN=V+魏廷存/西北工業(yè)大學(xué)假定輸出處于高電平，即VOUT=VOH（正值），則V+=(R1/R1+R2)VOH，當(dāng)VIN>V+時(shí)，比較器發(fā)生向下翻轉(zhuǎn)（反向輸入）。假定輸出處于低電平，即VOUT=VOL（負(fù)值），則V+=(R1/R1+R2)VOL，當(dāng)VIN<V+時(shí)，比較器發(fā)生向上翻轉(zhuǎn)（反向輸入）。44

6.7

遲滯比較器外部正反饋遲滯比較器實(shí)例（3）-逆時(shí)針/遲滯曲線位移向下翻轉(zhuǎn)點(diǎn)(此時(shí)V+=V-=VREF)

：A向上翻轉(zhuǎn)點(diǎn)(此時(shí)V+=V-=VREF)

：位移電壓因子：魏廷存/西北工業(yè)大學(xué)45

6.7

遲滯比較器外部正反饋遲滯比較器實(shí)例（4）-順時(shí)針/遲滯曲線位移下部（向上）翻轉(zhuǎn)點(diǎn)：上部（向下）翻轉(zhuǎn)點(diǎn)：位移電壓因子：魏廷存/西北工業(yè)大學(xué)46

6.7

遲滯比較器內(nèi)部正反饋遲滯比較器實(shí)例（1）-PMOS輸入對(duì)

M3和M4形成正反饋，M5和M6形成負(fù)反饋（二極管連接的有源負(fù)載）。當(dāng)正反饋系數(shù)大于負(fù)反饋系數(shù)時(shí)，整個(gè)電路將表現(xiàn)為正反饋，此時(shí)，在電壓傳輸特性曲線中將表現(xiàn)出遲滯電壓。魏廷存/西北工業(yè)大學(xué)47

6.7

遲滯比較器帶有遲滯的比較器分析半邊等效電路由于Vgs3,4=Vgs5,6

由于遲滯比較器應(yīng)工作在正反饋的條件下（即gm3,4>gm5,6），因此要求晶體管M3,4的寬長(zhǎng)比要大于M5,6的寬長(zhǎng)比。M3和M4的等效電阻（忽略M3和M4的rds）Vin到Vout的電壓放大倍數(shù)（共源放大器）魏廷存/西北工業(yè)大學(xué)48

6.7

遲滯比較器

在正反饋條件下，M3,4的寬長(zhǎng)比大于M5,6的寬長(zhǎng)比，因此β<1，該電路存在正負(fù)電壓翻轉(zhuǎn)點(diǎn)，具有遲滯效果。另外，通過調(diào)整β的大小，可以調(diào)整遲滯電壓的大小。內(nèi)部正反饋遲滯比較器實(shí)例（1）-PMOS輸入對(duì)上述遲滯電壓的推導(dǎo)過程可參考后面的實(shí)例（2）-NMOS輸入對(duì)，請(qǐng)同學(xué)們自己推導(dǎo)（課后作業(yè)）。魏廷存/西北工業(yè)大學(xué)49

6.7

遲滯比較器內(nèi)部正反饋遲滯比較器實(shí)例（2）-NMOS輸入對(duì)M6和M7形成正反饋*參考書：《CMOSAnalogCircuitDesign》,PhillipE.Allen,Chap08_comparators魏廷存/西北工業(yè)大學(xué)50

6.7

遲滯比較器內(nèi)部正反饋遲滯比較器實(shí)例（2）-NMOS輸入對(duì)假定M1的柵極接0，M2的柵極電位遠(yuǎn)小于0，則M1、M3導(dǎo)通，M6工作在深度線性區(qū)（M6近似短路），而M2、M4、M7截止，此時(shí)輸出v02是高電平（VDD）。

隨著vin增加，M2逐漸導(dǎo)通，i2也逐漸增大，最后M2完全導(dǎo)通，當(dāng)i2=i6時(shí)（M6脫離線性區(qū)進(jìn)入飽和區(qū)，Vds6增加，v02降低，再經(jīng)過后級(jí)放大），正遲滯（翻轉(zhuǎn)）點(diǎn)發(fā)生。由于i6=(W/L)6/(W/L)3×i3=αi3，則有：I5=i1+i2=i3+i6=i3+αi3=(1+α)i3所以：i1=i3=I5/(1+α)由于i2=I5-i1=I5-i3，則有:i2=I5-i3=I5-I5/(1+α)=I5[α/(1+α)]魏廷存/西北工業(yè)大學(xué)VDS5是變化的？！51

6.7

遲滯比較器內(nèi)部正反饋遲滯比較器實(shí)例（2）-NMOS輸入對(duì)由于此時(shí)M1和M2工作在飽和區(qū)，i1和i2可分別表示如下：假定M1和M2的尺寸和特性對(duì)稱，即(W/L)1=(W/L)2=(W/L)1,2，Vth1=Vth2，則VTRP+可表示為：將i2=I5[α/(1+α)]和i1=I5/(1+α)代入上式，可得VTRP+為：為了實(shí)現(xiàn)正反饋，

上式中的α=(W/L)6/(W/L)3>1，因此，VTRP+大于0魏廷存/西北工業(yè)大學(xué)52

6.7

遲滯比較器內(nèi)部正反饋遲滯比較器實(shí)例（2）-NMOS輸入對(duì)假定M1的柵極接0，M2的柵極電位遠(yuǎn)大于0，則M2、M4導(dǎo)通，M7工作在深度線性區(qū)（M7近似短路），而M1、M3、M6截止，此時(shí)輸出v01是高電平（VDD）。

隨著vin減小，M1逐漸導(dǎo)通，i1也逐漸增大，最后M1完全導(dǎo)通，當(dāng)i1=i7時(shí)（M7脫離線性區(qū)進(jìn)入飽和區(qū)，Vds7增加，v01降低，再經(jīng)過后級(jí)放大），負(fù)遲滯（翻轉(zhuǎn)）點(diǎn)發(fā)生。由于i7=(W/L)7/(W/L)4×i4=αi4=αi2，則有：I5=i1+i2=i7+i4=αi4+i4=(1+α)i4所以：i2=i4=I5/(1+α)由于i1=I5-i2=I5-i4，則有:i1=I5-i2=I5-I5/(1+α)=I5[α/(1+α)]魏廷存/西北工業(yè)大學(xué)53

6.7

遲滯比較器內(nèi)部正反饋遲滯比較器實(shí)例（2）-NMOS輸入對(duì)由于M1和M2工作在飽和區(qū)，i1和i2可分別表示如下：假定M1和M2的尺寸和特性對(duì)稱，即(W/L)1=(W/L)2=(W/L)1,2，Vth1=Vth2，則VTRP-可表示為：將i1=I5[α/(1+α)]和i2=I5/(1+α)代入上式，可得VTRP-為：為了實(shí)現(xiàn)正反饋，

上式中的α=(W/L)7/(W/L)4>1，因此，VTRP-小于0魏廷存/西北工業(yè)大學(xué)由于輸入級(jí)電路左右兩邊完全對(duì)稱，正、負(fù)遲滯電壓也完全對(duì)稱，即VTRP+=-VTRP-54

6.7

遲滯比較器內(nèi)部正反饋遲滯比較器實(shí)例（2）-NMOS輸入對(duì)魏廷存/西北工業(yè)大學(xué)

輸出電壓Vo1、Vo2與輸入電壓Vin=Vin2-Vin1的關(guān)系。Vo1和Vo2的高電平是VDD，低電平是VOL（大于VSS），經(jīng)過后面的放大器和反相器（波形整形）后，比較器的輸出信號(hào)將變?yōu)橐?guī)則的方波信號(hào)（高電平是VDD、低電平是VSS）。

6.7