電子技術(shù)基礎(chǔ)課件：寄存器

寄存器總目錄下頁(yè)

寄存器是數(shù)字系統(tǒng)中常見的主要部件，寄存器是用來(lái)存入二進(jìn)制數(shù)碼或信息的電路，由兩個(gè)部分組成，一個(gè)部分為具有記憶功能的觸發(fā)器，另一個(gè)部分是由門電路組成的控制電路。按照功能的不同，可將寄存器分為數(shù)據(jù)寄存器和移位寄存器兩大類。數(shù)據(jù)寄存器只能并行送入數(shù)據(jù)，需要時(shí)也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。8.2.3寄存器下頁(yè)上頁(yè)首頁(yè)

寄存器是利用觸發(fā)器置0、置1和不變的功能，把0和1數(shù)據(jù)存入觸發(fā)器中，以Q端的狀態(tài)代表存入的數(shù)據(jù)，例如存入1，Q=1；存入0，Q=0。每個(gè)觸發(fā)器能存放一位二進(jìn)制代碼，存放N位數(shù)據(jù)就應(yīng)具有N個(gè)觸發(fā)器?？刂齐娐返淖饔檬潜ＷC寄存器能正常存放數(shù)據(jù)。下頁(yè)上頁(yè)首頁(yè)1.基本寄存器

圖8-47所示為用D觸發(fā)器構(gòu)成的4位二進(jìn)制數(shù)據(jù)寄存器，當(dāng)接收脈沖CP有效時(shí)只要一拍就完成接收代碼的功能，即能將輸入數(shù)據(jù)D3D2D1D0直接存入觸發(fā)器，變?yōu)椋?/p>

。此后這一狀態(tài)將保持下去，一直到CP的下一個(gè)上升沿到來(lái)為止。這就相當(dāng)于將D3D2D1D04個(gè)數(shù)據(jù)暫時(shí)寄存在這一基本寄存器中。圖8-44用D觸發(fā)器構(gòu)成的4位二進(jìn)制基本寄存器

由于這一電路只需一步操作就能完成數(shù)據(jù)寄存的全過(guò)程，所以稱這種方式為單拍工作方式。而雙拍工作方式是在數(shù)據(jù)存入寄存器之前，必須先進(jìn)行清零工作，把以前存儲(chǔ)的數(shù)據(jù)清除之后，才能進(jìn)行置數(shù)操作。目前應(yīng)用較多的是單拍工作方式。

目前常用的中規(guī)模集成4位基本寄存器主要是由多個(gè)邊沿D觸發(fā)器組成的觸發(fā)型寄存器，如74LS171（4D）、74LS171（6D）、74LS175（4D）、74LS273（8D）等。下頁(yè)上頁(yè)首頁(yè)

圖8-48分別給出集成基本寄存器74LS175的邏輯電路圖和引腳排列圖。圖8-48集成基本寄存器74LS175邏輯電路圖和引腳排列圖

其中RD是異步清零控制端。在往寄存器中寄存數(shù)據(jù)或代碼之前，必須先將寄存器清零,否則有可能出錯(cuò)。1D～4D

是數(shù)據(jù)輸入端,在CP

脈沖上升沿作用下，1D～4D端的數(shù)據(jù)被并行地存入寄存器。輸出數(shù)據(jù)可以并行從1Q～4Q端引出，也可以并行從1～4

端引出反碼輸出。

上面介紹的寄存器只有寄存數(shù)據(jù)或代碼的功能。有時(shí)為了處理數(shù)據(jù)，需要將寄存器中的各位數(shù)據(jù)在移位控制信號(hào)作用下，依次向高位或向低位移動(dòng)1位。具有移位功能的寄存器稱為移位寄存器。下頁(yè)上頁(yè)首頁(yè)2.移位寄存器

移位寄存器和基本寄存器不同，移位寄存器不僅能存儲(chǔ)數(shù)據(jù)，而且具有移位的功能。照數(shù)據(jù)移動(dòng)的方向，可分為單向移位和雙向移位.而單向移位又有左移和右移之分。移位寄存除了接受、存儲(chǔ)、輸出數(shù)據(jù)外，同時(shí)還能將其中寄存器的數(shù)據(jù)按一定方向進(jìn)行移動(dòng)。移位寄存器有單向和雙向移位寄存器之分。下頁(yè)上頁(yè)首頁(yè)

（1）單向移位寄存器

單向移位寄存器只能將寄存的數(shù)據(jù)在相鄰位之間單方向移動(dòng)。按移動(dòng)方向分為左移位寄存器和右移位寄存器兩種類型。圖8-49所示是用邊沿D觸發(fā)器構(gòu)成的單向移位寄存器，其特征為移位寄存器的個(gè)數(shù)決定了存儲(chǔ)單元的個(gè)數(shù)；各個(gè)存儲(chǔ)單元受統(tǒng)一個(gè)時(shí)鐘信號(hào)的控制，即電路工作是同步的，屬于同步時(shí)序電路。圖8-49用邊沿D觸發(fā)器構(gòu)成的單向移位寄存器

假設(shè)各個(gè)觸發(fā)器的起始狀態(tài)均為0，根據(jù)時(shí)序邏輯電路功能分析的步驟，得

時(shí)鐘方程：

驅(qū)動(dòng)方程：

觸發(fā)器特征方程為：

將對(duì)應(yīng)驅(qū)動(dòng)方程分別代入D觸發(fā)器特征方程，進(jìn)行化簡(jiǎn)變換可得狀態(tài)方程：

下頁(yè)上頁(yè)首頁(yè)

根據(jù)假定電路初態(tài)，在某一時(shí)刻電路輸入數(shù)據(jù)D在第一、二、三、四個(gè)CP脈沖時(shí)依次為1、0、1、1，根據(jù)狀態(tài)方程可得到對(duì)應(yīng)的電路輸出D3D2D1D0的變化情況，如表8-21所示。CP輸入數(shù)據(jù)D右移移位寄存器輸出Q3Q2Q1Q0000000111000200100311010411101表8-21右移移位寄存器輸出變化

在確定該時(shí)序電路的邏輯電路功能時(shí)，由時(shí)鐘方程可知該電路是同步電路。

從表8-21可知，在右移移位寄存器電路中，隨著CP脈沖的遞增，觸發(fā)器輸入端依次輸入數(shù)據(jù)D，稱為串行輸入，輸入一個(gè)CP脈沖，數(shù)據(jù)向右移位一位。輸出有兩種方式：數(shù)據(jù)從最右端Q0依次輸出，稱為串行輸出；由Q3Q2Q1Q0端同時(shí)輸出，稱為并行輸出。串行輸出需要經(jīng)過(guò)八個(gè)CP脈沖才能將輸入的四個(gè)數(shù)據(jù)全部輸出，而并行輸出只需四個(gè)CP脈沖。時(shí)序圖如圖8-50所示。下頁(yè)上頁(yè)首頁(yè)下頁(yè)上頁(yè)首頁(yè)圖8-47時(shí)序圖

（2）雙向移位寄存器

以圖8－51中觸發(fā)器FF0、FF1為例，其數(shù)據(jù)輸入端D的邏輯表達(dá)式分別為:

下頁(yè)上頁(yè)首頁(yè)圖8-51D觸發(fā)器構(gòu)成的雙向移位寄存器

當(dāng)S=1時(shí)，D0＝DSR，D1=Q0，即FF0的D0端與右移串行輸入端DSR接通，F(xiàn)F1的D1端與Q0接通，在時(shí)鐘脈沖CP

作用下，由DSR端輸入的數(shù)據(jù)將作右向移位；反之，當(dāng)S=0時(shí)，D0＝Q1

，D1＝Q2，在時(shí)鐘脈沖CP作用下，Q2、Q1的狀態(tài)將作左向移位。同理，可以分析其他兩位觸發(fā)器間的移位情況。當(dāng)S=1時(shí)，數(shù)據(jù)作右向移位；當(dāng)S=0時(shí)，數(shù)據(jù)作左向移位。可實(shí)現(xiàn)串行輸入-串行輸出（由DOR

或DOL

輸出）、串行輸入-并行輸出工作方式（由Q3～Q0

輸出）。下頁(yè)上頁(yè)首頁(yè)3.集成移位寄存器的應(yīng)用

（1）實(shí)現(xiàn)數(shù)據(jù)傳輸方式的轉(zhuǎn)換

在數(shù)字電路中，數(shù)據(jù)的傳送方式有串行和并行兩種，而移位寄存器可實(shí)現(xiàn)數(shù)據(jù)傳送方式的轉(zhuǎn)換。如圖8-52所示，寄存器74LS194既可將串行輸入轉(zhuǎn)換為并行輸出，也可將串行輸入轉(zhuǎn)換為串行輸出。下頁(yè)上頁(yè)首頁(yè)圖8-52串并轉(zhuǎn)換

（2）構(gòu)成移位型計(jì)數(shù)器1）環(huán)形計(jì)數(shù)器

環(huán)形計(jì)數(shù)器是將單向移位寄存器的串行輸入端和串行輸出端相連，構(gòu)成一個(gè)閉合的環(huán)，如圖8-53(a)所示。實(shí)現(xiàn)環(huán)形計(jì)數(shù)器時(shí)，必須設(shè)置適當(dāng)?shù)某鯌B(tài)，假設(shè)電路初態(tài)為0100且輸出Q3Q2Q1Q0端初始狀態(tài)不能完全一致（即不能完全為“1”或“0”），這樣電路才能實(shí)現(xiàn)計(jì)數(shù)，狀態(tài)變化如圖8-53（b）所示。圖8-53環(huán)形計(jì)數(shù)器2）扭環(huán)形計(jì)數(shù)器