數(shù)字電路與邏輯設(shè)計（第四版）課件 第5章 常用時序邏輯電路及 MSI時序電路模塊的應(yīng)用

第5章常用時序邏輯電路及

MSI時序電路模塊的應(yīng)用5.1計數(shù)器5.2寄存器5.3移位寄存器型計數(shù)器

5.1計

數(shù)

器

計數(shù)器的種類很多，根據(jù)它們的不同特點，可以將計數(shù)器分成不同的類型。典型的分類方法有如下幾種；

(1)按計數(shù)器中觸發(fā)器狀態(tài)的更新是否同步可分為同步計數(shù)器和異步計數(shù)器。

(2)按計數(shù)進制可分為二進制計數(shù)器、十進制計數(shù)器和N進制計數(shù)器。

(3)按計數(shù)過程中的增減規(guī)律可以分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。

按照遞增規(guī)律對時鐘脈沖進行計數(shù)的電路，稱為加法計數(shù)器；按照遞減規(guī)律對時鐘脈沖進行計數(shù)的電路，稱為減法計數(shù)器。在控制信號的作用下，既可以按照遞增規(guī)律也可以按照遞減規(guī)律對時鐘脈沖進行計數(shù)的電路，稱為可逆計數(shù)器。

5.1.1同步計數(shù)器

1.同步二進制加法計數(shù)器

按照二進制數(shù)規(guī)律對時鐘脈沖進行遞增計數(shù)的同步電路稱為同步二進制加法計數(shù)器。圖5-1所示電路是由4個下降沿動作的JK觸發(fā)器構(gòu)成的4位同步二進制加法計數(shù)器。

圖5-14位同步二進制加法計數(shù)器

由圖可以分別寫出電路的各方程。

根據(jù)狀態(tài)方程進行計算，列出電路的狀態(tài)轉(zhuǎn)換表，如表5-1所示。

根據(jù)表5-1，畫出狀態(tài)轉(zhuǎn)換圖，如圖5-2所示。圖5-2圖5-1所示4位同步二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖

圖5-3所示是該4位同步二進制加法計數(shù)器的時序圖。圖5-3圖5-1所示4位同步二進制加法計數(shù)器的時序圖

在圖5-1所示電路中，各個JK觸發(fā)器都接成T觸發(fā)器的形式。用T觸發(fā)器構(gòu)造

m

位同步二進制加法計數(shù)器的連接規(guī)律為

2.同步二進制減法計數(shù)器

按照二進制數(shù)規(guī)律對時鐘脈沖進行遞減計數(shù)的同步電路稱為同步二進制減法計數(shù)器。用T觸發(fā)器構(gòu)造m

位同步二進制減法計數(shù)器的連接規(guī)律為

圖5-44位同步二進制減法計數(shù)器

圖5-4所示電路的方程分別如下。

利用狀態(tài)方程進行計算，列出計數(shù)器的狀態(tài)轉(zhuǎn)換表，如表5-2所示。圖5-5所示為該計數(shù)器的狀態(tài)轉(zhuǎn)換圖。

圖5-5-圖5-4所示4位同步二進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換圖

圖5-4所示電路的時序圖如圖5-6所示。圖5-6圖5-4所示4位同步二進制減法計數(shù)器的時序圖

3.同步二進制加/減可逆計數(shù)器

將圖5-1所示的同步二進制加法計數(shù)器和圖5-4所示的同步二進制減法計數(shù)器合并，同時加上加/減控制信號，可以構(gòu)成同步二進制加/減可逆計數(shù)器，如圖5-7所示。

圖5-74位同步二進制加/減可逆計數(shù)器

電路中各個觸發(fā)器的驅(qū)動方程為

輸出方程為

圖5-8為4位同步二進制加/減可逆計數(shù)器的時序圖。圖5-8圖5-7所示4位同步二進制加/減可逆計數(shù)器的時序

4.同步十進制加法計數(shù)器

按照十進制數(shù)規(guī)律對時鐘脈沖進行遞增計數(shù)的同步電路稱為同步十進制加法計數(shù)器。圖5-9所示電路是由四個下降沿動作的JK觸發(fā)器構(gòu)成的同步十進制加法計數(shù)器。

圖5-9同步十進制加法計數(shù)器

由圖5-9可以得到如下方程。

表5-3是電路的狀態(tài)轉(zhuǎn)換表，圖5-10為狀態(tài)轉(zhuǎn)換圖。圖5-11所示是初始狀態(tài)為0000時的時序圖。

圖5-10圖5-9所示同步十進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖

圖5-11圖5-9所示同步十進制加法計數(shù)器的時序圖

5.同步十進制減法計數(shù)器

按照十進制數(shù)規(guī)律對時鐘脈沖進行遞減計數(shù)的同步電路稱為同步十進制減法計數(shù)器。圖5-12所示電路是由4個下降沿動作的JK觸發(fā)器構(gòu)成的同步十進制減法計數(shù)器。

圖5-12同步十進制減法計數(shù)器

由圖可以寫出如下方程。

狀態(tài)方程；

表5-4和圖5-13所示分別為該同步十進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖。當初始狀態(tài)為0000時，時序圖如圖5-14所示。

圖5-13圖5-12所示同步十進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換圖

圖5-14圖5-12所示同步十進制減法計數(shù)器的時序圖

6.同步十進制可逆計數(shù)器

將圖5-9所示的同步十進制加法計數(shù)器和圖5-12所示的同步十進制減法計數(shù)器合并，同時加上加/減控制信號，可以構(gòu)成十進制加/減可逆計數(shù)器，如圖5-15所示。

圖5-15-同步十進制加/減可逆計數(shù)器

圖5-16圖5-15所示同步十進制加/減可逆計數(shù)器的時序圖

5.1.2異步計數(shù)器

1.異步二進制加法計數(shù)器

按照二進制數(shù)規(guī)律對時鐘脈沖進行遞增計數(shù)的異步電路稱為異步二進制加法計數(shù)器。

圖5-17所示電路是由4個下降沿動作的JK觸發(fā)器構(gòu)成的4位異步二進制加法計數(shù)器。

圖5-174位異步二進制加法計數(shù)器

圖5-17所示計數(shù)器的各類方程如下。

由圖5-17中可以看出，只有當CP為下降沿時，Q0才可能變化；只有當Q0

由1變?yōu)?時，Q1

才可能變化；只有當Q1

由1變?yōu)?時，Q2

才可能變化；只有當Q2

由1變?yōu)?時，Q3

才可能變化。因此，愈往后面，觸發(fā)器狀態(tài)發(fā)生變化經(jīng)過的延時愈長。表5-5所示是計數(shù)器的狀態(tài)轉(zhuǎn)換表，表中的時鐘條件欄列出了各個時鐘控制信號有效與否，↓表示下降沿。

該計數(shù)器的狀態(tài)轉(zhuǎn)換圖和時序圖分別如圖5-18和圖5-19所示。在圖5-19中，為了簡單起見，忽略各個觸發(fā)器狀態(tài)變化的延時。可以看到，此時異步二進制加法計數(shù)器的時序圖和圖5-2所示的同步二進制加法計數(shù)器的時序圖相同。實際上，如果考慮延時，兩者的時序圖是有所差別的。

圖5-18圖5-17所示4位異步二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖

圖5-19圖5-17所示4位異步二進制加法計數(shù)器的時序圖

2.異步二進制減法計數(shù)器

按照二進制數(shù)規(guī)律對時鐘脈沖進行遞減計數(shù)的異步電路稱為異步二進制減法計數(shù)器。

圖5-20所示電路是由4個下降沿動作的JK觸發(fā)器構(gòu)成的4位異步二進制減法計數(shù)器。

圖5-204位異步二進制減法計數(shù)器

由圖5-20所示電路，我們可以寫出下列方程。

表5-6所示是該計數(shù)器的狀態(tài)轉(zhuǎn)換表，其狀態(tài)轉(zhuǎn)換圖和時序圖分別如圖5-21和圖5-22所示。

圖5-21圖5-20所示4位異步二進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換圖

3.異步十進制加法計數(shù)器

按照十進制數(shù)規(guī)律對時鐘脈沖進行遞增計數(shù)的異步電路稱為異步十進制加法計數(shù)器。

圖5-23所示電路是由4個下降沿動作的JK觸發(fā)器構(gòu)成的異步十進制加法計數(shù)器。

圖5-22圖5-20所示4位異步二進制減法計數(shù)器的時序圖

圖5-23所示電路的方程如下。

根據(jù)以上方程，可以得出圖5-23所示電路的狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖，分別如表5-7和圖5-24所示。圖5-25所示是其初始狀態(tài)為0000時的時序圖。

圖5-23異步十進制加法計數(shù)器

圖5-24圖5-23所示異步十進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖

圖5-25-圖5-23所示異步十進制加法計數(shù)器的時序圖

4.異步十進制減法計數(shù)器

按照十進制數(shù)規(guī)律對時鐘脈沖進行遞減計數(shù)的異步電路稱為異步十進制減法計數(shù)器。圖5-26所示電路是由4個下降沿動作的JK觸發(fā)器構(gòu)成的異步十進制減法計數(shù)器。

圖5-26異步十進制減法計數(shù)器

表5-8所示是該電路的狀態(tài)轉(zhuǎn)換表；圖5-27所示是它的狀態(tài)轉(zhuǎn)換圖；圖5-28所示是其初始狀態(tài)為0000時的時序圖。

圖5-27圖5-26所示異步十進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換圖

圖5-28圖5-26所示異步十進制減法計數(shù)器的時序圖

5.1.3MSI計數(shù)器模塊及應(yīng)用

1.MSI74163計數(shù)器模塊

74163是中規(guī)模集成4位同步二進制加法計數(shù)器，計數(shù)范圍為0~15。它具有同步置數(shù)、同步清零、保持和二進制加法計數(shù)等邏輯功能。圖5-29(a)和(b)所示分別是它的國標符號和慣用模塊符號，表5-9為它的功能表，圖5-30是它的時序圖。

表5-9741634位同步二進制加法計數(shù)器的功能表

圖5-30741634位同步二進制加法計數(shù)器的時序圖

2.MSI74160計數(shù)器模塊

74160是中規(guī)模集成8421BCD碼同步十進制加法計數(shù)器，計數(shù)范圍為0~9。它具有同步置數(shù)、異步清零、保持和十進制加法計數(shù)等邏輯功能。74160的國標符號和慣用模塊符號分別如圖5-31(a)和(b)所示。

圖5-31741604位同步十進制加法計數(shù)器

表5-10是74160的功能表，它和表5-9所示的74163功能表基本相同。不同之處為；74160是異步清零而74163為同步清零，74160是十進制計數(shù)而74163為二進制計數(shù)。74160的時序圖如圖5-32所示。

圖5-32741604位同步十進制加法計數(shù)器的時序圖

3.MSI74191計數(shù)器模塊

74191是中規(guī)模集成4位單時鐘同步二進制加/減可逆計數(shù)器，計數(shù)范圍為0~15。它具有異步置數(shù)、保持、二進制加法計數(shù)和二進制減法計數(shù)等邏輯功能。圖5-33(a)和(b)所示分別是它的國標符號和慣用模塊符號。

表5-11為74191的功能表，圖5-34是它的時序圖。

圖5-34741914位單時鐘同步二進制加/減可逆計數(shù)器的時序圖

4.用MSI計數(shù)器模塊構(gòu)成任意進制計數(shù)器

利用MSI計數(shù)器模塊的清零端和置數(shù)端，結(jié)合MSI計數(shù)器模塊的串接，可以構(gòu)成任意進制的計數(shù)器。假設(shè)已有N進制的計數(shù)器模塊，要構(gòu)造M進制的計數(shù)器，當N>M時，只用一個MSI計數(shù)器模塊即可；當N<M時，必須要用多個MSI計數(shù)器模塊進行串接。下面分別來討論這兩種情況。

1)已有計數(shù)器的模N大于要構(gòu)造計數(shù)器的模M

【例5.1】

用74163構(gòu)造十五進制加法計數(shù)器。

解74163是具有同步清零和同步置數(shù)功能的4位二進制加法計數(shù)器，它的計數(shù)循環(huán)中包含16個狀態(tài)，因此又稱為十六進制計數(shù)器。用74163構(gòu)造十五進制加法計數(shù)器就是要提前一個狀態(tài)結(jié)束計數(shù)循環(huán)，使狀態(tài)1110的下一個狀態(tài)改為0000而非原來的1111，如圖5-35-所示。

圖5-35十六進制加法轉(zhuǎn)換為十五進制加法的狀態(tài)轉(zhuǎn)換示意圖

【例5.2】

用74160構(gòu)造八進制加法計數(shù)器。

解74160是具有異步清零和同步置數(shù)功能的十進制加法計數(shù)器，它的計數(shù)循環(huán)中包含10個狀態(tài)，因此，用74160構(gòu)造八進制加法計數(shù)器時，要使它提前兩個狀態(tài)結(jié)束計數(shù)循環(huán)，使狀態(tài)0111的下一個狀態(tài)改為0000而非原來的1000，如圖5-37所示。

圖5-37十進制加法轉(zhuǎn)換為八進制加法的狀態(tài)轉(zhuǎn)換示意圖

2)已有計數(shù)器的模N小于要構(gòu)造計數(shù)器的模M

【例5.3】

用74160和74163構(gòu)造一百六十進制計數(shù)器。

解74160的模為10，74163的模是16，兩者的乘積正好為160，因此可以直接將一個74160和一個74163連接起來實現(xiàn)一百六十進制計數(shù)器。連接方法有串行進位和并行進位兩種，分別如圖5-39和圖5-40所示。

圖5-39串行進位連接方式

圖5-40并行進位連接方式

【例5.4】

用74163構(gòu)造二百進制計數(shù)器。

解74163的模為16，將兩片74163連接起來可以構(gòu)成二百五十六進制計數(shù)器。要構(gòu)造二百進制計數(shù)器，必須讓計數(shù)器繞過56個多余的狀態(tài)，使計數(shù)器從全0狀態(tài)開始計數(shù)，即經(jīng)過輸入200個計數(shù)脈沖后，重新回到全0狀態(tài)?？梢圆捎谜w清零或整體置數(shù)方法。由于74163的清零和置數(shù)功能是同步方式的，因此要在計數(shù)199個脈沖后，使兩片計數(shù)器的清零輸入端或置數(shù)輸入端都有效。

圖5-41(a)、(b)所示分別是整體清零法和整體置數(shù)法的電路連接圖。由圖中可知，當計數(shù)器計數(shù)到第199個脈沖時，狀態(tài)為11000111，此時與非門G的輸出變?yōu)榈碗娖?，使清零輸入端或置?shù)輸入端有效。這樣，當下一個脈沖(第200個脈沖)到來時，計數(shù)器被清零或被置數(shù)而重新回到全0狀態(tài)，實現(xiàn)二百進制的計數(shù)功能。

5.MSI計數(shù)器模塊的其他應(yīng)用

MSI計數(shù)器模塊的應(yīng)用非常廣泛，除了能夠構(gòu)成任意模計數(shù)器外，還有很多其他的用途，典型的有分頻器、定時器、并行/串行數(shù)據(jù)轉(zhuǎn)換電路、序列信號發(fā)生器等。

圖5-42所示是一個由三片74160構(gòu)成的分頻電路。如果在CLK輸入端加入頻率為f的脈沖信號，則將在第Ⅰ、Ⅱ、Ⅲ片74160的進位輸出端分別輸出頻率為f/10、f/100、f/1000的脈沖信號。

圖5-42用74160構(gòu)成分頻電路

圖5-43所示是一個由八進制加法計數(shù)器和八選一數(shù)據(jù)選擇器構(gòu)成的并行/串行數(shù)據(jù)轉(zhuǎn)換電路。在數(shù)據(jù)選擇器的數(shù)據(jù)輸入端加入并行數(shù)據(jù)，在CLK信號的控制下，并行數(shù)據(jù)中的各位將按順序一位接一位地從數(shù)據(jù)選擇器的輸出端輸出，轉(zhuǎn)換成串行數(shù)據(jù)，時序圖如圖5-44所示。如果在數(shù)據(jù)選擇器的數(shù)據(jù)輸入端加入固定的數(shù)據(jù)，則在CLK信號的控制下，將在數(shù)據(jù)選擇器的輸出端產(chǎn)生相應(yīng)的序列信號。

圖5-43并行/串行數(shù)據(jù)轉(zhuǎn)換電路

圖5-44圖5-43所示并行/串行數(shù)據(jù)轉(zhuǎn)換電路的時序圖

5.2寄

存

器

寄存器是另一種常用的時序邏輯電路，主要用于對數(shù)據(jù)進行寄存和移位。寄存器可分為兩大類；基本寄存器和移位寄存器。基本寄存器只能寄存數(shù)據(jù)，其特點是；數(shù)據(jù)并行輸入、并行輸出。

5.2.1基本寄存器

圖5-45所示是由4個下降沿觸發(fā)的邊沿D觸發(fā)器構(gòu)成的4位基本寄存器。它的工作原理很簡單；當CP的下降沿到來時，加在D3、D2、D1、D0

上的4位并行數(shù)據(jù)就被送入到4個觸發(fā)器的Q3、Q2、Q1、Q0

輸出端，在下一個CP的下降沿到來之前，這些數(shù)據(jù)一直寄存在輸出端。當CP的下降沿到來時，各個觸發(fā)器的狀態(tài)方程如下；

圖5-454位基本寄存器

5.2.2移位寄存器

1.單向移位寄存器

圖5-46所示為一個4位右移寄存器。圖5-464位右移寄存器

當CP的下降沿到來時，觸發(fā)器的狀態(tài)方程為

圖5-47所示為輸入數(shù)據(jù)1001時寄存器的時序圖。圖5-47圖5-46所示右移寄存器的時序圖

圖5-48所示是一個4位左移寄存器，其工作原理和圖5-46所示的右移寄存器相似。不同之處在于；在圖5-48所示寄存器中，數(shù)據(jù)是逐位左移的；在圖5-46所示寄存器中，數(shù)據(jù)是逐位右移的。

當CP的下降沿到來時，觸發(fā)器的狀態(tài)方程如下；

圖5-484位左移寄存器

在圖5-46和圖5-48所示的移位寄存器中，數(shù)據(jù)都是串行輸入的，既可以串行輸出，也可以并行輸出，可以實現(xiàn)數(shù)據(jù)的串行/并行轉(zhuǎn)換。圖5-49所示是一個數(shù)據(jù)并行輸入、串行輸出的移位寄存器，它可以實現(xiàn)數(shù)據(jù)的并行/串行轉(zhuǎn)換。

圖5-49并入/串出移位寄存器

圖5-50圖5-49所示寄存器的時序圖

2.雙向移位寄存器

圖5-51所示是一個雙向移位寄存器，利用它可以對數(shù)據(jù)進行逐位右移，也可以對數(shù)據(jù)進行逐位左移。圖5-51雙向移位寄存器

當CP的下降沿到來時，觸發(fā)器的狀態(tài)方程為

圖5-52所示為寄存器的時序圖，圖中假設(shè)觸發(fā)器的初始狀態(tài)為0000。圖5-52圖5-51所示寄存器的時序圖

表5-12所示是74164的功能表。當CP的上升沿到來時，74164的狀態(tài)方程為

圖5-54所示是741648位單向移位寄存器的時序圖。圖5-54741648位單向移位寄存器的時序圖

表5-13所示是741944位雙向移位寄存器的功能表。

圖5-56為741944位雙向移位寄存器的時序圖。圖5-56

3.MSI寄存器模塊的應(yīng)用

1)延時控制

利用串行輸入/串行輸出的MSI寄存器模塊可以產(chǎn)生一定數(shù)量的延時。圖5-57(a)所示是由74164構(gòu)成的結(jié)構(gòu)非常簡單的延時電路，時序圖如圖5-57(b)所示。

圖5-57(a)中，數(shù)據(jù)從74164的兩個串行輸入端輸入，從第i個(i=0，1，…，7)輸出端

Qi輸出，需要經(jīng)過i+1個移位脈沖。假設(shè)移位脈沖的周期為T，則輸出的延時為(i+1)T。

2)序列檢測

圖5-58所示是一個由74194雙向移位寄存器構(gòu)成的序列檢測電路。在電路中，74194工作于右移方式，數(shù)據(jù)序列Din由SR端逐位右移輸入，輸出為

只有當Din、Q0、Q1、Q2、Q3

分別為1、1、0、1、1時，輸出Y才為1，因此可以用這一電路檢測序列11011。

圖5-58序列檢測電路

5