《TMS320C3X系列-DSP原理與開發(fā)技術》課件第1章

第1章DSP概述

1.1數(shù)字信號處理概述1.2可編程DSP芯片1.3TI公司DSP芯片的命名規(guī)則1.4DSP系統(tǒng)

本章小結

思考題與習題

1.1數(shù)字信號處理概述

所謂數(shù)字信號處理，就是利用計算機或專用處理設備，以數(shù)字的形式對信號進行分析、采集、合成、變換、濾波、估算、壓縮、識別等加工處理，以便提取有用的信息并進行有效的傳輸與應用。與模擬信號處理相比，數(shù)字信號處理具有精確、靈活、抗干擾能力強、可靠性高、體積小、易于大規(guī)模集成等優(yōu)點。數(shù)字信號處理是以眾多學科為理論基礎的，所涉及的范圍極其廣泛。如在數(shù)學領域中，微積分、概率統(tǒng)計、隨機過程、數(shù)字分析等都是數(shù)字信號處理的基礎。數(shù)字信號處理與網絡理論、信號與系統(tǒng)、控制理論、通信理論、故障診斷等密切相關。近年來，一些新興學科，如人工智能、模式識別、神經網絡等都與數(shù)字信號處理密不可分。可以說，數(shù)字信號處理將許多經典的理論體系作為自己的理論基礎，同時又使自己成為一系列新興學科的理論基礎。數(shù)字信號處理包括算法研究和實現(xiàn)方法兩個方面的內容。

1．算法研究算法研究是指如何以最小的運算量和存儲器的使用量來完成指定任務的分析研究過程。20世紀60年代出現(xiàn)的快速傅里葉變換(FFT)，使數(shù)字信號處理技術發(fā)生了革命性的變化。近幾年來，數(shù)字信號處理的理論和方法得到了迅速的發(fā)展，諸如：語音與圖像的壓縮編碼、識別與鑒別，信號的調制與解調、加密和解密，信道的辨識與均衡，智能天線的智能處理，頻譜分析等各種快速算法都成為研究的熱點，并取得了長足的進步，為各種實時處理的應用提供了算法基礎。

2．實現(xiàn)方法數(shù)字信號處理的實現(xiàn)是指用硬件、軟件或軟硬件相結合的方法來實現(xiàn)各種算法。數(shù)字信號處理的實現(xiàn)一般有以下幾種方法：

(1)在通用計算機(PC)上用軟件(如FORTRAN、C語言)實現(xiàn)。但這種方法速度慢，不適合于實時數(shù)字信號處理，主要用于算法的模擬。

(2)在通用計算機系統(tǒng)中加入專用的加速處理器實現(xiàn)。這種方法可以增強運算能力和提高運算速度，但不適合于嵌入式應用，專用性強，應用受到限制。

(3)用單片機實現(xiàn)。這種方法用于不太復雜的數(shù)字信號處理，不適合于以乘法—累加運算為主的密集型運算。

(4)用通用的可編程DSP芯片實現(xiàn)。這種方法具有可編程性和強大的處理能力，可完成復雜的數(shù)字信號處理，在實時DSP領域中處于主導地位。

(5)用專用的DSP芯片實現(xiàn)。這種方法可用在要求信號處理速度極快的特殊場合，如專用于FFT、數(shù)字濾波、卷積、相關算法的DSP芯片，相應的信號處理算法由內部硬件電路實現(xiàn)，用戶無需編程，但專用性強，應用受到限制。

(6)用基于通用DSP核的ASIC芯片實現(xiàn)。隨著專用集成電路(ApplicationofSpecificIntegratedCircuit，ASIC)的廣泛使用，可以將DSP的功能集成到ASIC中。一般說來，DSP核是通用DSP器件中的CPU部分，再配上用戶所需的存儲器(包括Cache、RAM、ROM、Flash、EPROM)和外設(包括串口、并口、主機接口、DMA、定時器等)組成用戶的ASIC。DSP核概念的提出與技術的發(fā)展，使用戶可將自己的設計，通過DSP廠家的專業(yè)技術來加以實現(xiàn)，從而提高ASIC的水準，并大大縮短產品的上市時間。在上述幾種方法中，(1)的缺點是速度較慢，一般可用于DSP算法的模擬；(2)和(5)的專用性強，應用受到很大的限制，(2)也不便系統(tǒng)的獨立運行；(3)只適用于實現(xiàn)簡單的DSP算法；只有(4)才使數(shù)字信號處理的應用打開了新的局面；(6)是最新發(fā)展起來的技術，具有集成度高、速度快的特點，具有很好的發(fā)展前景。1.2可編程DSP芯片1.2.1DSP芯片的發(fā)展概況

DSP芯片誕生于20世紀70年代末，至今已經得到了突飛猛進的發(fā)展，并經歷了以下三個階段。第一階段，DSP的雛形階段(1980年前后)。在DSP芯片出現(xiàn)之前，數(shù)字信號處理只能依靠通用微處理器(MPU)來完成。由于MPU處理速度較低，難以滿足高速實時處理的要求。1965年庫利(Cooley)和圖基(Tukey)發(fā)表了著名的快速傅里葉變換(FastFourierTransform，F(xiàn)FT)，極大地降低了傅里葉變換的計算量，從而為數(shù)字信號的實時處理奠定了算法的基礎。第二階段，DSP的成熟階段(1990年前后)。這個時期，許多國際上著名的集成電路廠家都相繼推出了自己的DSP產品。如：TI公司的TMS320C20、30、40、50系列，Motorola公司的DSP?5600、9600系列，AT&T公司的DSP32等。這個時期的DSP器件在硬件結構上更適合于數(shù)字信號處理的要求，能進行硬件乘法、硬件FFT變換和單指令濾波處理，其單指令周期為80～100?ns。如TI公司的TMS320C20，它是該公司的第二代DSP器件，采用了CMOS制造工藝，其存儲容量和運算速度成倍提高，為語音處理、圖像硬件處理技術的發(fā)展奠定了基礎。20世紀80年代后期，以TI公司的TMS320C30為代表的第三代DSP芯片問世，伴隨著運算速度的進一步提高，其應用范圍逐步擴大到通信、計算機領域。第三階段，DSP的完善階段(2000年以后)。這一時期各DSP制造商不僅使信號處理能力更加完善，而且使系統(tǒng)開發(fā)更加方便、程序編輯調試更加靈活、功耗進一步降低、成本不斷下降。尤其是各種通用外設集成到片上，大大地提高了數(shù)字信號處理能力。這一時期的DSP運算速度可達到單指令周期10?ns左右，可在Windows環(huán)境下直接用C語言編程，使用方便靈活，使DSP芯片不僅在通信、計算機領域得到了廣泛的應用，而且逐漸滲透到了日常消費領域。1.2.2DSP芯片的特點數(shù)字信號處理不同于普通的科學計算與分析，它強調運算的實時性。因此，DSP除了具備普通微處理器所強調的高速運算和控制能力外，針對實時數(shù)字信號處理的特點，在處理器的結構、指令系統(tǒng)、指令流程上做了很大的改進，其主要特點如下。

1．采用哈佛結構

DSP芯片普遍采用數(shù)據(jù)總線和程序總線分離的哈佛(Harvard)結構或改進的哈佛結構，比傳統(tǒng)處理器的馮·諾依曼(VonNeumann)結構有更快的指令執(zhí)行速度。

1)馮·諾依曼結構馮·諾依曼結構采用單存儲空間，即程序指令和數(shù)據(jù)公用一個存儲空間，使用單一的地址和數(shù)據(jù)總線，取指令和取操作數(shù)都是通過一條總線分時進行的。當進行高速運算時，不但不能同時進行取指令和取操作數(shù)，而且還會造成數(shù)據(jù)傳輸通道的瓶頸現(xiàn)象，其工作速度較慢。圖1.1給出了馮·諾依曼結構。圖1.1馮·諾依曼結構

2)哈佛結構哈佛結構采用雙存儲空間，程序存儲器和數(shù)據(jù)存儲器分開，有各自獨立的程序總線和數(shù)據(jù)總線，可獨立編址和獨立訪問，可對程序和數(shù)據(jù)進行獨立傳輸，使取指令操作、指令執(zhí)行操作、數(shù)據(jù)吞吐并行完成，大大地提高了數(shù)據(jù)處理能力和指令的執(zhí)行速度，非常適合于實時的數(shù)字信號處理。微處理器的哈佛結構如圖1.2所示。圖1.2哈佛結構

3)改進型的哈佛結構改進型的哈佛結構采用雙存儲空間和數(shù)條總線，即一條程序總線和多條數(shù)據(jù)總線。結構如圖1.3所示。其特點如下：

(1)允許在程序空間和數(shù)據(jù)空間之間相互傳送數(shù)據(jù)，使這些數(shù)據(jù)可以由算術運算指令直接調用，增強了芯片的靈活性；

(2)提供了存儲指令的高速緩沖器(Cache)和相應的指令，當重復執(zhí)行這些指令時，只需讀入一次就可連續(xù)使用，不需要再次從程序存儲器中讀出，從而減少了指令執(zhí)行所需要的時間。如：TMS320C6200系列的DSP，整個片內程序存儲器都可以配制成高速緩沖結構。圖1.3改進型的哈佛結構

2．采用多總線結構

DSP芯片都采用多總線結構，可同時進行取指令和多個數(shù)據(jù)存取操作，并由輔助寄存器自動增減地址進行尋址，使CPU在一個機器周期內可多次對程序空間和數(shù)據(jù)空間進行訪問，大大提高了DSP的運行速度。如：TMS320C54x系列內部有P、C、D、E等4組總線，每組總線中都有地址總線和數(shù)據(jù)總線，這樣在一個機器周期內可以完成如下操作：

(1)從程序存儲器中取一條指令；

(2)從數(shù)據(jù)存儲器中讀兩個操作數(shù)；

(3)向數(shù)據(jù)存儲器寫一個操作數(shù)。對于DSP芯片，內部總線是個十分重要的資源，總線越多，可以完成的功能就越復雜。

3．采用流水線技術每條指令都可通過片內多功能單元完成取指、譯碼、取操作數(shù)和執(zhí)行指令等多個步驟，實現(xiàn)多條指令的并行執(zhí)行，從而在不提高系統(tǒng)時鐘頻率的條件下減少每條指令的執(zhí)行時間。其過程如圖1.4所示。圖1.4四級流水線操作過程

4．專用的硬件乘法器在通用的微處理器中算法指令需要多個指令周期，如MCS-51的乘法需要4個周期。相比而言，DSP芯片的特征就是有一個專用的硬件乘法器，乘法可以在一個指令周期內完成，還可以與加法并行進行，即完成一個乘法和一個加法只需一個指令周期。在TMS320C3x系列DSP芯片中，有一個硬件乘法器；在TMS320C6000系列中則有兩個硬件乘法器。

5．采用特殊的DSP指令

DSP芯片的另一個特點是采用特殊的指令，這些特殊的指令進一步提高了DSP芯片的處理能力。比如TMS320C3x主要有三類特殊指令：重復方式、延遲轉移和并行指令。為了實現(xiàn)FFT、卷積等運算，當前的DSP大多在指令系統(tǒng)中設置了“循環(huán)尋址”及“位反轉尋址”，使得在進行這些運算時，其尋址、排序及計算速度極大提高。

6．硬件配置強新一代的DSP芯片具有較強的接口功能，除了具有串行口、DMA控制器、軟件可編程等待狀態(tài)發(fā)生器等片內外設外，還配置中斷處理器、PLL(鎖相環(huán))、片內存儲器、測試接口等單元電路，可以方便地構成一個嵌入式自封閉控制的處理系統(tǒng)。高速數(shù)據(jù)傳輸能力是DSP進行高速實時處理的關鍵之一。新型的DSP大多設置了單獨的DMA總線及其控制器，在不影響或基本不影響DSP處理速度的情況下，進行并行的數(shù)據(jù)傳送，傳送速率可以達到數(shù)百兆字每秒(16位)，但此速率要受片外存儲器速度的限制。1.2.3DSP主要產品簡介在生產通用性DSP的廠家中，最有影響的有AD公司、AT&T公司、Motorola公司、NEC公司和TI(美國德州儀器公司)。各生產廠商的主要產品系列如下：

1．AD公司定點DSP： ADSP21xx系列，16位，40?MIPS浮點DSP： ADSP21xx系列，16位，40?MIPS并行浮點DSP： ADSP2106x系列，32位，40?MIPS超高性能DSP： ADSP21160系列，32位，100?MIPS

2．AT&T公司定點DSP： DSP16系列，16位，40?MIPS浮點DSP： DSP32系列，32位，125?MIPS

3．Motorola公司定點DSP： DSP56000系列，24位，16?MIPS浮點DSP： DSP96000系列，32位，27?MIPS

4．NEC公司定點DSP： PD77Cxx系列，16位

PD770xx系列，16位

PD772xx系列，24位或32位

5．TI公司

TI公司自1982年推出第一款定點DSP芯片以來，相繼推出定點、浮點和多處理器三類運算特性不同的DSP芯片，共發(fā)展了七代產品。其中定點運算單處理器的DSP有七個系列，浮點運算處理器的DSP有三個系列，多處理器的DSP有一個系列。按照DSP的處理速度、運行精度和并行處理能力分類，每一類產品的結構相同，只是片內存儲器和片內外設置不同。定點DSP： TMS320C1x系列，16位，第一代，1982年前后

TMS320C2x系列，16位，第二代，1987年前后

TMS320C5x系列，16位，第五代，1993年

TMS320C54x系列，16位，第七代，1996年

TMS320C24x系列，16位，第七代，1996年

TMS320C6x系列，32位，第七代，1997年

TMS320C55x系列，16位，第七代，2000年(功耗最低)浮點DSP： TMS320C3x系列，32位，第三代，1990年

TMS320C4x系列，32位，第四代，1990年TMS320C67x系列，64位，第七代，1998年(速度最快)多處理器DSP：TMS320C8x系列，32位，第六代，1994年其中，C2x、C24x稱為C2000系列，主要用于數(shù)字控制系統(tǒng)；C54x、C55x稱為C5000系列，主要用于功耗低、便于攜帶的通信終端；C62x、C64x和C67x稱為C6000系列，主要用于高性能的復雜通信系統(tǒng)，如移動通信基站。1.2.4DSP芯片的分類隨著近30年來DSP處理器的發(fā)展，已有各種系列的DSP產品出現(xiàn)在市場上。這些DSP芯片可以有如下三種分類方式。

1．定點與浮點DSP芯片這兩類芯片是按照DSP處理器工作的數(shù)據(jù)格式來分類的。數(shù)據(jù)以定點格式工作的DSP芯片稱為定點DSP芯片。

2．通用DSP芯片與專用DSP芯片這兩類芯片是按照DSP處理器的用途進行分類的。通用型DSP芯片適用于普通的數(shù)字信號處理，TI公司的TMS320系列DSP處理器即為通用DSP芯片。專用DSP芯片是為某些DSP運算專門設計的，特別適用于有某些特點的數(shù)字信號處理運算，如Motorola公司的DSP56200即為專用的DSP芯片。由于專用DSP芯片具備易實現(xiàn)模塊化、易實現(xiàn)流水線操作和多處理器結構，因而其系統(tǒng)設計、測試簡單，具有很好的發(fā)展前景。

3．靜態(tài)DSP芯片與一致性DSP芯片這兩類芯片是按照DSP處理器的工作時鐘和指令類型來分類的。若有多種DSP處理器的指令系統(tǒng)和相應的機器代碼及引腳結構相互兼容，則為一致性DSP芯片，如TI公司的TMS320C1x系列。若DSP處理器在某時鐘頻率內的任何時鐘上，除計算機速度變化以外，沒有性能上的下降，則為靜態(tài)DSP芯片。1.2.5DSP芯片的運算速度和DSP應用系統(tǒng)的運算量

1．DSP芯片的運算速度

DSP芯片的運算速度可以用以下幾種性能指標來衡量。

(1)指令周期：執(zhí)行一條指令所需要的時間，通常以ns為單位。如TMS320LC549-80在主頻為80?MHz時的指令周期為12.5?ns。

(2)?MAC時間：一次乘法和一次加法的時間。大部分DSP芯片可在一個指令周期內完成一次乘法和一次加法操作，如TMS320LC549-80的MAC時間就是12.5?ns。

(3)?FFT執(zhí)行時間：運行一個N點FFT程序所需的時間。由于FFT涉及的運算在數(shù)字信號處理中很有代表性，因此將FFT運算時間作為衡量DSP芯片運算能力的一個指標。

(4)?MIPS：每秒執(zhí)行百萬條指令。如TMS320LC549-80的處理能力為80?MIPS，即每秒可執(zhí)行八千萬條指令。

(5)?MOPS：每秒執(zhí)行百萬次操作。如TMS320C40的運算能力為275?MOPS。

(6)?MFLOPS：每秒執(zhí)行百萬次浮點操作。如TMS320C31在主頻為40?MHz時的處理能力為40?MFLOPS。

(7)?BOPS：每秒執(zhí)行10億次操作。如TMS320C80的處理能力為2?BOPS。

DSP的運算速度和芯片的主頻有關。DSP的最高主頻可以從芯片的型號中獲得，但每個系列不一定相同。下面列出TI公司的四種系列的最高主頻。(1)?C2000系列：

F206 最高主頻20?MHz

C203/C206 最高主頻40?MHz

F24x 最高主頻20?MHz

LF24xx 最高主頻30?MHz

LF24xxA 最高主頻40?MHz

LF28xx 最高主頻150?MHz(2)?C3x系列：

C32PCM60 最高主頻30?MHz

VC33PGE150 最高主頻75?MHz(3)?C5000系列：

VC54xx 最高主頻160?MHz

VC55xx 最高主頻300?MHz(4)?C6000系列：

C62xx 最高主頻300?MHz

C67xx 最高主頻230?MHz

C64xx 最高主頻720?MHz

2．DSP應用系統(tǒng)的運算量

DSP應用系統(tǒng)的運算量是確定選用處理能力為多大的DSP芯片的基礎。運算量小則可以選用處理能力不是很強的DSP芯片，從而可以降低系統(tǒng)的成本。相反，運算量大的DSP系統(tǒng)則必須選用處理能力強的DSP芯片，如果DSP芯片的處理能力達不到系統(tǒng)的要求，則必須用多個DSP芯片并行處理。確定DSP系統(tǒng)的運算量，主要有以下兩種方式：

1)按樣點處理所謂按樣點處理，就是DSP算法對每一個輸入樣點循環(huán)一次。數(shù)字濾波就是這種情況。在數(shù)字濾波中，通常需要對每一個輸入樣點計算一次。

2)按幀處理有些數(shù)字信號處理算法不是每個輸入樣點循環(huán)一次，而是每隔一定時間間隔循環(huán)一次。1.2.6DSP芯片的應用最初的DSP只是一種專門為實時處理大量數(shù)據(jù)而設計的微處理器，但目前它已經在多個不同的領域得到了許多新的應用。在網絡和互聯(lián)網、高速調制解調器、無線通信、語音識別、音頻、視頻、音像產品、機頂盒、汽車、硬盤驅動器、工業(yè)控制和制造、雷達、聲納、地震檢測、生物醫(yī)藥工程、機械振動、遙感遙測、地質勘測、航空航天、電力系統(tǒng)故障檢測、自動化儀器等各行各業(yè)，DSP技術的應用已遍布全球。

TI公司的用戶指南(User’sGuide)概括了數(shù)字信號處理器應用的11個大的領域，如表1.1表1.1TMS320DSP的典型應用1.2.7DSP芯片的現(xiàn)狀和發(fā)展趨勢

1．DSP芯片的現(xiàn)狀

1980年以來，DSP芯片得到了突飛猛進的發(fā)展，主要表現(xiàn)如下：

1)制造工藝改變

1980年采用4?mm的N溝道MOS(NMOS)工藝，而現(xiàn)在則普遍采用亞微米(Micro)CMOS工藝。DSP芯片的引腳數(shù)量從1980年的最多64個增加到現(xiàn)在的200個以上，引腳數(shù)量的增加，意味著結構靈活性的增加，如外部存儲器的擴展和處理器間的通信等；同時設計的外圍電路越來越少，成本、體積和功耗都不斷下降。

2)存儲器容量增大早期的DSP芯片，其片內存儲器只有幾百個單元。目前，片內程序和數(shù)據(jù)存儲器可達到幾十千字，而片外程序存儲器和數(shù)據(jù)存儲器可高達16M?×?48位和40G×40位。

3)運算速度近30年的發(fā)展，使得DSP的指令周期從400?ns縮短到10?ns以下，其相應的速度從2.5?MIPS提高到2000?MIPS以上。

4)高度集成化集濾波、A/D、D/A、ROM、RAM和DSP的內核于一體的模擬混合式DSP芯片已有較大的發(fā)展和應用。

5)運算精度和動態(tài)范圍增大由于輸入信號動態(tài)范圍和迭代算法可能帶來的誤差積累，因此對單片DSP的精度提出了較高的要求。DSP的字長從8位已增加到40位，從而提高了運算精度。同時采用超長指令字(VLIW)結構和高性能的浮點運算，擴大了數(shù)據(jù)處理的動態(tài)范圍。

6)開發(fā)工具進一步完善具有較完善的軟件和硬件開發(fā)工具，如軟件仿真器Simulator、在線仿真器Emulator、C編譯器等，給開發(fā)應用帶來了很大方便。

2．DSP技術的發(fā)展趨勢未來的10年，全球DSP產品將向著高性能、低功耗、加強融合和拓展多種應用的趨勢發(fā)展，DSP芯片將越來越多地滲透到各種電子產品當中，成為各種電子產品尤其是通信類電子產品的技術核心。據(jù)TI公司預測，到2010年，DSP芯片的集成度將會增加11倍，在單個芯片內將能集成5億只晶體管。目前DSP的制造工藝已開始從0.35?mm轉向0.25?mm、0.18?mm、0.10?mm，甚至發(fā)展到0.075?mm或更高的工藝?；ヂ?lián)網是繼計算機時代后全球經濟新的增長點，也是DSP潛在的應用領域。而手機、PDA、MP4、手提電腦等則是設備個性化的典型代表。這些設備的發(fā)展水平取決于DSP的發(fā)展。在新的形勢下，DSP面臨的要求是處理速度更高，性能更多、更加全面，功耗更低，存儲器用量更少。所以DSP技術將會有以下一些發(fā)展趨勢。

1)?DSP的內核結構將進一步改善多通道結構和單指令多重數(shù)據(jù)、特大指令組(VLIM)將在新的高性能處理器中占主導地位，如AD公司的ADSP-2116x。

2)?DSP和微處理器的融合低成本的微處理器(MPU)是一種執(zhí)行智能定向控制任務的通用處理器，它能很好地執(zhí)行智能控制任務，但是對數(shù)字信號的處理功能很差。

3)?DSP和高檔CPU融合大多數(shù)高檔MCU，如Pentium和PowerPC都是含有SIMD指令組的超標量結構，速度很快。LSILogic公司的LSI401Z采用高檔CPU的分支預示和動態(tài)緩沖技術，結構規(guī)范，利于編程，不需要進行指令排隊，使得性能大幅度提高。Intel公司涉足數(shù)據(jù)信號處理器領域將會加快這種融合。

4)?DSP和SOC的融合

SOC(SystemOnChip)是指把一個系統(tǒng)集成在一塊芯片上。這個系統(tǒng)包括DSP和系統(tǒng)接口軟件等。

5)?DSP和FPGA的融合

FPGA是現(xiàn)場可編程門陣列器件。它和DSP集成在一塊芯片上，可實現(xiàn)寬帶信號處理，大大提高信號處理速度。

6)實時操作系統(tǒng)RTOS和DSP的結合最初，DSP系統(tǒng)的開發(fā)者除了開發(fā)需要實時實現(xiàn)的核心算法外，還要自己設計系統(tǒng)軟件框架，作為目標代碼的一部分一起運行。

7)?DSP的并行處理結構為了提高DSP芯片的運算速度，各DSP廠商紛紛在DSP芯片中引入并行機制，主要分為片內并行和片間并行。TI公司的TMS320C8x是一種緊耦合、多指令、多數(shù)據(jù)流的單片多處理器系統(tǒng)。在這個系統(tǒng)中，采用交叉開關結構來代替?zhèn)鹘y(tǒng)的總線互連，使得多處理器并行處理數(shù)據(jù)傳輸?shù)钠款i問題得以緩解。TI公司的另一類高端產品TMS320C6200則通過超長指令字結構(VLIW)來實現(xiàn)并行處理。在CPU內部，多個功能單元并發(fā)工作，共享大型的寄存器堆，由VLIW的長指令來同步各個功能單元并行執(zhí)行各種操作。這兩款DSP芯片均采用片內并行，而AD公司的ADSP2106x和ADSP21160則可以方便地實現(xiàn)多DSP片間的并行處理。

8)功耗降低新一代消費商品和寬帶通信是DSP技術最重要的應用市場，如移動電話、個人醫(yī)療產品等都采用電池供電，并需要有盡可能長的使用時間。DSP芯片是這些產品的核心器件，降低它的功耗可以延長電池的壽命，增加產品的使用時間，減輕電池的重量。1.3TI公司DSP芯片的命名規(guī)則

目前，TI公司生產的DSP芯片有幾十種，均按照一定的規(guī)則對它們命名，了解這種命名規(guī)則有助于用戶選擇器件。這里將以TMS320VC33浮點DSP處理器為例介紹TI公司DSP芯片的命名規(guī)則。表1.2器件級別代號與含義代號含義TMX試驗產品，技術性能參數(shù)不代表最終的性能TMP最終產品，但尚未進行質量和可靠性驗證TMS經過全面檢測的正式產品SMJ軍品級產品，滿足美軍標MIL-STD-883表1.3電壓及集成電路代號及含義表1.4封裝形式代號及含義(一)表1.5封裝形式代號及含義(二)雖然TMS320VC33與TI公司其它DSP的命名規(guī)則相同，但封裝形式局限于144腳的LPQF封裝，封裝代號為PGE，其速度的可選形式有兩種：150和120MFLOPS，供電方式為雙電源：電壓分別為3.3?V和1.8?V，常用的芯片等級為TMS和SMJ兩種。1.4DSP系統(tǒng)

1.4.1DSP系統(tǒng)的構成通常，一個典型的DSP系統(tǒng)應包括抗混疊濾波器、數(shù)據(jù)采集和A/D轉換器、數(shù)字信號處理器、D/A轉換器和低通濾波器等，其組成框圖如圖1.5所示。圖1.5典型的DSP系統(tǒng)組成框圖系統(tǒng)的輸入信號x(t)有各種各樣的形式，可以是語音信號、傳真信號，也可以是視頻信號，還可以是來自電話線的已調數(shù)據(jù)信號。

DSP系統(tǒng)的處理過程：

(1)將輸入信號x(t)進行抗混疊濾波，濾掉高于折疊頻率的分量，以防止信號頻譜的混疊；

(2)經數(shù)據(jù)采樣和A/D轉換器，將濾波后的信號轉換為數(shù)字信號x(n)；

(3)數(shù)字信號處理器對x(n)進行處理，得到數(shù)字信號y(n)；

(4)經D/A轉換器，將y(n)轉換成模擬信號；

(5)經低通濾波器濾除高頻分量，得到平滑的模擬信號y(t)。需要指出的是，DSP系統(tǒng)可以由一個DSP芯片和外圍電路組成，也可以由多個DSP芯片及外圍電路組成，這完全取決于對信號處理的要求。另外，并不是所有的DSP系統(tǒng)都必須包含框圖中所有的部分。例如，語音識別系統(tǒng)的輸出并不是連續(xù)變化的波形，而是識別的結果，如數(shù)字、文字等。1.4.2DSP系統(tǒng)的特點

DSP系統(tǒng)是以數(shù)字信號處理為基礎的，因此具有數(shù)字處理的全部優(yōu)點：

(1)接口方便。DSP系統(tǒng)提供了靈活的接口，可以與其他以現(xiàn)代數(shù)字技術為基礎的系統(tǒng)或設備相互兼容，這樣系統(tǒng)接口所實現(xiàn)的某種功能要比模擬系統(tǒng)與這些系統(tǒng)接口容易得多。

(2)編程方便。DSP系統(tǒng)中的可編程DSP芯片可使設計人員在開發(fā)過程中靈活方便地對軟件進行修改和升級，可以將C語言與匯編語言結合使用。

(3)具有高速性。DSP系統(tǒng)的運行速度較高，最新的DSP芯片運行速度高達10?GIPS以上。

(4)穩(wěn)定性好。DSP系統(tǒng)以數(shù)字處理為基礎，受環(huán)境溫度以及噪聲的影響較小，可靠性高，無器件老化現(xiàn)象。

(5)精度高。16位數(shù)字系統(tǒng)可以達到10-5的精度。

(6)可重復性好。模擬系統(tǒng)的性能受元器件參數(shù)性能影響比較大，而數(shù)字系統(tǒng)基本不受影響，因此數(shù)字系統(tǒng)便于測試、調試和大規(guī)模生產。

(7)集成方便。DSP系統(tǒng)中的數(shù)字部件有高度的規(guī)范性，便于大規(guī)模集成。1.4.3DSP系統(tǒng)設計過程對于一個DSP應用系統(tǒng)，其設計過程如圖1.6所示。圖1.6DSP系統(tǒng)設計流程依據(jù)圖1.6所示設計過程，DSP應用系統(tǒng)的開發(fā)與設計過程可以簡要概括為6個階段：方案設計、算法研究和系統(tǒng)模擬(算法模擬，確定性能指標)、硬件設計、軟件設計、系統(tǒng)調試、性能測試與試驗(系統(tǒng)試驗)。

1．方案設計

(1)應明確所有要解決的問題，對所要完成的任務、系統(tǒng)功能、技術指標、使用條件和環(huán)境、可靠性等有明確的理解，并形成具體的指導性文件和說明書。

(2)根據(jù)任務書、系統(tǒng)功能、技術指標、使用條件和環(huán)境、可靠性等具體的要求，提出可能的實現(xiàn)方案，并對各種不同的方案進行比較，分析不同方案的優(yōu)、缺點，優(yōu)選出最優(yōu)方案。

2．算法模擬，確定性能指標此階段主要是根據(jù)設計任務和設計目標，確定系統(tǒng)的性能指標。首先應根據(jù)系統(tǒng)的要求進行算法仿真和高級語言(如MATLAB)模擬實現(xiàn)，以確定最佳算法。然后根據(jù)算法初步確定相應的參數(shù)。

3．硬件設計通過方案研究，已經確定了系統(tǒng)的基本體制，并已形成了具體的設計指導文件和方案論證報告，在此可開始硬件系統(tǒng)的設計。具體步驟如下：

(1)選擇DSP芯片?；痉桨复_定后，我們對是否需要采用軍品級器件，是否需要浮點芯片，需要的字長是16位還是32位，需要控制引腳的數(shù)目，需要的運行速度、數(shù)據(jù)存儲器的容量大小，是否需要及需要幾路A/D、D/A及其相應的精度、字長等，已經形成了一個比較完整和全面的認識，在此基礎上，再考慮供電電平、速度、接口功能、功耗、體積、開發(fā)環(huán)境、供貨渠道等因素來選擇具體的DSP芯片。

2)設計外圍電路。一般系統(tǒng)中經常用到A/D、D/A、內存、電源、邏輯控制、通信、總線等基本部件。確定這些部件的原則如下：

A/D：根據(jù)采樣頻率、精度來確定A/D型號，是否要求片上自帶采樣保持器、多路選擇器、基準電源等。

D/A：信號頻率、精度是否符合要求，是否需要自帶基準電源、多路選擇器、輸出運放等。內存：包括SRAM、EPROM(EEPROM或Flash)，在TMS320C6000等一些產品中還有SDRAM或SBSRAM。所有這些選型主要是考慮工作頻率、內存容量、字長(是8位，16位，還是32位)、接口方式(是串行，還是并行)、工作電壓(是5?V，還是3.3?V或其它)。邏輯控制：首先是確定用PLD、CPLD，還是用FPGA，其次根據(jù)自己的特長和公司芯片的特點決定采用哪家公司的哪一系列的產品，最后還必須根據(jù)DSP的頻率決定芯片的工作頻率以確定使用的芯片。通信：一般系統(tǒng)都需要有通信功能。首先應根據(jù)通信的速率決定采用的通信方式，如RS232、USB、I2C或并口等，有些DSP已經將USB或I2C功能集成到了芯片內部，另外一些DSP芯片集成了與RS232不同的全雙工高速串口，直接利用DSP芯片已有的通信功能可簡化硬件結構。但通信功能并不能作為選擇DSP的唯一根據(jù)，許多通信功能可以通過DSP以外的外部電路來實現(xiàn)。人機接口：有鍵盤、顯示器等，它們可以通過與單片機的通信來構成，也可以在DSP的基礎上構成，還可以通過CPLD/FPGA直接實現(xiàn)，視情況而定。電源：硬件電路中，各種芯片的供電電壓的選擇，應以所選取DSP的電源電壓為主要依據(jù)來考慮，其目的是盡可能地簡化接口電路，減少器件種類和數(shù)量。有些DSP采用了單-一5?V供電體制。

(3)原理圖設計。在設計原理圖時必須清楚地了解器件的使用方法，對一些關鍵的環(huán)節(jié)有必要采用電路仿真軟件進行必要的仿真。隨著大規(guī)模集成電路和可編程邏輯芯片的發(fā)展，硬件原理圖設計變得越來越容易了，但它依然是DSP系統(tǒng)集成中關鍵的一步。原理圖設計的成功與否是DSP系統(tǒng)能否正常工作的最重要的一個因素。

(4)?PCB圖設計。PCB圖的設計要求DSP系統(tǒng)的設計人員既要熟悉系統(tǒng)工作原理，還要清楚布線工藝和系統(tǒng)結構設計。尤其是對于工作在射頻范圍內的電路系統(tǒng)和含有高速A/D電路的應用場合，布線的結果可能會對電路的性能有很大影響，必要時可以對布線情況進行電磁仿真。但有關的仿真軟件的成本是非常昂貴的，只有在有條件且必要的情況下才開展這一工作。

4．軟件設計完成硬件設計后，就可以全面和系統(tǒng)地設計軟件了。圖1.7給出了軟件設計的過程。由圖可見，源程序可以采用匯編語言、C語言或二者混合編寫。與計算機的匯編語言相比，由于TI公司匯編語言的指令系統(tǒng)比計算機匯編語言的指令系統(tǒng)要簡單一些，而且由于有許多專門為數(shù)字信號處理而設計的指令，因此是比較容易掌握的。與高級語言相比較，使用DSP匯編語言編程時必須熟悉DSP的內部結構和指令系統(tǒng)，尤其是在多DSP并行處理的場合，或在便捷電話、磁盤驅動器等編程空間很小的場合，這對設計高效的DSP軟件是非常重要的。圖1.7軟件設計框圖高級語言(如C語言)的開發(fā)工具在不斷完善。隨著TI公司C語言編譯器、優(yōu)化器的不斷改進，以及第三方(用戶方)的不斷努力，C語言的編譯效率已經得到了很大的提高。在實時性要求高的場合和算法中用匯編語言編程；在實時性要求低的場合用C語言編程。將兩者結合起來，既能保持算法的實時性，又能做到程序的清晰明了。軟件編程的步驟如下：

(1)用匯編語言、C語言或匯編語言和C語言混合編寫源程序，然后把它們轉化成TMS320的匯編語言并送到匯編語言編輯器進行編譯，生成目標文件。

(2)將目標文件送入鏈接器進行鏈接，得到可執(zhí)行文件。

(3)將可執(zhí)行文件調入到調試器(包括軟件仿真、軟件開發(fā)系統(tǒng)、評測模塊、系統(tǒng)仿真器)進行調試，并根據(jù)調試結果對源程序進行反復修改，直到達到正確的結果。

(4)進行代碼轉換，將代碼寫入EEPROM。

5．系統(tǒng)調試軟件設計和仿真完成后，已生成了EPROM可以識別的可執(zhí)行文件格式，在將EPROM插入到電路板之前，要先檢查電路板，包括在不焊接任何器件的情況下，檢測電源和地是否短路，然后再逐步地插入或焊接各種芯片，進行測試，最后將EPROM插入電路板進行脫機或者在不插入EPROM的情況下通過仿真器進行調試，直到達到預期的設計效果為止。在調試的過程中，應詳細記錄調試期間出現(xiàn)的問題，并進行分析和整理，同時記錄針對不同問題所采取的解決措施及解決效果，最后生成系統(tǒng)說明書和操作注意事項。

6．系統(tǒng)試驗對實驗室調試后的軟硬件系統(tǒng)，需要進行各種不同的環(huán)境性能和現(xiàn)場試驗。環(huán)境試驗包括溫度性能試驗、抗沖擊性能試驗、老化試驗、可靠性試驗等。在這些試驗中應根據(jù)試驗結果進行改進，最后才能達到實用化的產品。1.4.4DSP芯片的選擇對于DSP應用系統(tǒng)的設計而言，選擇DSP芯片是非常重要的一個環(huán)節(jié)。只有選定了DSP芯片，才能進一步設計其外圍電路及系統(tǒng)的其它電路?？偟膩碚f，DSP芯片的選擇應根據(jù)實際的應用系統(tǒng)需要而定。由于應用場合、應用目的不盡相同，對DSP芯片的選擇也是不同的。一般來說，選擇DSP芯片時應考慮到如下諸多因素：

(1)