《電子與電工技術(shù)》課件第13章

13.1概述13.2組合邏輯電路的分析與設(shè)計(jì)13.3常用組合邏輯電路及其應(yīng)用13.4組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)實(shí)訓(xùn)七組合邏輯電路的設(shè)計(jì)與測(cè)試小結(jié)習(xí)題

第13章組合邏輯電路數(shù)字電路按邏輯功能可分為兩大類。所謂組合邏輯電路是將門電路按照數(shù)字信號(hào)由輸入至輸出單方向傳遞的工作方式組合起來而構(gòu)成的邏輯電路，這種電路反映的是輸入與輸出之間一一對(duì)應(yīng)的因果關(guān)系。組合電路就是由門電路組合而成的，電路中沒有記憶單元，沒有反饋通路。每一個(gè)輸出變量是全部或部分輸入變量的函數(shù)。組合邏輯電路的組成框圖如圖13－1所示。13.1概述圖13－1組合邏輯電路的組成框圖13.2.1組合邏輯電路的分析

所謂組合邏輯電路的分析就是根據(jù)已知的組合邏輯電路，確定其輸入與輸出之間的邏輯關(guān)系，驗(yàn)證和說明該電路邏輯功能的過程。

(1)根據(jù)給定邏輯電路圖，從電路的輸入到輸出逐級(jí)寫出輸出變量對(duì)應(yīng)輸入變量的邏輯表達(dá)式。

(2)由寫出的邏輯表達(dá)式，經(jīng)化簡(jiǎn)后列出真值表。

(3)從邏輯表達(dá)式或真值表分析出組合邏輯電路的邏輯功能。

以框圖表示該過程如圖13－2所示。13.2組合邏輯電路的分析與設(shè)計(jì)圖13－2組合邏輯電路的分析步驟

【例13－1】

分析圖13－3所示的組合邏輯電路。

解

(1)確定電路輸出邏輯表達(dá)式:

(2)對(duì)獲得的表達(dá)式進(jìn)行化簡(jiǎn)(本例中所得到的輸出邏輯表達(dá)式已經(jīng)是最簡(jiǎn)形式)，得到最簡(jiǎn)輸出邏輯表達(dá)式。

(3)根據(jù)最簡(jiǎn)表達(dá)式列出相應(yīng)真值表，見表13－1。圖13－3組合邏輯電路表13－1真值表圖13－4例13－2電路圖

【例13－2】

分析圖13－4所示電路，指出該電路的邏輯功能。

解

(1)確定電路輸出邏輯表達(dá)式:

(2)對(duì)獲得的表達(dá)式進(jìn)行化簡(jiǎn)(已是最簡(jiǎn)式)。

(3)根據(jù)最簡(jiǎn)表達(dá)式列出相應(yīng)的真值表，見表13－2。表13－2真值表所謂半加器是指能對(duì)兩個(gè)一位二進(jìn)制數(shù)相加而求得和及進(jìn)位的邏輯電路。其中，Ai、Bi分別為兩個(gè)一位二進(jìn)制數(shù)相加的被加數(shù)、加數(shù)，Si為本位和，Ci+1是本位向高位的進(jìn)位。一位半加器的符號(hào)如圖13－5所示。圖13－5半加器邏輯符號(hào)13.2.2組合邏輯電路的設(shè)計(jì)

所謂組合邏輯電路的設(shè)計(jì)，就是根據(jù)給定的實(shí)際邏輯要求，設(shè)計(jì)出實(shí)現(xiàn)該功能的最簡(jiǎn)單邏輯電

路圖。設(shè)計(jì)過程的基本步驟如下：

(1)將文字描述的邏輯命題，轉(zhuǎn)換為真值表。

(2)由真值表寫出邏輯表達(dá)式，并進(jìn)行化簡(jiǎn)。化簡(jiǎn)形式應(yīng)根據(jù)所選門電路而定。

(3)畫出邏輯電路圖。

【例13－3】

在將兩個(gè)多位二進(jìn)制相加時(shí)，除了低位，每一位都應(yīng)考慮來自低位的進(jìn)位。

能對(duì)兩個(gè)一位二進(jìn)制數(shù)相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。試設(shè)計(jì)一個(gè)一位全加器電路。

解

(1)確定真值表。由題意可知，需要三個(gè)輸入變量，兩個(gè)輸出變量。設(shè)Ai、Bi分別為兩個(gè)一位二進(jìn)制數(shù)相加的被加數(shù)、加數(shù)，Ci為低位向本位的進(jìn)位，Si為本位和，Ci+1是本位向高位的進(jìn)位。根據(jù)

其邏輯功能可知，當(dāng)三個(gè)輸入變量Ai、Bi、Ci中有一個(gè)為1或三個(gè)同時(shí)為1時(shí)，輸出Si=1，而當(dāng)三個(gè)變量中有兩個(gè)或兩個(gè)以上同時(shí)為1時(shí)，輸出Ci+1=1，它正好實(shí)現(xiàn)了Ai、Bi、Ci三個(gè)

一位二進(jìn)制數(shù)的加法運(yùn)算功能。可列真值表如表13－3所示。表13－3全加器的真值表

(2)根據(jù)真值表列出邏輯表達(dá)式并化簡(jiǎn)。

(3)根據(jù)最簡(jiǎn)表達(dá)式，畫出邏輯圖如圖13－6所示。圖13－6全加器的邏輯圖及其邏輯符號(hào)要實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)A=A3A2A1A0和B=B3B2B1B0相加，可以由4個(gè)全加器完成,低位全加器的進(jìn)位輸出送至相鄰高位全加器的進(jìn)位輸入端，以此類推。最低位進(jìn)位輸入端接

地，最高位進(jìn)位輸出端作為整個(gè)電路的進(jìn)位輸出端。4位串行進(jìn)位加法器如圖13－7所示。圖13－74位串行進(jìn)位加法器圖13－874LS283集成芯片引腳圖

【例13－4】

試為某倒車系統(tǒng)設(shè)計(jì)一個(gè)報(bào)警控制器，設(shè)車與車后障礙物距離用3位二進(jìn)制數(shù)ABC提供，輸出報(bào)警信號(hào)用綠、黃、紅3個(gè)指示燈表示。當(dāng)距離不小于3m時(shí)，僅

綠指示燈亮；當(dāng)距離移動(dòng)到2m時(shí)，黃指示燈開始亮，綠指示燈仍亮；當(dāng)距離移動(dòng)到不大于1m時(shí)，紅指示燈開始亮，其它燈滅。試用與非門設(shè)計(jì)此報(bào)警器的控制電路。

解

(1)設(shè)綠、黃、紅3個(gè)指示燈分別用Y1、Y2、Y3表示，燈亮?xí)r其值為1，燈滅時(shí)其值為0，根據(jù)邏輯要求列真值表如表13－4所示。表13－4例13－4的真值表

(2)根據(jù)真值表直接可列出Y1，Y2

，Y3的卡諾圖邏輯表達(dá)式，如圖13－9所示。

(3)邏輯圖如圖13－10所示。圖13－9

Y1，Y2

，Y3的卡諾圖圖13－10邏輯圖13.3.1編碼器

編碼器(encoder)是一種常用的組合邏輯電路，用于實(shí)現(xiàn)編碼操作。編碼就是將具體的事物或狀態(tài)轉(zhuǎn)換成所需代碼的過程。能夠?qū)崿F(xiàn)編碼功能的數(shù)字電路稱為編碼器。按照所需編碼的不同特點(diǎn)和要求，編碼器主要分成兩類：普通編碼器和優(yōu)先編碼器。13.3常用組合邏輯電路及其應(yīng)用

1.普通編碼器

所謂普通編碼器，是指電路在某一時(shí)刻只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼，即只能有一個(gè)輸入端有效，存在有效輸入信號(hào)。

【例13－5】

設(shè)計(jì)一個(gè)8－3線普通編碼器。

解

8－3線普通編碼器，即電路具有8個(gè)輸入端，3個(gè)輸出端(23=8)，屬于二進(jìn)制編碼器。用I0~I7表示8路輸入，Y2~Y0表示3路輸出。原則上對(duì)輸入信號(hào)的編碼是任意的，常

用的編碼方式是按照二進(jìn)制數(shù)的順序由小到大進(jìn)行編碼。設(shè)輸入、輸出均為高電平有效，列出8－3線編碼器的真值表如表13－5所示。表13－5例13－5的真值表但是，在8個(gè)輸入變量的28=256個(gè)變量取值組合中，僅用到其中的8個(gè)，其余248個(gè)變量組合均作為無(wú)關(guān)項(xiàng)出現(xiàn)，這樣Y2表達(dá)式可利用無(wú)關(guān)項(xiàng)來化簡(jiǎn)?；?jiǎn)后各輸出的邏輯表達(dá)式為：

用與非門電路實(shí)現(xiàn)邏輯電路，如圖13－11所示。當(dāng)Y2Y1Y0=000時(shí)，表示為I0有效。圖13－11與非門實(shí)現(xiàn)的8－3線普通編碼器

2.優(yōu)先編碼器

當(dāng)有一個(gè)以上的輸入端同時(shí)輸入信號(hào)時(shí)，普通編碼器的輸出編碼會(huì)造成混亂。如8線－3線集成二進(jìn)制優(yōu)先編碼器74LS148、10線－4線集成BCD碼優(yōu)先編碼器74LS147等。

圖13－12給出了8線－3線優(yōu)先編碼器74LS148的邏輯圖。如果不考慮G1、G2、G3構(gòu)成的附加控制電路，則其余的門所構(gòu)成的電路即為優(yōu)先編碼器電路。圖13－128線－3線優(yōu)先編碼器74LS148的邏輯圖這說明只要任何一個(gè)編碼輸入端有低電平信號(hào)輸入，且S=1，有低電平輸出信號(hào)，表示“電路工作，而且有編碼輸入”。

根據(jù)以上三個(gè)方程可以列出表13－6所示的74LS148的功能表。它的輸入和輸出均以低電平作為有效信號(hào)。表13－674LS148優(yōu)先編碼器功能表由表不難看出，在=0電路正常工作狀態(tài)下，允許~當(dāng)中有幾個(gè)輸入端同時(shí)為低電平，即有編碼輸入信號(hào)。

其余可以依次類推。表中出現(xiàn)3種=111的情況，可以用和的不同狀態(tài)加以區(qū)分。將上述電路做成集成電路形式，其實(shí)物圖與管腳分配如圖13－13所示。圖13－1374LS148優(yōu)先編碼器實(shí)物圖與管腳分配圖13.3.2譯碼器

將每一組輸入的二進(jìn)制代碼“翻譯”成為一個(gè)特定的輸出信號(hào)，用來表示該組代碼原來所代表信息的過程稱為譯碼。譯碼是編碼的逆過程。實(shí)現(xiàn)譯碼的電路稱為譯碼器(decoder)。

譯碼器分為通用譯碼器和顯示譯碼器。

1．通用譯碼器

通用譯碼器主要有二進(jìn)制譯碼器和二－十進(jìn)制譯碼器。

1)二進(jìn)制譯碼器

二進(jìn)制譯碼器的輸入端為n個(gè)，輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1(或?yàn)?)，其余全為0(或?yàn)?)。常見的二進(jìn)制譯碼器有2線－4線譯碼器、3線－8線譯碼器、4線－16線譯碼器。集成二進(jìn)制譯碼器74LS138是一個(gè)用TTL與非門構(gòu)成的3線－8線譯碼器。

74LS138的管腳分配圖與邏輯圖見圖13－14。A2、A1、

A0為二進(jìn)制譯碼器的輸入端，為二進(jìn)制譯碼器的輸出端(低電平有效)。74LS138有三個(gè)附加的控制端S1、和。當(dāng)S1=1、=0時(shí)，GS輸出為高電平(S=1)，譯碼器處于工作狀態(tài);否則，譯碼器被禁止，所有的輸出端被封鎖在高電平，如表13－7所示。這三個(gè)控制端也叫做“片選”輸入端，利用片選的作用可以將多片連接起來，以擴(kuò)展譯碼器的功能。圖13－1474LS138管腳分配圖與邏輯功能示意圖表13－73線－8線譯碼器74LS138的功能表

【例13－6】

試用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù)：Y=BC+AC。

解將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非形式:

該函數(shù)有三個(gè)變量，所以選用3線－8線譯碼器74LS138。用一片74LS138加一個(gè)三輸入與非門就可實(shí)現(xiàn)邏輯函數(shù)Y，邏輯圖如圖13－15所示。用兩片74LS138可以擴(kuò)展為4線－16線譯碼器，如圖13－16所示。

圖13－15邏輯圖圖13－16擴(kuò)展4線－16線譯碼器

2)二－十進(jìn)制譯碼器

把二－十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號(hào)的電路，稱為二－十進(jìn)制譯碼器。二－十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼(BCD碼)，分別用A3、A2、A1、A0表示；

輸出的是與10個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的10個(gè)信號(hào)，用表示，如表13－8所示。由于二－十進(jìn)制譯碼器有4根輸入線，10根輸出線，因此又稱為4線－10線譯碼器。表13－8二－十譯碼器74LS42的真值表圖13－17集成8421BCD碼譯碼器管腳分配圖

2.顯示譯碼器

在數(shù)字系統(tǒng)中，常常需要將數(shù)字、字母、符號(hào)等直觀地顯示出來，供人們讀取或監(jiān)視系統(tǒng)的工作情況。實(shí)際工作中，顯示電路通常由譯碼器、驅(qū)動(dòng)器和顯示器等部分組成。能夠顯示數(shù)字、字母或符號(hào)的器件稱為數(shù)字顯示器。

1)LED七段數(shù)字顯示器

LED七段數(shù)字顯示器就是將七個(gè)發(fā)光二極管(加小數(shù)點(diǎn)為八個(gè))按一定的方式排列起來，七段a、b、c、d、e、f、g(小數(shù)點(diǎn)h)各對(duì)應(yīng)一個(gè)發(fā)光二極管，利用不同發(fā)光段的組合，顯示不同的阿拉伯?dāng)?shù)字，如圖13－18所示。按內(nèi)部連接方式不同，七段數(shù)字顯示器分為共陰極和共陽(yáng)極。

七段數(shù)字顯示器發(fā)光段組合圖如圖13－19所示。圖13－18LED七段數(shù)字顯示器圖13－19七段數(shù)字顯示器發(fā)光段組合圖作輸出端使用時(shí)，受控于RBI。當(dāng)RBI=0，輸入為0的二進(jìn)制碼0000時(shí)，RBO=0，用以指示該片正處于滅零狀態(tài)。所以，RBO

又稱為滅零輸出端。

將BI/RBO和RBI配合使用，可以實(shí)現(xiàn)多位數(shù)顯示時(shí)的“無(wú)效0消隱”功能。

74LS48輸入信號(hào)應(yīng)為8421BCD碼。若輸入非法碼1010~1110，則輸出顯示穩(wěn)定的非數(shù)字符號(hào)；輸入1111時(shí)，輸出全暗。圖13－2074LS48的管腳排列圖及其譯碼顯示電路13.3.3數(shù)據(jù)選擇器和數(shù)據(jù)分配器

1．?dāng)?shù)據(jù)選擇器

數(shù)據(jù)選擇器是指按地址碼的要求從多路輸入信號(hào)(數(shù)據(jù))中選擇其中一路輸出的邏輯電路。圖13－21所示為四選一數(shù)據(jù)選擇器的原理圖及邏輯電路圖，有四路數(shù)據(jù)D0～D3，通過選擇控制信號(hào)A1、A0(地址碼2位，共有22=4種不同的組合，每一種組合可選擇對(duì)應(yīng)的一路輸入數(shù)據(jù)輸出)從四路數(shù)據(jù)中選中某一路數(shù)據(jù)送至輸出端Y。圖13－21四選一數(shù)據(jù)選擇器的原理圖與邏輯電路圖一個(gè)n個(gè)地址端的數(shù)據(jù)選擇器，具有2n個(gè)數(shù)據(jù)選擇功能。

1)雙四選一數(shù)據(jù)選擇器74LS153

所謂雙四選一數(shù)據(jù)選擇器就是在一塊集成芯片上有兩個(gè)四選一數(shù)據(jù)選擇器。74LS153集成芯片管腳分配如圖13－22所示，功能如表13－9所示。圖13－2274LS153管腳分配圖為兩個(gè)獨(dú)立的使能端；A1、A0為公用的地址輸入端；1D0～1D3和2D0～2D3分別為兩個(gè)四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端；1Y、2Y為兩個(gè)輸出端。

(1)當(dāng)使能端＝1時(shí)，多路開關(guān)被禁止，無(wú)輸出，Y=0。

(2)當(dāng)使能端＝0時(shí)，多路開關(guān)正常工作，根據(jù)地址碼A1、A0的狀態(tài)，將相應(yīng)的數(shù)據(jù)D0～D3送到輸出端Y。

表13－974LS153功能表

2)八選一數(shù)據(jù)選擇器74LS151

74LS151是一種典型的集成八選一數(shù)據(jù)選擇器，圖13－23所示是74LS151的引腳排列圖。它有三個(gè)地址端A2A1A0?？蛇x擇D0～D7八路數(shù)據(jù)，具有兩個(gè)輸出端Y和。其功能

如表13－10所示。圖13－2374LS151管腳分配圖表13－1074LS151的功能表

【例13－7】

試用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)：Y=。

解采用八選一數(shù)據(jù)選擇器74LS151可實(shí)現(xiàn)任意三輸入變量的組合邏輯函數(shù)。

首先求出F的最小項(xiàng)表達(dá)式。將F填入卡諾圖，如圖13－24所示，根據(jù)卡諾圖可得：

Y(A,B,C)=∑m(2,3,4,5,7)圖13－24例13－7卡諾圖當(dāng)采用八選一數(shù)據(jù)選擇器時(shí)，有

對(duì)比以上兩式，要使兩個(gè)Y

完全相等，需令A(yù)2=A，A1=B，A0=C，且令D2=D3=D4=D5=D7=1，D0=D1=D6=0。用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)F的邏輯圖如圖13－25所示。圖13－25例13－7邏輯圖

2.數(shù)據(jù)分配器

在數(shù)據(jù)傳輸過程中，有時(shí)需要將某一路數(shù)據(jù)分配到多路裝置中去，能夠完成這種功能的電路稱為數(shù)據(jù)分配器。根據(jù)輸出的個(gè)數(shù)不同，數(shù)據(jù)分配器可分為四路分配器、八路分配器等。

數(shù)據(jù)分配器實(shí)際上是譯碼器的特殊應(yīng)用，帶有使能端的譯碼器都具有數(shù)據(jù)分配器的功能。

在實(shí)際使用時(shí)，數(shù)據(jù)選擇器和分配器配合使用，可以構(gòu)成一個(gè)典型的串行數(shù)據(jù)傳送總

線系統(tǒng)，如圖13－26所示。圖13－26串行數(shù)據(jù)傳送總線系統(tǒng)13.3.4數(shù)值比較器

在各種數(shù)字系統(tǒng)尤其是在計(jì)算機(jī)中，經(jīng)常需要對(duì)兩個(gè)二進(jìn)制數(shù)進(jìn)行大小判別，然后根據(jù)判別結(jié)果轉(zhuǎn)向執(zhí)行某種操作。用來完成兩個(gè)二進(jìn)制數(shù)的大小比較的邏輯電路稱為數(shù)值比較

器，簡(jiǎn)稱比較器。在數(shù)字電路中，數(shù)值比較器的輸入是要進(jìn)行比較的兩個(gè)二進(jìn)制數(shù)，輸出是比較的結(jié)果。

1．一位數(shù)值比較器

當(dāng)兩個(gè)一位二進(jìn)制數(shù)A和B比較時(shí)，其結(jié)果有以下三種情況：A>B、A=B和A<B，比較結(jié)果分別用Y

(A>B)、Y(A=B)和Y(A<B)表示。設(shè)A>B時(shí)，Y

(A>B)=1；A=B時(shí)，Y

(A=B)=1；A<B時(shí)，Y

(A<B)=1。由此可列出如表13－11所示的數(shù)值比較器的真值表。表13－11一位數(shù)值比較器的真值表根據(jù)真值表可寫出邏輯函數(shù)表達(dá)式為

根據(jù)上式可畫出如圖13－27所示的一位數(shù)值比較器的邏輯圖。圖13－27一位數(shù)值比較器邏輯圖

2．集成數(shù)值比較器

74LS8是4位數(shù)值比較器，A>B、A=B和A<B是比較結(jié)果輸出端，擴(kuò)展輸入a>b、a=b和a<b表示低4位比較的結(jié)果輸入，是為了擴(kuò)大比較器的功能設(shè)置的。只比較兩個(gè)四位二進(jìn)制數(shù)時(shí)，將擴(kuò)展端a>b和a<b接低電平，a=b接高電平；當(dāng)比較兩個(gè)四位以上八位以下的二進(jìn)制數(shù)時(shí)，應(yīng)先比較兩個(gè)高4位的二進(jìn)制數(shù)，在高位數(shù)相等時(shí)，才能比較低4位數(shù)。用74LS85構(gòu)成的7位二進(jìn)制數(shù)并行比較器如圖13－28所示。圖13－2874LS85的符號(hào)圖及74LS85構(gòu)成的7位二進(jìn)制數(shù)比較器

1．競(jìng)爭(zhēng)與冒險(xiǎn)

前面分析組合邏輯電路的功能時(shí)，都假定輸入信號(hào)是在理想的情況下進(jìn)行的，即把所有的邏輯門都看成是理想的開關(guān)器件，認(rèn)為電路中的連線及邏輯門都沒有延遲，電路中有多個(gè)輸入信號(hào)發(fā)生變化時(shí)，都是同時(shí)在瞬間完成的。13.4組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)在組合電路中，某一輸入變量經(jīng)不同途徑傳輸后，到達(dá)電路中某一會(huì)合點(diǎn)的時(shí)間有先有后，這種現(xiàn)象稱為競(jìng)爭(zhēng)。由于競(jìng)爭(zhēng)而使電路輸出發(fā)生瞬時(shí)錯(cuò)誤的現(xiàn)象稱為冒險(xiǎn)。例如，當(dāng)邏輯函數(shù)中有Y=X

形式出現(xiàn)時(shí)，就會(huì)產(chǎn)生低電平窄脈沖，這種冒險(xiǎn)稱為“0”型冒險(xiǎn)，如圖13－29(a)所示。

圖13－29競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象

2．競(jìng)爭(zhēng)與冒險(xiǎn)的識(shí)別

(1)代數(shù)法。當(dāng)函數(shù)表達(dá)式在一定條件下可以簡(jiǎn)化成Y=X

或Y=X+的形式時(shí)，X的變化可能引起冒險(xiǎn)現(xiàn)象。

(2)卡諾圖法。如果兩圈相切，而相切處又未被其它圈包圍，則有可能發(fā)生冒險(xiǎn)現(xiàn)象，如圖13－30(a)所示。

(3)實(shí)驗(yàn)法。兩個(gè)以上的輸入變量同時(shí)變化引起的功能冒險(xiǎn)難以用上述方法判斷，因而發(fā)現(xiàn)冒險(xiǎn)現(xiàn)象最有效的方法是實(shí)驗(yàn)。

3．冒險(xiǎn)現(xiàn)象的消除

(1)加濾波電容，消除毛刺的影響。因?yàn)檎}沖一般是幾十納秒，所以在輸出端與地之間接入一個(gè)幾百皮法的電容，就可把窄脈沖吸收掉。

(2)增加冗余項(xiàng)消除邏輯冒險(xiǎn)。只要在其卡諾圖上兩圈相切處加一個(gè)圈(如圖13－30所示)就可消除邏輯冒險(xiǎn)。這樣，函數(shù)表達(dá)式變?yōu)镕=A

+BC+AC，即增加了一個(gè)冗余項(xiàng)。冗余項(xiàng)是簡(jiǎn)化函數(shù)時(shí)應(yīng)舍棄的多余項(xiàng)，但為了電路工作可靠又需加上它。圖13－30用卡諾圖識(shí)別和消除邏輯冒險(xiǎn)一、實(shí)訓(xùn)目的

(1)學(xué)會(huì)組合邏輯電路的設(shè)計(jì)方法。

(2)熟悉74系列通用邏輯芯片的功能。

(3)學(xué)會(huì)數(shù)字電路的調(diào)試方法。實(shí)訓(xùn)七組合邏輯電路的設(shè)計(jì)與測(cè)試實(shí)訓(xùn)二、實(shí)訓(xùn)要點(diǎn)

根據(jù)設(shè)計(jì)任務(wù)的要求建立輸入、輸出變量，并列出真值表。然后用邏輯代數(shù)或卡諾圖化簡(jiǎn)法求出簡(jiǎn)化的邏輯表達(dá)式，并按實(shí)際選用邏輯門的類型修改邏輯表達(dá)式。根據(jù)簡(jiǎn)化后的邏輯表達(dá)式畫出邏輯圖，用標(biāo)準(zhǔn)器件構(gòu)成邏輯電路。最后，用實(shí)驗(yàn)來驗(yàn)證設(shè)計(jì)的正確性。三、設(shè)備及儀表四、實(shí)驗(yàn)內(nèi)容、方法及步驟

(1)分析設(shè)計(jì)要求，列出真值表。設(shè)A、B、C分別代表裝在門口、大廳、臥室的三個(gè)開關(guān)，規(guī)定開關(guān)向上為1，開關(guān)向下為0；照明燈用Y代表，燈亮為1，燈暗為0。根據(jù)題

意列出真值表如表13－12所示。表13－12照明電路真值表圖13－31照明電路邏輯圖

(4)根據(jù)輸出邏輯函數(shù)畫出邏輯圖，如圖13－31所示。(5)在實(shí)驗(yàn)箱上搭建電路。將輸入變量A、B、C分別接到數(shù)字邏輯開關(guān)S1、S2、S3接線端上，在合適的位置選取一個(gè)14P插座，按定位標(biāo)記插好2輸入4異或門74LS86(見圖13－32)集成芯片，輸出端Y接邏輯電平顯示器的一個(gè)顯示插口。將VCC和“地”分別接到實(shí)驗(yàn)箱的+5V與“地”的接線柱上。檢查無(wú)誤后接通電源。

(6)將輸入變量A、B、C的狀態(tài)按表13－12所示的要求變化，觀察“電位顯示”輸出端的變化，驗(yàn)證所設(shè)計(jì)的邏輯電路是否符合要求。圖13－3274LS86引腳排列圖五、選做實(shí)訓(xùn)

(1)設(shè)計(jì)一個(gè)三人(用A、B、C代表)表決電路。要求A具有否決權(quán)，即當(dāng)表決某個(gè)提案時(shí)，多數(shù)人同意且A也同意時(shí)，提案通過。用與非門實(shí)現(xiàn)。

(2)設(shè)計(jì)一個(gè)一位全加器，要求用異或門、與門、或門組成。

(3)接線如圖13－20所示，是用74LS48驅(qū)動(dòng)BS201LED顯示器的連線圖，按圖接好電路后，在K1~K4端分別輸入0000~1001(十進(jìn)制的0~9)，驗(yàn)證數(shù)碼管的顯示字符是否與

輸入相符。總結(jié)74LS48的邏輯功能。六、實(shí)訓(xùn)小結(jié)

(1)列寫選做實(shí)訓(xùn)的設(shè)計(jì)過程，畫出設(shè)計(jì)的電路圖。

(2)對(duì)所設(shè)計(jì)的電路進(jìn)行實(shí)驗(yàn)測(cè)試，記錄測(cè)試結(jié)果。

(1)組合邏輯電路的特點(diǎn)是，電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無(wú)關(guān)。組合電路是由門電路組合而成的，電路中沒有記憶單元，沒有反饋通路。

(2)組合邏輯電路的分析步驟為：寫出各輸出端的邏輯表達(dá)式→化簡(jiǎn)和變換邏輯表達(dá)式→列出真值表→確定功能。

(3)組合邏輯電路的設(shè)計(jì)步驟為：根據(jù)設(shè)計(jì)要求列出真值表→寫出邏輯表達(dá)式(或填寫卡諾圖)→邏輯化簡(jiǎn)和變換→畫出邏輯圖。小結(jié)

(4)編碼器和譯碼器的功能相反，都設(shè)有使能控制端，便于多片連接擴(kuò)展；數(shù)字比較器用來比較數(shù)的大??；加法器用來實(shí)現(xiàn)算術(shù)運(yùn)算。上述組合邏輯器件除了具有其基本功能外，還可用來設(shè)計(jì)組合邏輯電路。應(yīng)用中規(guī)模組合邏輯器件進(jìn)行組合邏輯電路設(shè)計(jì)的一般原則是：使用MSI芯片的個(gè)數(shù)和品種型號(hào)最少，芯片之間的連線最少。

(5)用MSI芯片設(shè)計(jì)組合邏輯電路最簡(jiǎn)單和最常用的方法是，用數(shù)據(jù)選擇器設(shè)計(jì)多輸入、單輸出的邏輯函數(shù)；用二進(jìn)制譯碼器設(shè)計(jì)多輸入、多輸出的邏輯函數(shù)。13－1填空題：

(1)編碼是指

。譯碼是指

。

(2)數(shù)據(jù)選擇器的功能是

。分配器的功能是

(3)半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共

接法和共

接法。

(4)對(duì)于共陽(yáng)極接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用

電平驅(qū)動(dòng)的七段顯示譯碼器。

(5)消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有

、

、

等。習(xí)題13－2選擇題：

(1)下列各函數(shù)等式中無(wú)冒險(xiǎn)現(xiàn)象的函數(shù)式有

。

A.

B.

C.

D.

(2)若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為

位。

A.5B.6

C.10D.50

(3)用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=A1A0+

A0，應(yīng)使

。

A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3