《電路與電子技術(shù)》課件第10章

P10M1觸發(fā)器邏輯功能的測試P10M2簡單計數(shù)器電路的測試P10M3時鐘信號產(chǎn)生電路的測試思考與練習

在日常生活中，時常用到計數(shù)器，例如電梯，每上一層樓,計數(shù)器就要加1，每下一層樓，計數(shù)器就要減1。本項目通過對常用觸發(fā)器電路和簡單計數(shù)器電路的測試，從中學習D觸發(fā)器和JK觸發(fā)器的基本特性，了解同步時序邏輯電路的特點，掌握同步時序邏輯電路的分析方法，了解數(shù)字電路中脈沖信號(時鐘信號)產(chǎn)生的方法。項目任務(wù)書MNL1觸發(fā)器概述

數(shù)字電路分為組合邏輯電路和時序邏輯電路兩大類。組合邏輯電路的特點是，任一時刻電路的輸出信號只取決于當前的輸入信號。時序邏輯電路的特點是，任一時刻電路的輸出信號不僅取決于當前的輸入信號，而且還與電路原來的狀態(tài)有關(guān)，相當于在組合邏輯的輸入端加了一個反饋信號，在電路中有一個存儲電路，該存儲電路可以將輸出的信號保持住。圖10-1-1是時序邏輯電路的構(gòu)成框圖。P10M1觸發(fā)器邏輯功能的測試圖10-1-1時序電路構(gòu)成框圖圖10-1-1中的存儲電路是由觸發(fā)器電路構(gòu)成的，也就是說,觸發(fā)器電路是構(gòu)成存儲電路的基本元件。觸發(fā)器的類型和種類很多，常用的分類方式為：

(1)根據(jù)邏輯功能的不同來分類，觸發(fā)器可分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器和T′觸發(fā)器。

(2)根據(jù)觸發(fā)方式的不同來分類，觸發(fā)器可分為電平觸發(fā)器、鐘控觸發(fā)器和邊沿觸發(fā)器。

(3)根據(jù)電路結(jié)構(gòu)的不同來分類，觸發(fā)器可分為基本RS觸發(fā)器和鐘控觸發(fā)器。觸發(fā)器狀態(tài)的改變受外界觸發(fā)信號的控制，不同的結(jié)構(gòu)形式有不同的觸發(fā)方式。觸發(fā)方式大致分為電平觸發(fā)方式和脈沖邊沿觸發(fā)方式。

常用的觸發(fā)器電路有基本RS觸發(fā)器、D觸發(fā)器和JK觸發(fā)器。

本模塊主要學習基本RS觸發(fā)器、邊沿D觸發(fā)器和邊沿JK觸發(fā)器。測試工作任務(wù)書MNL2基本RS觸發(fā)器

1.基本RS觸發(fā)器的邏輯功能

基本RS觸發(fā)器的邏輯電路圖如圖10-1-3(a)所示，邏輯符號如圖10-1-3(b)所示。電路由兩個與非門交叉連接而成，和是兩個輸入端，分別稱為復(fù)位端和置位端，或者稱為置“0”端和置“1”端。Q和為兩個互補的輸出端，正常情況下，Q和的狀態(tài)相反，是一種互補的邏輯狀態(tài)。在觸發(fā)器電路中，一般規(guī)定Q的狀態(tài)代表觸發(fā)器的狀態(tài)，把Q=1,

=0的狀態(tài)稱為觸發(fā)器的1狀態(tài)，把Q=0,

=1的狀態(tài)稱為觸發(fā)器的0狀態(tài)。圖10-1-3基本RS觸發(fā)器從圖10-1-3(a)及MNC10-1可以看出：

(1)當=0,

=1時，無論觸發(fā)器原來的狀態(tài)是什么，與非門G2的輸出為1，所以=1，這樣與非門G1的輸入都為高電平，其輸出為低電平，則Q=0。觸發(fā)器此時為置0狀態(tài)。

(2)當=1,

=0時，由于電路的對稱性，此時，Q=1,

=0。觸發(fā)器為置1狀態(tài)。

(3)當=1,

=1時，觸發(fā)器保持原來的狀態(tài)不變。當原來的狀態(tài)為0時，則Q=0反饋到G2的輸入端，使得=1。

=1又反饋G1的輸入端，=1,使得G1的輸出為0，即Q=0，使得觸發(fā)器維持0狀態(tài)不變。當原來觸發(fā)器的狀態(tài)為1時，同理，觸發(fā)器仍然保持1狀態(tài)不變。此時，觸發(fā)器處于保持狀態(tài)。

(4)當=0,

=0時，此時，與非門G1和G2的輸入端皆有一個為0電平，輸出Q=

=1。由此破壞了觸發(fā)器的輸出Q和應(yīng)為互補的邏輯關(guān)系,稱這樣的狀態(tài)為不允許狀態(tài)。從以上分析可以看出：基本RS觸發(fā)器的輸出狀態(tài)隨輸入狀態(tài)的變化而變化，是由觸發(fā)器直接以電平的方式觸發(fā)改變觸發(fā)器狀態(tài)的。該方式為直接低電平觸發(fā)方式,而邏輯符號中輸入端靠近矩形框處的小圈圈表明它是用低電平觸發(fā)的。在觸發(fā)器電路中，用Qn表示觸發(fā)器原來所處的狀態(tài)，稱為現(xiàn)態(tài);用Qn+1表示在、輸入信號觸發(fā)下觸發(fā)器的新狀態(tài)，稱為次態(tài)。將觸發(fā)器的輸入、現(xiàn)態(tài)、次態(tài)列在表中，稱為觸發(fā)器的功能真值表，見表10-1-1。表10-1-1RS觸發(fā)器的功能真值表根據(jù)RS觸發(fā)器狀態(tài)表，寫出RS觸發(fā)器的狀態(tài)方程為

Qn+1=

+

·Qn

其約束條件為：=1。

就是說,和不能同時為0。

狀態(tài)方程又稱為特征方程，它是以邏輯表達式的形式表示觸發(fā)信號作用下次態(tài)Qn+1和現(xiàn)態(tài)Qn與輸入信號之間的關(guān)系。

2．RS觸發(fā)器的應(yīng)用——消抖動開關(guān)電路

基本RS觸發(fā)器電路簡單，具有廣泛的用途。圖10-1-5(a)是在時序電路中廣泛應(yīng)用的消抖動開關(guān)電路。

通常使用的開關(guān)一般是由機械接觸實現(xiàn)開關(guān)的閉合和斷開，由于機械觸點存在彈性，這就決定了當它閉合時會產(chǎn)生反彈的問題，反映在電信號上是將產(chǎn)生不規(guī)則的脈沖信號，如圖10-1-5(b)所示。圖10-1-4RS觸發(fā)器的狀態(tài)表圖10-1-5消抖動開關(guān)電路消抖動電路的工作原理如下：當開關(guān)向下時，為高電平，通過開關(guān)觸點接地，但由于機械觸點存在著抖動現(xiàn)象，端不是一個穩(wěn)定的低電平，而是有一段時高時低的不規(guī)則脈沖出現(xiàn)。但當開關(guān)打下的瞬間，為低電平，此時=1，=0，觸發(fā)器置“1”，輸出Q=1。由于開關(guān)的抖動使得開關(guān)可能又迅速地彈起，此刻立刻變?yōu)楦唠娖剑?/p>

=1，=1，此時刻觸發(fā)器為保持狀態(tài)，保持前一時刻的輸出高電平狀態(tài)，即Q=1。所以,盡管由于輸入開關(guān)的機械抖動使電信號產(chǎn)生了不穩(wěn)定的脈沖，但輸出波形卻是穩(wěn)定的無瞬時抖動的脈沖信號。MNL3邊沿D觸發(fā)器

1.邊沿D觸發(fā)器的邏輯符號

邊沿D觸發(fā)器的邏輯符號如圖10-1-6所示。圖10-1-6邊沿D觸發(fā)器的邏輯符號如圖10-1-6(a)所示，邊沿D觸發(fā)器有一個輸入端1D，一個時鐘信號輸入端CI，兩個互補輸出端Q、。邊沿D觸發(fā)器的輸出狀態(tài)不僅與輸入信號D的當前狀態(tài)及CP時鐘信號的有效邊沿(上升沿或下降沿)有關(guān)，還與CP脈沖到來之前的電路狀態(tài)有關(guān)。如前所述,通常把CP脈沖作用之前觸發(fā)器的輸出狀態(tài)稱為現(xiàn)態(tài)，記為Qn(

)，把CP時鐘作用之后觸發(fā)器的輸出狀態(tài)稱為次態(tài)，記為Qn+1(

)。在圖10-1-6(a)中，其觸發(fā)有效邊沿為上升沿(CI端沒有小圈圈)，也就是說,觸發(fā)器的輸出狀態(tài)在CP脈沖的上升沿才會變化。圖10-1-6(c)中，其觸發(fā)有效邊沿為下降沿(CI端有小圈圈)，即觸發(fā)器的輸出狀態(tài)在CP脈沖的下降沿才會發(fā)生變化。圖10-1-6(b)所示邊沿D觸發(fā)器中，其觸發(fā)有效邊沿為上升沿觸發(fā)，它比圖10-1-6(a)的D觸發(fā)器多了兩個輸入端——

和端，稱和端分別為置0端(復(fù)位端)和置1端(置位端)。圖10-1-6(d)所示也是具有置0端和置1端的邊沿Ｄ觸發(fā)器，它的有效觸發(fā)邊沿為下降沿。

2.集成邊沿D觸發(fā)器74LS74

74LS74為單輸入端的雙D觸發(fā)器,一個芯片中封裝著兩個相同的D觸發(fā)器，每個觸發(fā)器只有一個D端，它們都帶有置0端和置1端，為低電平有效,CP上升沿觸發(fā)。74LS74的邏輯符號和引腳排列分別如圖10-1-7(a)和(b)所示。圖10-1-7邊沿D觸發(fā)器74LS74測試工作任務(wù)書

3.邊沿D觸發(fā)器的描述方法

在觸發(fā)器及所構(gòu)成的時序電路中，對其邏輯功能有不同的描述方法，下面以邊沿D觸發(fā)器為例加以介紹。

(1)特征方程。將觸發(fā)器的次態(tài)與現(xiàn)態(tài)、輸入之間的關(guān)系用邏輯函數(shù)的形式表示為

Qn+1=D

(2)功能真值表。將觸發(fā)器的次態(tài)、現(xiàn)態(tài)、輸入之間的關(guān)系用真值表的方式表示，如表10-1-3所示。表10-1-3D觸發(fā)器的功能真值表

(3)狀態(tài)轉(zhuǎn)移圖。

圖10-1-10是D觸發(fā)器的狀態(tài)轉(zhuǎn)移圖。我們用0外加個圈表示0狀態(tài)，用1外加個圈表示1狀態(tài)；用有箭頭的線段表示CP脈沖有效邊沿到來之后的狀態(tài)的變化方向；箭頭上方或下方是狀態(tài)轉(zhuǎn)換的條件。

(4)波形圖(時序圖)。將CP時鐘、輸入信號、輸出信號的現(xiàn)態(tài)及次態(tài)用波形的方式表示，如圖10-1-11所示。圖10-1-10D觸發(fā)器的狀態(tài)轉(zhuǎn)移圖圖10-1-11D觸發(fā)器的波形圖(時序圖)MNL4邊沿JK觸發(fā)器

74LS112是TTL集成邊沿JK觸發(fā)器，它的內(nèi)部集成有兩個下降沿有效的JK觸發(fā)器，每個觸發(fā)器各自有直接置0端、置1端、時鐘輸入端。其引腳排列如圖10-1-12(a)所示，常用邏輯符號如圖10-1-12(b)所示。圖10-1-1274LS112的引腳排列及常用邏輯符號測試工作任務(wù)書邊沿JK觸發(fā)器的功能描述

邊沿JK觸發(fā)器的特征方程是

Qn+1=J

+

邊沿JK觸發(fā)器的功能真值表如表10-1-7所示。表10-1-7JK觸發(fā)器的功能真值表

邊沿JK觸發(fā)器的狀態(tài)轉(zhuǎn)移圖如圖10-1-15所示。

邊沿JK觸發(fā)器的波形圖如圖10-1-16所示(設(shè)初始狀態(tài)為0，CP時鐘下降沿觸發(fā))。圖10-1-15JK觸發(fā)器的狀態(tài)轉(zhuǎn)移圖圖10-1-16JK觸發(fā)器的波形圖(時序圖)MNL1時序邏輯電路的組成

我們知道，時序邏輯電路是由組合邏輯電路和由觸發(fā)器電路構(gòu)成的存儲電路構(gòu)成的。因此,時序電路的輸出不僅與當前的輸入狀態(tài)有關(guān)，而且還與電路前一時刻的狀態(tài)有關(guān)。所以，時序邏輯電路在結(jié)構(gòu)上具有反饋的特點，在邏輯功能上具有記憶的功能。圖10-2-1是時序邏輯電路的構(gòu)成框圖。P10M2簡單計數(shù)器電路的測試圖10-2-1時序電路的構(gòu)成框圖圖10-2-1中，X(x1,x2,…,xm)代表輸入信號，Y(y1,y2,…,yn)代表輸出信號,Z(z1,z2,…,zk)代表存儲電路的輸入信號,Q(q1,q2,…,ql)代表存儲電路的輸出信號。

時序邏輯電路可分為同步時序電路和異步時序電路。在同步時序電路中，所有觸發(fā)器的CP時鐘端都接在一起，電路中的觸發(fā)器在統(tǒng)一時鐘的作用下同時翻轉(zhuǎn)，而異步時序電路的觸發(fā)器不是同時翻轉(zhuǎn)的。由于同步時序電路的觸發(fā)器同時翻轉(zhuǎn)，因此同步時序電路的速度較異步時序電路快，應(yīng)用也較異步時序電路廣泛。MNL2由觸發(fā)器構(gòu)成的簡單計數(shù)器電路

計數(shù)器是應(yīng)用較廣泛的時序電路之一,用來記錄計數(shù)脈沖的個數(shù)。

計數(shù)器的分類有很多種：

(1)按計數(shù)器中觸發(fā)器翻轉(zhuǎn)是否與計數(shù)脈沖同步分為同步計數(shù)器和異步計數(shù)器。

(2)按計數(shù)進制可分為二進制計數(shù)器和非二進制計數(shù)器。非二進制計數(shù)器有十進制計數(shù)器、六十進制計數(shù)器等。

(3)按數(shù)字的增減趨勢可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。測試工作任務(wù)書計數(shù)器的分頻功能

從以上測試可知：當輸入脈沖的頻率為f0時，D觸發(fā)器經(jīng)過適當連接，在觸發(fā)器的輸出端可以得到及的方波信號，稱為二分頻及四分頻，所以D觸發(fā)器經(jīng)適當連接就具有分頻的功能。圖10－2－3畫出了CP輸入端、1Q輸出端、2Q輸出端的波形。

我們也可以用圖10-2-4所示的狀態(tài)轉(zhuǎn)移圖來表示圖10-2-2的邏輯功能。圖10-2-3D觸發(fā)器構(gòu)成的分頻電路波形圖圖10-2-4異步四進制計數(shù)器的狀態(tài)轉(zhuǎn)移圖兩個觸發(fā)器的輸出為2Q、1Q，假設(shè)觸發(fā)器的初始狀態(tài)為00，當?shù)谝粋€脈沖上升沿到時，觸發(fā)器2Q1Q狀態(tài)為11；第二個脈沖上升沿到時，觸發(fā)器2Q1Q狀態(tài)為10；第三個脈沖上升沿到時，觸發(fā)器2Q1Q狀態(tài)為01;第四個脈沖上升沿到時，觸發(fā)器2Q1Q狀態(tài)回到初始狀態(tài)00。通常稱這樣的電路為模4計數(shù)器，由于兩個觸發(fā)器的CP時鐘不是接在一起，因此兩個觸發(fā)器不可能同時動作，稱這樣的計數(shù)器為異步計數(shù)器。在數(shù)字電路中,把所有觸發(fā)器的CP時鐘接在一起并且電路中所有的觸發(fā)器同時動作的計數(shù)器稱為同步計數(shù)器。所以,圖10-2-2所示的時序電路為異步模4（四進制）減法計數(shù)器。MNL3同步時序電路的分析

計數(shù)器是最常用的時序電路之一。圖10-2-2中的異步計數(shù)器屬于異步時序電路，圖10-2-5中的四進制同步計數(shù)器屬于同步時序電路。下面通過對圖10-2-5中四進制同步計數(shù)器的分析，介紹同步時序電路的分析方法。

分析一個時序電路，就是要找出給定的時序邏輯電路的邏輯功能。具體地說，就是要求找出電路的輸入狀態(tài)和輸出狀態(tài)在輸入變量及時鐘信號作用下的變化規(guī)律。分析同步時序電路時一般按如下步驟進行：

(1)從給定的邏輯圖中給出每個觸發(fā)器的驅(qū)動方程(輸入方程)，即存儲電路中每個觸發(fā)器輸入信號的邏輯表達式。

(2)把得到的驅(qū)動方程代入相應(yīng)觸發(fā)器的特征方程，得出每個觸發(fā)器的狀態(tài)方程，從而得到由這些狀態(tài)方程組成的整個時序電路的狀態(tài)方程組。

(3)根據(jù)邏輯圖寫出電路的輸出方程。

(4)根據(jù)電路的狀態(tài)方程、輸出方程列出電路各觸發(fā)器現(xiàn)態(tài)、次態(tài)、輸入、輸出的功能真值表。

(5)根據(jù)功能真值表畫出狀態(tài)轉(zhuǎn)移圖。

(6)根據(jù)狀態(tài)轉(zhuǎn)移圖判斷邏輯功能。

例10-1

分析圖10-2-7同步時序電路的邏輯功能。

(1)寫出各個觸發(fā)器的驅(qū)動方程(輸入方程)：圖10-2-7同步時序電路

(2)將式(10.1)和式(10.2)分別代入D觸發(fā)器的特征方程Qn+1=D中，于是得到電路的狀態(tài)方程：

(3)寫出圖10-2-7電路中的輸出方程：

(4)根據(jù)電路的狀態(tài)方程、輸出方程列出電路各觸發(fā)器現(xiàn)態(tài)、次態(tài)、輸入、輸出的功能真值表，如表10-2-1所示。(5)根據(jù)功能真值表畫出狀態(tài)轉(zhuǎn)移圖，如圖10-2-8所示

(6)根據(jù)狀態(tài)轉(zhuǎn)移圖判斷邏輯功能。從狀態(tài)轉(zhuǎn)移圖可以看出,圖10-2-7中的同步時序電路是同步四進制加法計數(shù)器,輸出C是計數(shù)器的進位。圖10-2-8同步時序電路的狀態(tài)轉(zhuǎn)移圖表10-2-1功能真值表在數(shù)字系統(tǒng)中，常需要上升沿和下降沿十分陡峭的各種不同頻率、不同幅度的脈沖信號(如CP時鐘脈沖信號)。要想獲得這些脈沖信號，通常有兩種方法：一種是用多諧振蕩器直接產(chǎn)生；另一種是對已有信號進行整形。本模塊簡單介紹產(chǎn)生脈沖信號的不同方法,著重介紹用555時基電路構(gòu)成的多諧振蕩器產(chǎn)生脈沖信號的方法。P10M3時鐘信號產(chǎn)生電路的測試MNL1時鐘脈沖信號產(chǎn)生的方法

產(chǎn)生脈沖信號的電路通常稱為振蕩器(或多諧振蕩器)，以下介紹幾種振蕩電路的類型。

1.石英晶體振蕩器電路

由石英晶體J1、CMOS非門、RC所構(gòu)成的石英晶體振蕩電路如圖10-3-1所示。石英晶體(Crystal)是一種具有較高頻率穩(wěn)定性及準確性的選頻器件。圖10-3-1中輸出波形的振蕩頻率取決于J1的諧振頻率，經(jīng)過第二級非門的整形，輸出為32.768kHz的方波信號。圖10-3-1石英晶體振蕩器電路

2.RC振蕩器

1)環(huán)形振蕩器

任意奇數(shù)個反相器頭尾相連環(huán)接起來，便可構(gòu)成環(huán)形振蕩器。假設(shè)構(gòu)成環(huán)形振蕩器的級數(shù)為n，且一級反相器的傳輸延遲時間為Tp，則一個振蕩周期T＝2nTp。

圖10-3-2所示振蕩器電路的頻率主要取決于每一級反相器的傳輸延遲時間。若電源電壓、工作溫度及負載條件發(fā)生變化，則其振蕩頻率也隨之變動。圖10-3-2環(huán)形振蕩器

2)三級反相器RC振蕩器

圖10-3-3中，當R2R1，且CMOS非門的閾值電平VT=VDD/2時，T=2.2R1C，f=0.455/(R1C)。這種電路的輸出信號較穩(wěn)定，適用于低頻。圖10-3-3三級非門構(gòu)成的RC振蕩器

3)二級反相器RC振蕩器

圖10-3-4所示振蕩器電路的優(yōu)點是：可以少用一級反相器，電路成本低。但其有一個缺點：電阻和電容小到一定程度后，電路就不能起振，這種振蕩器的最高頻率一般在2MHz之內(nèi)。而三級振蕩器就不管電阻、電容值多小，總能起振。圖10-3-4兩級非門構(gòu)成的RC振蕩器

4)由施密特觸發(fā)器組成的多諧振蕩器

施密特觸發(fā)器(SchmittTrigger)是脈沖波形變化中經(jīng)常使用的一種電路。它在性能上有兩個重要的特點:

(1)輸入信號從低電平上升過程中,電路狀態(tài)轉(zhuǎn)換時的輸入電平與輸入信號從高電平下降過程中對應(yīng)的輸入轉(zhuǎn)換電平不同。也就是說,施密特觸發(fā)器有兩個閾值電平。

(2)在電路狀態(tài)轉(zhuǎn)換時，通過電路內(nèi)部的正反饋過程使輸出電壓波形的邊沿變得更陡。圖10-3-5是由施密特非門構(gòu)成的振蕩器的電路圖，振蕩器工作的原理是：接通電源瞬間，電容C上的電壓為0V，輸出Uo為高電平，Uo通過R對C充電，當Ui上的電壓大于UT+

時，輸出Uo翻轉(zhuǎn)為低電平，輸出Uo≈0V，此時電容C通過電阻R放電，當電容上的電壓即Ui<UT-時，則Uo又翻轉(zhuǎn)為高電平。如此周而復(fù)始，形成了如圖10-3-6所示的振蕩波形。此電路的最大可能的振蕩頻率為10MHz。

圖10-3-5施密特觸發(fā)器構(gòu)成的振蕩器電路

圖10-3-6Ui和Uo的波形圖

5)由555時基電路構(gòu)成的多諧振蕩器電路

(1)555時基電路的內(nèi)部結(jié)構(gòu)。

555時基電路是一種介于模擬電路與數(shù)字電路之間的一種混合電路。圖10-3-7(a)為555時基的內(nèi)部結(jié)構(gòu)框圖,圖10-3-7(b)為555時基電路的管腳排列。圖10-3-7555時基電路的內(nèi)部結(jié)構(gòu)及管腳排列從圖10-3-7(a)可以看出，555時基電路內(nèi)部由2個比較器、1個RS觸發(fā)器、1個倒相器以及放電管和分壓電阻組成。由于比較器屬于模擬電路，觸發(fā)器屬于數(shù)字電路，因而555時基電路通常稱為混合電路。

555時基電路可分為雙極型和CMOS型兩類,它們的管腳排列、功能是相同的。雙極型通常用3位數(shù)字“555”表示，而CMOS型通常用4位數(shù)字“7555”表示。

555時基電路為8腳雙排直插封裝(DIP)，其各管腳的功能見表10-3-1。表10-3-1555時基電路各管腳功能一覽表①比較器電路如圖10-3-8所示。

當V+>V-時，輸出電壓接近＋VCC,所以Vo=1;

當V+<V-時，輸出電壓接近GND,所以Vo=0；

②基本R-S觸發(fā)器(輸入高電平有效)。電路中基本R-S觸發(fā)器的邏輯功能見表10-3-2。圖10-3-8比較器電路表10-3-2高電平有效的基本R-S觸發(fā)器的功能真值表③分壓電路。將電壓三等分，電源電壓為VCC時，比較器C1(-)為VCC,比較器C2(+)為VCC。

④分析邏輯功能。

·當為0時，555時基電路復(fù)位，Q=0,

=1,輸出3(OUT)為0，放電管導通。

·當為1時，555時基電路正常工作。當UTH>

VCC,

>

VCC時，R=1,S=0,則Q=0,

=1，3腳輸出為0,放電管導通。

·當UTH<

VCC,

>

VCC時，R=0,S=0,則Q及保持原狀態(tài)不變。

·當UTH>

VCC,

<

VCC時，R=1,S=1,則Q=

=0,3腳輸出為1,放電管截止。

·當UTH<

VCC,

<

VCC時，R=0,S=1,則Q=1,

=0,3腳輸出為1,放電管截止。

通過以上分析，將555時基電路的功能列于表10-3-3中。表10-3-3555時基電路功能真值表測試工作任務(wù)書

(2)555時基電路構(gòu)成的多諧振蕩器的工作原理。

如圖10-3-9所示，本電路是555時基電路的典型應(yīng)用之一。555和外圍定時元件組成了無穩(wěn)態(tài)多諧振蕩器電路。電路中的R1、RP、R2、C為定時元件，它們和555時基電路共同確定了振蕩電路的振蕩頻率，調(diào)節(jié)電路中的RP即可改變電路的振蕩頻率。電路中的Ｑ端(３腳)為振蕩電路的輸出端，當定時元件的參數(shù)確定之后，輸出端會產(chǎn)生一定頻率的輸出信號。R3為限流電阻，VD是發(fā)光二極管。隨著電路振蕩頻率的不同，發(fā)光二極管閃爍的頻率也發(fā)生著變化。打開電源的一瞬間，電容C上的電壓不能突變，所以電容兩端的電壓為0V，TH和端都為低電平，555時基電路的3腳輸出為高電平。此時，電源通過R1、RP、R2對C充電，當充電到TH和端電壓皆大于VCC時，555時基電路的3腳輸出為低電平，此時放電管導通，DIS端為低電平，電容上的電壓通過R2、RP對地放電。如此周而復(fù)始，便產(chǎn)生了方波信號。輸出方波信號的周期計算如下：

充電時間

T1=0.7(R1+R2+RP)C

放電時間

T2=0.7(R2+RP)C

所以,方波信號的周期為

T=T1+T2=0.7［R1+2(R2+RP)］C

輸出方波的最大振蕩周期為

Tmax=0.7［R1+2(R2+RP)］C

＝0.7×［3×103＋2(33×103＋1×106)］×1×10－6

＝1.4s

所以

fmin＝＝0.714Hz

輸出方波的最小振蕩周期為

Tmin=0.7［R1+2(R2+RP)］C

＝0.7×［3×103＋2(33×103＋0)］×1×10－6

＝0.048s所以