全套電子課件：數(shù)字信號(hào)處理器原理及應(yīng)用(第二版)

第一章數(shù)字信號(hào)處理器技術(shù)綜述1.1什么是數(shù)字信號(hào)處理、DSP技術(shù)和實(shí)時(shí)實(shí)現(xiàn)1.2數(shù)字信號(hào)處理器技術(shù)的發(fā)展及現(xiàn)狀1.3數(shù)字信號(hào)處理技術(shù)的應(yīng)用1.4DSP技術(shù)特點(diǎn)及其與通用計(jì)算機(jī)、單片機(jī)的區(qū)別1.5數(shù)字信號(hào)處理器技術(shù)實(shí)現(xiàn)的結(jié)構(gòu)和特點(diǎn)1.6數(shù)字信號(hào)處理器開發(fā)工具1.7數(shù)字信號(hào)處理技術(shù)開發(fā)實(shí)現(xiàn)方法本章內(nèi)容：數(shù)字信號(hào)處理器技術(shù)綜述1.1什么是數(shù)字信號(hào)處理、DSP技術(shù)和實(shí)時(shí)實(shí)現(xiàn)數(shù)字信號(hào)處理(DigitalSignalProcessing)

——信號(hào)的數(shù)字化及數(shù)字運(yùn)算和變換的處理。數(shù)字信號(hào)處理器(DigitalSignalProcessor)

——一種適合完成數(shù)字信號(hào)處理運(yùn)算的硬件芯片。二者的英文簡(jiǎn)寫都為DSPDSP數(shù)字信號(hào)處理器可以理解成是一種針對(duì)高速實(shí)時(shí)數(shù)字信號(hào)處理應(yīng)用，具有專門的硬件、軟件結(jié)構(gòu)的單片微型計(jì)算機(jī)。ROMRAMCPU片上I/O設(shè)備DSP技術(shù)DSP技術(shù)：——和數(shù)字信號(hào)處理器相關(guān)的數(shù)字信號(hào)處算法實(shí)現(xiàn)技術(shù)和理論。

(“DSP”一詞常用來指數(shù)字信號(hào)處理器；“數(shù)字信號(hào)處理”用來指信號(hào)數(shù)字化處理的理論及方法。)數(shù)字信號(hào)處理算法的實(shí)現(xiàn)分為：實(shí)時(shí)實(shí)現(xiàn)和非實(shí)時(shí)實(shí)現(xiàn)。

“實(shí)時(shí)”是針對(duì)某種處理任務(wù)對(duì)算法實(shí)現(xiàn)時(shí)間的具體要求而言。如果算法的處理時(shí)間可以達(dá)到某種具體要求，就認(rèn)為是該算法實(shí)現(xiàn)是實(shí)時(shí)的，否則就是非實(shí)時(shí)的。DSP的實(shí)時(shí)實(shí)現(xiàn)數(shù)字信號(hào)處理器技術(shù)綜述1.1什么是數(shù)字信號(hào)處理、DSP技術(shù)和實(shí)時(shí)實(shí)現(xiàn)

1.2數(shù)字信號(hào)處理器技術(shù)的發(fā)展及現(xiàn)狀數(shù)字信號(hào)處理理論和實(shí)現(xiàn)技術(shù)的發(fā)展1822年傅立葉在研究熱傳播理論時(shí)發(fā)現(xiàn)傅立葉級(jí)數(shù)及理論。有關(guān)數(shù)字信號(hào)處理的研究便由此開始。60年代初期，數(shù)字信號(hào)處理的基礎(chǔ)理論研究已經(jīng)比較成熟，各種應(yīng)用算法研究和快速實(shí)現(xiàn)方法是研究的重點(diǎn)。1965年快速傅立葉算法（FFT）的發(fā)明，為數(shù)字信號(hào)處理的應(yīng)用奠定了基礎(chǔ)。60年代中后期，主要采用計(jì)算機(jī)模擬仿真的方法研究數(shù)字信號(hào)處理問題，無法像模擬信號(hào)系統(tǒng)那樣做到實(shí)時(shí)處理。

70年代后，自適應(yīng)濾波、卡爾曼濾波、同態(tài)濾波等理論逐步成熟和應(yīng)用。同時(shí)由于集成電路技術(shù)的發(fā)展，IC集成度的提高，使數(shù)字信號(hào)處理的逐漸由理論研究轉(zhuǎn)向?qū)嶋H應(yīng)用。80年代后，實(shí)際應(yīng)用更迫切需要專門的數(shù)字信號(hào)處理器件來提高數(shù)字信號(hào)處理的實(shí)時(shí)性。1981年美國德州儀器（TI）公司成功研制出了第一片通用數(shù)字信號(hào)處理器TMS320C10DSP。從此以后各種數(shù)字信號(hào)處理器的出現(xiàn)和不斷成熟使DSP技術(shù)得到了廣泛的應(yīng)用。90年代以后，數(shù)字信號(hào)處理理論也由經(jīng)典理論發(fā)展到現(xiàn)代信號(hào)處理理論，小波變換、模糊邏輯、神經(jīng)網(wǎng)絡(luò)等理論成為新的研究熱點(diǎn)。實(shí)時(shí)信號(hào)處理是現(xiàn)代信號(hào)處理技術(shù)發(fā)展的一個(gè)顯著特點(diǎn)，需要極高的數(shù)據(jù)吞吐率和巨大的實(shí)時(shí)計(jì)算量。這時(shí)通用DSP的工作主頻已經(jīng)由最初的20MHz達(dá)到近1000MHz。2000年以后通用數(shù)字信號(hào)處理器已經(jīng)發(fā)展到第四代和第五代，正在向高速度、高精度、低功耗和大運(yùn)算量實(shí)時(shí)處理方向發(fā)展。數(shù)字信號(hào)處理器技術(shù)發(fā)展現(xiàn)狀高主頻、高精度、高速度運(yùn)算能力目前工作主頻已達(dá)1.2GHz、9600MIPS以上高度并行處理及陣列流水線結(jié)構(gòu)高速實(shí)時(shí)信號(hào)處理系統(tǒng)常見結(jié)構(gòu)：并行處理結(jié)構(gòu)流水線處理結(jié)構(gòu)陣列結(jié)構(gòu)RISC（精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)）結(jié)構(gòu)提高DSP芯片并行工作的方法多片DSP并行連接或多片DSP內(nèi)核集成在一個(gè)芯片內(nèi)使用多總線并行結(jié)構(gòu)提高內(nèi)部結(jié)構(gòu)單元的并行性數(shù)字信號(hào)處理器技術(shù)發(fā)展現(xiàn)狀專用DSP（ASIC）及FPGA專用DSP實(shí)際數(shù)據(jù)處理速度比通用DSP快目前很多專用DSP的設(shè)計(jì)在FPGA中完成DSP應(yīng)用的一個(gè)新方向：將DSP的功能集成到ASIC中多核集成與DSP和ARMARM位控能力強(qiáng)，DSP運(yùn)算能力強(qiáng)，二者結(jié)合DSP借鑒通用CPU和單片機(jī)的優(yōu)點(diǎn)，不斷完善低功耗及多種節(jié)電模式設(shè)置節(jié)電模式，使芯片內(nèi)未使用的單元電路自動(dòng)停止供電TMS320C55xDSP功耗已低至0.05mW/MIPS數(shù)字信號(hào)處理器技術(shù)發(fā)展現(xiàn)狀C/C++編程與高效率編譯及匯編工具使用高級(jí)語言對(duì)DSP編程，然后編譯、匯編、鏈接目前DSP高級(jí)語言編譯器的優(yōu)化效率達(dá)70%以上高級(jí)語言和匯編語言混合編程的優(yōu)化效率達(dá)90%以上專用DSP操作系統(tǒng)與多任務(wù)實(shí)時(shí)應(yīng)用專用DSP操作系統(tǒng)價(jià)格較高，一般用戶使用較少常用的操作系統(tǒng)中底層內(nèi)核較復(fù)雜，不適合DSP要求實(shí)時(shí)多任務(wù)操作系統(tǒng)內(nèi)核——DSP/BIOS數(shù)字信號(hào)處理器技術(shù)發(fā)展現(xiàn)狀圖形化窗口集成開發(fā)環(huán)境與開發(fā)工具TI公司的CCS集成開發(fā)環(huán)境AD公司的VisualDSP++集成開發(fā)工具系統(tǒng)級(jí)算法仿真與DSP實(shí)現(xiàn)算法設(shè)計(jì)期間，采用MATLAB仿真MATLAB(V6.5以上)中包含TIDSP開發(fā)工具，可以將MATLAB編寫的算法直接生成TIDSP執(zhí)行代碼算法標(biāo)準(zhǔn)制定與推廣DSP的軟件開發(fā)：各種DSP算法子程序、接口程序等TI公司已為TMS320系列DSP算法程序制定標(biāo)準(zhǔn)數(shù)字信號(hào)處理器技術(shù)綜述1.1什么是數(shù)字信號(hào)處理、DSP技術(shù)和實(shí)時(shí)實(shí)現(xiàn)

1.2數(shù)字信號(hào)處理器技術(shù)的發(fā)展及現(xiàn)狀

1.3數(shù)字信號(hào)處理技術(shù)的應(yīng)用模擬信號(hào)的數(shù)字化處理模擬/數(shù)字轉(zhuǎn)換A/DConverter數(shù)字信號(hào)處理數(shù)字/模擬轉(zhuǎn)換D/AConverter自然界的信號(hào)處理后的信號(hào)DSP數(shù)字信號(hào)處理技術(shù)的應(yīng)用領(lǐng)域通信及多媒體領(lǐng)域應(yīng)用數(shù)字式移動(dòng)通信系統(tǒng)(GSM、CDMA、3G)軟件無線電(SoftwareRadio)高清晰度電視(HDTV)和語音及圖像處理識(shí)別應(yīng)用調(diào)制解調(diào)器（Modem）綜合業(yè)務(wù)數(shù)字網(wǎng)(ISDN)多媒體個(gè)人數(shù)字化產(chǎn)品控制領(lǐng)域電機(jī)和機(jī)器人控制激光打印機(jī)、掃描儀和復(fù)印機(jī)網(wǎng)絡(luò)控制及傳輸設(shè)備汽車及其他工業(yè)應(yīng)用石油勘探、飛行器風(fēng)洞試驗(yàn)的高速數(shù)據(jù)處理自動(dòng)測(cè)試診斷設(shè)備及虛擬儀器軍事武器裝備數(shù)字信號(hào)處理技術(shù)的應(yīng)用領(lǐng)域數(shù)字信號(hào)處理技術(shù)的應(yīng)用機(jī)頂盒調(diào)制解調(diào)器第三代手機(jī)生物測(cè)試儀便攜式醫(yī)療設(shè)備DSP芯片在MP3中的應(yīng)用DSP芯片在視頻播放器中的應(yīng)用數(shù)字信號(hào)處理器技術(shù)綜述1.1什么是數(shù)字信號(hào)處理、DSP技術(shù)和實(shí)時(shí)實(shí)現(xiàn)

1.2數(shù)字信號(hào)處理器技術(shù)的發(fā)展及現(xiàn)狀

1.3數(shù)字信號(hào)處理技術(shù)的應(yīng)用

1.4DSP技術(shù)特點(diǎn)及其與通用計(jì)算機(jī)、單片機(jī)的區(qū)別DSP技術(shù)特點(diǎn)數(shù)字處理技術(shù)同模擬技術(shù)相比有以下優(yōu)點(diǎn)：信號(hào)處理算法及系統(tǒng)參數(shù)靈活性大。數(shù)字系統(tǒng)由于具有可編程能力，其參數(shù)是可調(diào)的，甚至還可以自適應(yīng)調(diào)整。系統(tǒng)復(fù)用性高。數(shù)字系統(tǒng)可利用一套裝置同時(shí)處理幾個(gè)通道的信號(hào)，或反復(fù)使用達(dá)到更大系統(tǒng)的性能。精度高。模擬電路中元器件的精度要達(dá)到10-3以上是比較困難的，而17位字長(zhǎng)的數(shù)字系統(tǒng)就可以達(dá)到10-5的精度?？煽啃愿?。數(shù)字系統(tǒng)大多采用大規(guī)模集成電路，所以其故障率遠(yuǎn)比采用分立元件的模擬系統(tǒng)低。DSP應(yīng)用的信號(hào)模型和運(yùn)算結(jié)構(gòu)線性時(shí)不變系統(tǒng)的系統(tǒng)響應(yīng)（系統(tǒng)卷積）

y(n)=x(n)*h(n)=

無限脈沖響應(yīng)數(shù)字濾波器IIR設(shè)計(jì)（差分方程）

y(n)=

信號(hào)互相關(guān)函數(shù)的計(jì)算，用于信號(hào)的相關(guān)提取和匹配識(shí)別

DSP應(yīng)用的信號(hào)模型和運(yùn)算結(jié)構(gòu)離散傅里葉變換計(jì)算

DSP最常用的運(yùn)算是離散傅里葉變換系數(shù)的計(jì)算：

矩陣信號(hào)處理與運(yùn)算——空間三維測(cè)量的測(cè)量模型DSP應(yīng)用的信號(hào)模型和運(yùn)算結(jié)構(gòu)圖像壓縮編解碼的離散余弦變換DCT二維圖像的變換為

人工神經(jīng)網(wǎng)絡(luò)用各種不同結(jié)構(gòu)實(shí)現(xiàn)的大量神經(jīng)元（處理單元）互相連接而形成的復(fù)雜網(wǎng)絡(luò)系統(tǒng)來模擬人腦思維判斷的過程。DSP應(yīng)用的信號(hào)模型和運(yùn)算結(jié)構(gòu)

是輸入，在生物上表示神經(jīng)元的“突觸”神經(jīng)元模型計(jì)算來自其它神經(jīng)元輸入（i=0,1…n）的加權(quán)和神經(jīng)元基本模型

DSP應(yīng)用的信號(hào)模型和運(yùn)算結(jié)構(gòu)在各種數(shù)字信號(hào)處理算法中，最基本的運(yùn)算就是乘法和加法，及乘積累加，且乘積累加的運(yùn)算量很大早期的數(shù)字信號(hào)處理器就是為此算法特性而研制DSP設(shè)置硬件乘法/累加器，在單個(gè)指令周期內(nèi)完成乘法/累加器運(yùn)算創(chuàng)新的源泉和起點(diǎn)！DSP芯片和通用計(jì)算機(jī)和單片機(jī)的區(qū)別DSP的設(shè)計(jì)目的是為了計(jì)算數(shù)字信號(hào)處理各種算法。特點(diǎn)有：體積小、成本低、功耗小，容易開發(fā)，易于實(shí)現(xiàn)嵌入式和便攜式應(yīng)用。通用計(jì)算機(jī)的設(shè)計(jì)目的是為了“通用”計(jì)算，方便使用。它是具有大容量?jī)?nèi)存，且操作復(fù)雜的系統(tǒng)。單片機(jī)則是為低成本控制領(lǐng)域而設(shè)計(jì)和開發(fā)的，所以單片機(jī)位控能力強(qiáng)，I/O接口種類繁多，但處理速度較慢。

三者相互借鑒，取長(zhǎng)補(bǔ)短數(shù)字信號(hào)處理器技術(shù)綜述1.1什么是數(shù)字信號(hào)處理、DSP技術(shù)和實(shí)時(shí)實(shí)現(xiàn)

1.2數(shù)字信號(hào)處理器技術(shù)的發(fā)展及現(xiàn)狀

1.3數(shù)字信號(hào)處理技術(shù)的應(yīng)用

1.4DSP技術(shù)特點(diǎn)及其與通用計(jì)算機(jī)、單片機(jī)的區(qū)別

1.5數(shù)字信號(hào)處理器技術(shù)實(shí)現(xiàn)的結(jié)構(gòu)和特點(diǎn)處理器實(shí)現(xiàn)的兩種結(jié)構(gòu)馮·諾依曼結(jié)構(gòu)程序和數(shù)據(jù)空間組織在一起，一條總線完成了CPU和存儲(chǔ)器之間的連接。程序和數(shù)據(jù)只能分時(shí)使用總線和CPU通信。DSP采用哈佛結(jié)構(gòu)內(nèi)部程序空間和數(shù)據(jù)空間分離，使用各自的總線和CPU聯(lián)系。CPU在取指令的同時(shí)，也可以取數(shù)據(jù)。改進(jìn)的哈佛結(jié)構(gòu)的特點(diǎn)片內(nèi)分開的程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器與CPU相連的總線數(shù)量和連接方式不同。每個(gè)空間既可以存放程序，也可以存放數(shù)據(jù)，允許在程序空間和數(shù)據(jù)空間之間傳送數(shù)據(jù)。

馮·諾依曼結(jié)構(gòu)示意圖哈佛結(jié)構(gòu)示意圖處理器的多總線和流水線多總線內(nèi)部總線越來越多，操作并行性不斷提高DSP將內(nèi)部RAM變?yōu)榉謮K結(jié)構(gòu)，配以多個(gè)總線并行指令流水線一條指令的執(zhí)行分為若干個(gè)階段完成。本條指令執(zhí)行的同時(shí)，又分別有其它的指令在流水線的其它階段順序地執(zhí)行著。TMS320C6000內(nèi)部三級(jí)指令流水線（取指，譯碼，執(zhí)行）處理器的主頻和并行技術(shù)目前DSP主頻已達(dá)千兆赫單個(gè)處理器速度已越來越接近物理器件的極限采用并行技術(shù)提高處理器性能多核集成：將多個(gè)DSP核封裝在一塊芯片中。提高內(nèi)部結(jié)構(gòu)單元的并行性：如TI的TMS320C6000系列DSP結(jié)構(gòu)中，一個(gè)芯片內(nèi)部有8個(gè)運(yùn)算單元，最多一次可并行執(zhí)行8條指令。DSP技術(shù)并行結(jié)構(gòu)實(shí)現(xiàn)的分類弗林（Flynn）分類法：根據(jù)數(shù)字處理中指令流和數(shù)據(jù)流的多少來對(duì)系統(tǒng)結(jié)構(gòu)的并行性進(jìn)行分類的方法。單指令流單數(shù)據(jù)流（SISD）單指令流多數(shù)據(jù)流（SIMD）多指令流單數(shù)據(jù)流（MISD）多指令流多數(shù)據(jù)流（MIMD）陣列處理器陣列處理

是用多個(gè)處理單元（PE）構(gòu)成一個(gè)處理網(wǎng)絡(luò)。將一個(gè)大的任務(wù)分解成若干部分，分配給每個(gè)處理單元，合理而有效地組織系統(tǒng)數(shù)據(jù)流動(dòng)，減少存取數(shù)據(jù)的操作次數(shù)，從而大大地提高了計(jì)算速度和處理容量。陣列處理器工作方式：并行處理和流水線處理并行處理流水線處理陣列處理器系統(tǒng)舉例實(shí)時(shí)自適應(yīng)旁瓣抵消陣列處理器由三個(gè)部分組成：輸入輸出接口板、控制處理器和DSP處理節(jié)點(diǎn)單元（PE）陣列陣列處理器系統(tǒng)舉例DSP處理節(jié)點(diǎn)單元（PE）采用TMS320C30DSP，各個(gè)PE之間通過C30的兩個(gè)串口實(shí)現(xiàn)連接，PE之間通過異步傳輸數(shù)據(jù)（屬于波前陣列結(jié)構(gòu)）。陣列處理器系統(tǒng)舉例自適應(yīng)旁瓣抵消器的DSP陣列數(shù)據(jù)連接圖數(shù)字信號(hào)處理器技術(shù)綜述1.1什么是數(shù)字信號(hào)處理、DSP技術(shù)和實(shí)時(shí)實(shí)現(xiàn)

1.2數(shù)字信號(hào)處理器技術(shù)的發(fā)展及現(xiàn)狀

1.3數(shù)字信號(hào)處理技術(shù)的應(yīng)用

1.4DSP技術(shù)特點(diǎn)及其與通用計(jì)算機(jī)、單片機(jī)的區(qū)別

1.5數(shù)字信號(hào)處理器技術(shù)實(shí)現(xiàn)的結(jié)構(gòu)和特點(diǎn)

1.6數(shù)字信號(hào)處理器開發(fā)工具數(shù)字信號(hào)處理器開發(fā)工具高級(jí)語言編譯器（Compiler）一般使用C/C++語言，編譯器將高級(jí)語言源程序代碼編譯成DSP匯編語言源代碼。開發(fā)系統(tǒng)提供針對(duì)DSP的標(biāo)準(zhǔn)C庫函數(shù)和頭文件。目前DSP的高級(jí)語言編譯效率已達(dá)到70%以上。匯編器、鏈接器及運(yùn)行工具匯編器將DSP匯編語言源程序轉(zhuǎn)換為鏈接器所需的可重定位目標(biāo)代碼。鏈接器將主程序和各個(gè)庫函數(shù)或子程序的可重定位目標(biāo)代碼鏈接在一起，形成可執(zhí)行的DSP目標(biāo)代碼。數(shù)字信號(hào)處理器開發(fā)工具軟件模擬器（Simulator）將程序代碼加載到PC機(jī)上，模擬DSP芯片的功能。局限性：不能模擬DSP與外部硬件設(shè)備的相互工作。硬件模擬器（Emulator）通過特制電纜將裝有仿真軟件的PC機(jī)等平臺(tái)與要調(diào)試的DSP硬件目標(biāo)系統(tǒng)通過JTAG仿真口連接。工作界面與Simulator相似，但具有更多的調(diào)試功能。信號(hào)輸入信號(hào)輸出示波器JTAG在線仿真板卡JTAG在線仿真電纜DSPJTAG接口硬件模擬器（Emulator）JTAG接口XDS560仿真器數(shù)字信號(hào)處理器開發(fā)工具DSP開發(fā)系統(tǒng)由廠家設(shè)計(jì)提供，包含DSP電路板和相應(yīng)的軟硬件調(diào)試仿真工具。DSP實(shí)時(shí)多任務(wù)內(nèi)核DSP/BIOS操作系統(tǒng)的底層實(shí)時(shí)內(nèi)核面向?qū)崟r(shí)信號(hào)處理、多線程管理、實(shí)時(shí)調(diào)度帶有常用算法子程序和DSP硬件設(shè)備的控制函數(shù)數(shù)字信號(hào)處理器開發(fā)工具可視化集成開發(fā)環(huán)境(IDE)集項(xiàng)目工程建立、編輯、編譯、鏈接、下載、調(diào)試為一體，在統(tǒng)一的可視化環(huán)境中完成。調(diào)試方法中具有圖形、圖像功能和實(shí)時(shí)監(jiān)測(cè)手段。TI公司推出的CCS集成開發(fā)環(huán)境

DSPIDE代碼編輯界面編輯器Editor代碼調(diào)試界面調(diào)試器Debugger編譯器Compiler匯編器Assembler鏈接器Linker編譯器配置界面匯編器配置界面連接器配置界面軟件模擬程序Simulator在線仿真程序EmulatorDSP各種寄存器模擬/在線訪問DSP存儲(chǔ)空間模擬/在線訪問DSP狀態(tài)及運(yùn)行模擬/在線控制數(shù)據(jù)繪圖顯示、數(shù)據(jù)分析(FFT)算法庫實(shí)時(shí)運(yùn)行庫芯片外設(shè)支持庫多線程內(nèi)核(DSP/BIOS)DSPIDE包含什么？用戶模塊擴(kuò)展CodeComposerStudioIDE(CCS)界面數(shù)字信號(hào)處理器技術(shù)綜述1.1什么是數(shù)字信號(hào)處理、DSP技術(shù)和實(shí)時(shí)實(shí)現(xiàn)

1.2數(shù)字信號(hào)處理器技術(shù)的發(fā)展及現(xiàn)狀

1.3數(shù)字信號(hào)處理技術(shù)的應(yīng)用

1.4DSP技術(shù)特點(diǎn)及其與通用計(jì)算機(jī)、單片機(jī)的區(qū)別

1.5數(shù)字信號(hào)處理器技術(shù)實(shí)現(xiàn)的結(jié)構(gòu)和特點(diǎn)

1.6數(shù)字信號(hào)處理器開發(fā)工具

1.7數(shù)字信號(hào)處理技術(shù)開發(fā)實(shí)現(xiàn)方法

軟件實(shí)現(xiàn)方法在通用計(jì)算機(jī)上按照數(shù)字信號(hào)處理的數(shù)學(xué)模型，編制出程序?qū)π盘?hào)進(jìn)行處理。

硬件實(shí)現(xiàn)方法根據(jù)數(shù)字信號(hào)處理的數(shù)學(xué)模型和算法，設(shè)計(jì)專用或通用數(shù)字信號(hào)處理器，將計(jì)算程序全部硬件化或主要運(yùn)算功能硬件化。

軟硬件結(jié)合實(shí)現(xiàn)方法利用硬件設(shè)備進(jìn)行底層的數(shù)字信號(hào)處理，再配以通用數(shù)字信號(hào)處理器和相應(yīng)的軟件，完成高層的只能信號(hào)處理和綜合。DSP技術(shù)開發(fā)實(shí)現(xiàn)方法

DSP系統(tǒng)的開發(fā)流程系統(tǒng)功能需求說明書細(xì)化各項(xiàng)技術(shù)指標(biāo)(速度/精度/實(shí)時(shí)性/環(huán)境/可升級(jí)性)說明書算法性能計(jì)算機(jī)仿真驗(yàn)證DSP芯片及外圍器件(存儲(chǔ)器/ADC/DAC/FPGA)選型總體設(shè)計(jì)確定軟硬件分工系統(tǒng)框圖/說明書硬件設(shè)計(jì)框圖/說明書軟件設(shè)計(jì)流程圖/說明書DSP系統(tǒng)的開發(fā)流程硬件設(shè)計(jì)框圖/說明書軟件設(shè)計(jì)流程圖/說明書原理圖設(shè)計(jì)(.sch)印制板設(shè)計(jì)(.pcb)制板器件焊接與安裝硬件測(cè)試鏈接軟件模擬調(diào)試(計(jì)算機(jī)模擬DSP運(yùn)行程序)編寫代碼.cand/or.asm編譯匯編算法庫運(yùn)行庫系統(tǒng)聯(lián)調(diào)ProtelPowerPCB編譯器+匯編器+鏈接器+軟件模擬程序SimulatorDSP系統(tǒng)的開發(fā)流程系統(tǒng)聯(lián)調(diào)系統(tǒng)在線仿真調(diào)試固化程序脫機(jī)運(yùn)行測(cè)試性能測(cè)試樣機(jī)完成產(chǎn)品測(cè)試與生產(chǎn)第二章現(xiàn)代數(shù)字信號(hào)處理器介紹本章內(nèi)容：2.1DSP技術(shù)指標(biāo)和分類

2.2專用數(shù)字信號(hào)處理器DSP2.3通用數(shù)字信號(hào)處理器DSP現(xiàn)代數(shù)字信號(hào)處理器介紹

2.1DSP技術(shù)指標(biāo)和分類DSP技術(shù)指標(biāo)字長(zhǎng)技術(shù)指標(biāo)一般為16位以上，有20位、24位、32位等。字長(zhǎng)越長(zhǎng)，所能表示的數(shù)的范圍就越大，精度也越高。速度指標(biāo)主頻：CPU工作頻率DSP內(nèi)部工作主頻由外加的物理時(shí)鐘頻率經(jīng)過倍頻得到。一般外部時(shí)鐘頻率低好（減少干擾）、內(nèi)部時(shí)鐘頻率高好（提高處理速度）。指令周期：執(zhí)行一條指令所需的時(shí)間，通常用機(jī)器周期來衡量。DSP技術(shù)指標(biāo)速度指標(biāo)MIPS（每秒百萬條指令）能夠較為直接反映DSP每秒執(zhí)行的指令條數(shù)。它是DSP處理速度的最高值（峰值），對(duì)于內(nèi)部是并行操作的DSP，一般都達(dá)不到這個(gè)峰值。MOPS（每秒百萬次操作）指DSP每秒完成的操作數(shù)。一般完成一條指令需要若干次操作。MFLOPS（每秒百萬次浮點(diǎn)運(yùn)算）指浮點(diǎn)DSP內(nèi)部浮點(diǎn)處理單元每秒執(zhí)行運(yùn)算的次數(shù)。MACS（每秒乘積累加次數(shù)）指DSP在1s內(nèi)完成乘積和結(jié)果累加的次數(shù)。DSP技術(shù)指標(biāo)功耗處理器的功耗和處理速度成正比mw/MIPS（每秒百萬條指令毫瓦）作為耗能指標(biāo)封裝指安裝半導(dǎo)體集成電路芯片用的外殼。芯片上的接點(diǎn)用導(dǎo)線連接到封裝外殼的引腳上，這些引腳又通過印制板上的導(dǎo)線與其它器件建立連接。封裝形式：如BGA（BallGridArray）球形觸點(diǎn)陣列封裝，QFP（QuadFlatPackage）四側(cè)引腳扁平封裝等。DSP芯片的封裝塑料四側(cè)引腳扁平封裝PQFPDSP芯片的封裝BGA（BallGridArray）封裝DSP芯片的分類按精度和動(dòng)態(tài)范圍分類定點(diǎn)DSP：內(nèi)部數(shù)據(jù)格式采用整數(shù)或小數(shù)來表示。內(nèi)部結(jié)構(gòu)相對(duì)簡(jiǎn)化，運(yùn)算速度較同期出品的浮點(diǎn)DSP快。功耗小、價(jià)格低。但運(yùn)算的動(dòng)態(tài)范圍有限，使用時(shí)要考慮溢出問題。浮點(diǎn)DSP：內(nèi)部數(shù)據(jù)格式采用尾數(shù)加指數(shù)形式表示。數(shù)據(jù)動(dòng)態(tài)范圍寬，精度高，亦可完成定點(diǎn)運(yùn)算。與同期出品的定點(diǎn)DSP相比功耗大、成本高、體積也會(huì)大點(diǎn)。

DSP芯片的分類按照用途分類：專用DSP和通用DSP專用DSP：根據(jù)具體算法來實(shí)現(xiàn)DSP內(nèi)部硬件結(jié)構(gòu)。運(yùn)算速度極高，但功能單一，精度和動(dòng)態(tài)范圍有限，功耗較大，應(yīng)用范圍較窄。如FFT專用DSP、卷積/相關(guān)器、復(fù)乘加器等目前常用FPGA、ASIC器件實(shí)現(xiàn)通用DSP：處理算法可通過指令編程實(shí)現(xiàn)。靈活性好，通過更改軟件程序能夠?qū)崿F(xiàn)不同的處理算法，應(yīng)用較為廣泛。如TI公司的TMS320系列DSP、AD公司的ADSP21XX系列DSP等現(xiàn)代數(shù)字信號(hào)處理器介紹

2.1DSP技術(shù)指標(biāo)和分類

2.2專用數(shù)字信號(hào)處理器DSP一維級(jí)聯(lián)數(shù)字信號(hào)處理器：IMSA100（簡(jiǎn)稱A100）是一種高速度、高精度、32級(jí)數(shù)字式橫向?yàn)V波器專用DSP芯片經(jīng)典橫向?yàn)V波器結(jié)構(gòu)A100橫向?yàn)V波器結(jié)構(gòu)A100芯片內(nèi)部結(jié)構(gòu)：由乘法累加器陣列、系數(shù)寄存器、控制寄存器、32個(gè)周期延遲線以及可編程桶形移位器等部分組成A100芯片內(nèi)部結(jié)構(gòu)框圖現(xiàn)代數(shù)字信號(hào)處理器介紹2.1DSP技術(shù)指標(biāo)和分類

2.2專用數(shù)字信號(hào)處理器DSP2.3通用數(shù)字信號(hào)處理器DSP通用DSP芯片世界第一片商業(yè)化通用DSP：TMS320C101981年美國德州儀器（TI）公司推出，標(biāo)志著數(shù)字信號(hào)處理在實(shí)時(shí)應(yīng)用領(lǐng)域的重大突破，曾獲當(dāng)年全球著名雜志EDN的技術(shù)創(chuàng)新獎(jiǎng)。采用改進(jìn)的哈佛結(jié)構(gòu)，允許數(shù)據(jù)在程序存儲(chǔ)空間和數(shù)據(jù)存儲(chǔ)空間之間傳輸，提高運(yùn)行速度和編程的靈活性。時(shí)鐘頻率20MHz，指令周期220ns數(shù)據(jù)總線傳輸速率40Mbit/s，8個(gè)I/O口主要應(yīng)用領(lǐng)域：音頻信號(hào)處理TMS320C10結(jié)構(gòu)框圖通用DSP芯片DSP16xx系列DSP通信領(lǐng)域中應(yīng)用于數(shù)據(jù)中繼、交換機(jī)、蜂窩電話等指令周期25ns低功耗工作模式片內(nèi)集成了A/D、D/A、JTAG測(cè)試口等DSP16xx系列功能框圖通用DSP芯片高性能32位浮點(diǎn)DSP：ADSP21060最高工作頻率40MHz，時(shí)鐘周期25ns單周期指令，指令長(zhǎng)度為48bit數(shù)據(jù)線48位；地址線32位，4G尋址空間片內(nèi)存儲(chǔ)器容量較大，4Mbit片內(nèi)雙端口RAM3套獨(dú)立的片內(nèi)總線6個(gè)Link端口，用于多處理器間的點(diǎn)對(duì)點(diǎn)通信支持多處理器共享總線ADSP-21060結(jié)構(gòu)框圖通用DSP芯片高速定點(diǎn)DSP：TMS320C6201主頻200MHz，8×32bit的超長(zhǎng)指令字（VLIW）內(nèi)部8個(gè)功能處理單元包括6個(gè)ALU和2個(gè)乘法器指令Cache16K×32bit或2K×256bit32位外部總線，4G尋址空間，可按8/16/32bit尋址32個(gè)32bit運(yùn)算寄存器4個(gè)外部中斷，4個(gè)DMA通道，一個(gè)JTAG仿真口TMS320C6201結(jié)構(gòu)框圖通用DSP芯片超高速定點(diǎn)DSP：TMS320C6455

工作頻率最高可以達(dá)到1.2GHz；具有8個(gè)功能單元，性能上最高可達(dá)9600MIPS片內(nèi)基于L1/L2存儲(chǔ)結(jié)構(gòu)，片上集成有大量的存儲(chǔ)空間，L1P和L2都可直接映射到存儲(chǔ)空間集成了高速串行接口SRIO擁有豐富的外部總線接口，方便大量數(shù)據(jù)的傳輸TMS320C6455系統(tǒng)結(jié)構(gòu)框圖通用DSP芯片面向電信基礎(chǔ)應(yīng)用的DSP：TMS320TCI6486內(nèi)部含有6個(gè)優(yōu)化過的500MHzC64x+megamodule核每個(gè)C64x+megamodule核都帶有768KB的共享RAM和608KB的局部L2RAM，因此在處理大量數(shù)據(jù)時(shí)可以不需要外部存儲(chǔ)器，減少了系統(tǒng)功耗和成本共享外設(shè)與接口TMS320TCI6486結(jié)構(gòu)框圖通用DSP芯片控制類32位定點(diǎn)DSP芯片：TMS320C28x工作頻率最高可達(dá)150MHz，單指令周期6.67ns系統(tǒng)使用雙電源工作，片上I/O外圍設(shè)備電壓是3.3V，內(nèi)核CPU電壓是1.8V片上具有較大的存儲(chǔ)容量片上BOOTROM完成DSPbootloader使用專門的硬件中斷管理模塊，3個(gè)外部中斷外部接口豐富TMS320F2812/2810DSP系統(tǒng)結(jié)構(gòu)框圖通用DSP芯片多處理器芯片：TMS320C5000DSP+RISC集成了C54xDSPCPU內(nèi)核和ARM7內(nèi)核ARM7控制和接口能力較強(qiáng)，DSP數(shù)字處理能力強(qiáng)，二者結(jié)合，非常適合于多媒體應(yīng)用的需要該芯片的JTAG口同時(shí)支持對(duì)DSP和ARM7RISC的仿真TMS320C5470的系統(tǒng)結(jié)構(gòu)框圖通用DSP芯片低功耗16位定點(diǎn)DSP：TMS320C55x內(nèi)部工作頻率可達(dá)300MHz，處理速度600MIPS片上RAM較大1.6V的內(nèi)核電壓，3.3V的I/O電壓片上外設(shè)豐富低功耗：0.25mW/MIPSC55X的系統(tǒng)結(jié)構(gòu)框圖通用DSP芯片高性能多媒體通信處理器—OMAP1612集成了C55xDSP內(nèi)核和增強(qiáng)型ARM926，二者通過共享存儲(chǔ)控制器完成數(shù)據(jù)交換內(nèi)部幀緩存和2D圖像加速器，提高圖像處理能力提供了DES算法加密和受限訪問RAM和ROM功能軟件方面，ARM核支持嵌入式操作系統(tǒng)，C55x內(nèi)核可使用DSP/BIOS編程，通過DSP/BIOS的API和ARM的操作系統(tǒng)橋接到一起OMAP1612的系統(tǒng)結(jié)構(gòu)框圖第三章C54x數(shù)字信號(hào)處理器結(jié)構(gòu)3.1結(jié)構(gòu)概述3.2總線結(jié)構(gòu)3.3CPU內(nèi)核3.4指令流水線3.5存儲(chǔ)器組織結(jié)構(gòu)3.6系統(tǒng)控制3.7片上外設(shè)3.8JTAG邊界掃描技術(shù)(IEEEStandard1149.1)3.9芯片引腳及功能3.10現(xiàn)代高性能DSP與C54xDSP的對(duì)比本章內(nèi)容：C54x數(shù)字信號(hào)處理器結(jié)構(gòu)3.1結(jié)構(gòu)概述TMS320C54xDSPTMS320C54x(C54x)系列DSP是TI公司為實(shí)現(xiàn)低功耗高速實(shí)時(shí)信號(hào)處理而設(shè)計(jì)的一系列16位定點(diǎn)數(shù)字信號(hào)處理器。具有以下特點(diǎn)：改進(jìn)的哈佛結(jié)構(gòu)，操作靈活高速并行和專用硬件邏輯CPU設(shè)計(jì)六級(jí)指令流水線MAC單元……完善的尋址方式和專業(yè)化指令集模塊化結(jié)構(gòu)設(shè)計(jì)低功耗C54xDSP結(jié)構(gòu)C54x數(shù)字信號(hào)處理器結(jié)構(gòu)3.1結(jié)構(gòu)概述3.2總線結(jié)構(gòu)片上數(shù)據(jù)存儲(chǔ)器(數(shù)據(jù))片上外設(shè)(外設(shè)寄存器)

16bit外設(shè)總線

PB16bitPAB16bitCB16bitCAB16bitDAB16bitDB16bitEAB16bitEB16bitBusExchangerCPUDAGEN(數(shù)據(jù)地址生成邏輯)PAGEN(程序地址生成邏輯)片上程序存儲(chǔ)器(代碼/數(shù)據(jù)表)DSPC54x系列DSP總線結(jié)構(gòu)——改進(jìn)的哈佛結(jié)構(gòu)MUX外部總線接口D0~D15A0~A15讀寫類型

地址總線

程序/數(shù)據(jù)總線PABCABDABEABPBCBDBEB程序讀√√程序?qū)憽獭虜?shù)據(jù)的單操作數(shù)讀√√數(shù)據(jù)的雙操作數(shù)讀√√√√長(zhǎng)數(shù)據(jù)字(32-bit)讀√(hw)√(lw)√(hw)√(lw)數(shù)據(jù)單操作數(shù)寫√√數(shù)據(jù)讀/數(shù)據(jù)寫√√√√數(shù)據(jù)雙操作數(shù)讀/程序讀√√√√√√外圍設(shè)備的讀√√外圍設(shè)備的寫√√C54x系列DSP總線使用表C54x數(shù)字信號(hào)處理器結(jié)構(gòu)3.1結(jié)構(gòu)概述3.2總線結(jié)構(gòu)3.3CPU內(nèi)核CPU組成C54x系列DSP的CPU組成：40-bit的算數(shù)邏輯單元(ALU：ArithmeticLogicUnit)兩個(gè)40-bit累加寄存器(Accumulatorregisters)ACCA和ACCB桶形移位器(Barrelshifter)支持-16到31的移位運(yùn)算1個(gè)17×17-bit乘法器和40-bit加法器構(gòu)成的乘/加單元比較選擇存儲(chǔ)單元CSSU(Compare,select,andstoreunit)指數(shù)編碼器(EXP)數(shù)據(jù)地址生成單元(DAGEN)程序地址生成單元(PAGEN)40-bitALU(算數(shù)邏輯單元)CBDBMUXALU40bitMUXTSignctrlSignctrlSXMSXM1616Barrelshifter40MUX40MAC404040AB4040YXAALUMUXESPABDABCABEABPBDBCBEBMUX片上可尋址單元(存儲(chǔ)器/寄存器）片外可尋址單元(存儲(chǔ)器/寄存器）TMACABALUSHIFTERAR0~AR7ADD*AR2+,*AR3–,AALU指令示例乘/加單元(Multiplier/AdderUnit)

Adder(40)XAYAMUX400Multiplier(17X17)XMUXYMUXT16DB16XMYMSignctrlSignctrl1717FRCT小數(shù)/整數(shù)CB16PB4016ALU40404017A40BMUX零檢測(cè)|舍入器|飽和邏輯40AMACMUXESPABDABCABEABPBDBCBEBMUX片上可尋址單元(存儲(chǔ)器/寄存器）片外可尋址單元(存儲(chǔ)器/寄存器）TMACABALUSHIFTERAR0~AR7MAC*AR2+,*AR3+,AMAC指令示例比較選擇存儲(chǔ)單元CSSU和桶形移位器(Barrelshifter)DBMUXSignctrlSXMBarrelshifter(–16to31)AB4040EBALUCB1616MSW/LSWWriteselect1640CSSUMUXCOMPTRNTCC54x數(shù)字信號(hào)處理器結(jié)構(gòu)3.1結(jié)構(gòu)概述3.2總線結(jié)構(gòu)3.3CPU內(nèi)核3.4指令流水線翻譯指令從程序存儲(chǔ)器中取得指令翻譯指令從數(shù)據(jù)存儲(chǔ)器中取得數(shù)據(jù)執(zhí)行操作/將結(jié)果寫入數(shù)據(jù)存儲(chǔ)器計(jì)算指令地址(PC)，將其放入總線PAB從總線PB上獲得指令計(jì)算數(shù)據(jù)地址(ARs)將其放入總線CAB/DAB從總線CB/DB上獲得數(shù)據(jù)||計(jì)算結(jié)果存入地址(ARs)將其放入總線EAB執(zhí)行操作(ALU/MAC)C54xDSPCPU執(zhí)行指令過程分解

FFetchDDecodeRReadXExecutePPrefetchFFetchDDecodeAAccessRReadXExecute將結(jié)果放入總線EBtimeP1F1P2D1F2P3A1D2F3P4R1A2D3F4P5X1P6R2A3D4F5F6X2R3A4D5D6X3R4A5A6X4R5R6X5X6滿荷流水線(FullyLoadedPipeline)流水線沖突(PipelineConflicts)產(chǎn)生的原因:

程序執(zhí)行時(shí)多分支反復(fù)轉(zhuǎn)移

DSP內(nèi)部的多總線并行多邏輯單元并行（運(yùn)算單元、地址產(chǎn)生單元等）高速（一個(gè)周期內(nèi)可以訪問兩次片內(nèi)存儲(chǔ)器）操作片上存儲(chǔ)器分塊（單存取、雙存取兩類及每類內(nèi)分塊）多級(jí)指令流水線有限的內(nèi)部寄存器等流水線沖突——外部存儲(chǔ)器P1PD54xP2F1D1P3F2A1D2P4F3D3A2----R1X1A3------R2X2------R3X3P5--F4D4P6F5A4D5F6A5D6R4X4A6R5X5R6P54xDorP1F1D1A1R1X1P2F2P3F3D3A3R3X3D2A2R2X2P4F4D4A4R4X4P5F5D5A5R5X5P6F6D6A6R6X6NOCONFLICTD54xP流水線沖突——外部存儲(chǔ)器C54x數(shù)字信號(hào)處理器結(jié)構(gòu)3.1結(jié)構(gòu)概述3.2總線結(jié)構(gòu)3.3CPU內(nèi)核3.4指令流水線3.5存儲(chǔ)器組織結(jié)構(gòu)C54x系列DSP存儲(chǔ)空間一般的C54x系列DSP共有192K16bit字的存儲(chǔ)空間，并劃分為三種相互獨(dú)立的空間：64K字程序空間：存放指令代碼以及數(shù)據(jù)表(如正弦查找表)CPU自動(dòng)通過總線P以及外部總線訪問程序空間64K字?jǐn)?shù)據(jù)空間：存放數(shù)據(jù)CPU根據(jù)指令通過總線C/D/E以及外部總線訪問數(shù)據(jù)空間64K字I/O空間：對(duì)應(yīng)到外圍可編程設(shè)備的寄存器/額外數(shù)據(jù)空間CPU根據(jù)I/O讀寫指令通過總線C/D/E以及外部總線訪問I/O空間16bitaddressbus==>216=65536=64K每個(gè)空間編址：0x0000~0xFFFF片上存儲(chǔ)資源C54x系列DSP的片上存儲(chǔ)器類型：DARAM(dual-accessRAM)SARAM(single-accessRAM)ROM(read-onlyMemory)MemoryTypeC541C542C543C545C546C548C549C5402C5410C5420ROM28K2K2K48K48K2K16K4K16K0DARAM5K10K10K6K6K8K8K16K8K32KSARAM0000024K24K056K168KTMS320C54xDSP器件的內(nèi)部存儲(chǔ)器讀寫控制外部總線接口(ExternalBusInterface)D0~D15A0~A15片外程序存儲(chǔ)器CE(ChipEnable)PS(programspaceselect)PB16bitPAB16bitMUX將外部存儲(chǔ)設(shè)備連接到程序空間DSP片上程序存儲(chǔ)器讀寫控制DAB16bitEAB16bitCAB16bitMUX將外部存儲(chǔ)設(shè)備連接到數(shù)據(jù)空間外部總線接口(ExternalBusInterface)D0~D15A0~A15片外數(shù)據(jù)存儲(chǔ)器CE(ChipEnable)DS(dataspaceselect)EB16bitCB16bitDB16bit片上數(shù)據(jù)存儲(chǔ)器DSP讀寫控制將外部存儲(chǔ)設(shè)備連接到I/O空間DAB16bitEAB16bitCAB16bitMUX外部總線接口(ExternalBusInterface)D0~D15A0~A15片外可編程設(shè)備CE(ChipEnable)IS(I/Ospaceselect)EB16bitCB16bitDB16bitregistersRAMs特殊的CPU指令PORTRPORTWDSP片外存儲(chǔ)資源C5402片上存儲(chǔ)資源存儲(chǔ)器映射C54x系列DSP存儲(chǔ)器映射(MemoryMaps)片上數(shù)據(jù)存儲(chǔ)器/片外數(shù)據(jù)存儲(chǔ)器<==>64K數(shù)據(jù)空間的某一段片上程序存儲(chǔ)器/片外程序存儲(chǔ)器<==>64K程序空間的某一段連接到I/O空間片外存儲(chǔ)資源<==>64KI/O空間的某一段0x0000程序/數(shù)據(jù)空間0xFFFF4KROM16KDARAM?KSARAM存儲(chǔ)器配置C54x系列DSP存儲(chǔ)器配置通過設(shè)置C54xDSP的CPU狀態(tài)和控制寄存器PMST，我們可以改變存儲(chǔ)器映射關(guān)系PMST(ProcessorModeStatusRegister)處理器模式狀態(tài)寄存器的三個(gè)位(MP/MC、OVLY、DROM)會(huì)影響存儲(chǔ)器配置：15-76543210MP/MCOVLYDROM存儲(chǔ)器配置MP/MC(Microprocessor/microcomputermode)=0 微型計(jì)算機(jī)模式，片上ROM被映射到程序空間=1 微處理器模式，片上ROM不被映射到程序空間復(fù)位值：由MP/MC

引腳狀態(tài)決定OVLY(RAMoverlay)=0 RAM不重疊，片上RAM只映射到數(shù)據(jù)空間=1 RAM重疊，片上RAM同時(shí)映射到數(shù)據(jù)空間和程序空間復(fù)位值：0DROM(DataROM)=0 片上ROM不被映射到數(shù)據(jù)空間=1 片上ROM的一部分被映射到數(shù)據(jù)空間復(fù)位值：0具體映射地址視具體DSP型號(hào)而定程序空間片上ROMC54xDSP片上ROM中固化有一段自舉引導(dǎo)代碼，能夠完成上電時(shí)自動(dòng)加載外部程序的功能。將片上ROM映射到程序空間后（PM/MC=0），可實(shí)現(xiàn)自舉引導(dǎo)功能片上ROM被映射到程序空間的同時(shí)其一部分也可以被映射到數(shù)據(jù)空間（當(dāng)DROM=1時(shí)），片上ROM被設(shè)計(jì)為多個(gè)可獨(dú)立訪問的區(qū)塊。當(dāng)從一個(gè)區(qū)塊讀取程序指令的同時(shí)，可以在其它區(qū)塊上進(jìn)行數(shù)據(jù)讀取擴(kuò)展程序存儲(chǔ)空間可訪問程序存儲(chǔ)器總?cè)萘孔畲髷U(kuò)展至8192K字（C548、C549、C5402、C5410和C5420擁有128個(gè)64K字頁面，C5402擁有16個(gè)64K字頁面，C5420有4個(gè)64K字頁面）On-chipDARAM(OVLY=1)C5402DSP存儲(chǔ)器映射0x00~0x7FreservedExternalExternal(MP/MC=1)External(OVLY=0)On-chipROM(MP/MC=0)64K程序空間0x00000x3FFF0x40000xEFFF0xF0000xFFFF16K44K4KOn-chipROM(MP/MC=0)bootloadercode256-wordμ-lawexpansiontable256-wordA-lawexpansiontable256-wordsinelook-uptable128wordsreserved128wordsinterruptvectortable0xFF800xFFFF4KC5402DSP片上ROM組織0xF0000xFFFF0xFE000xFEFF0xFD000xFDFF0xFC000xFCFF0xF8000xFBFF0xFF000xFF7F0xF8000xFFFF擴(kuò)展程序存儲(chǔ)空間擴(kuò)展程序存儲(chǔ)空間(C548/549/5402/5410/5420)將外部總線接口的16-line地址總線增加為23lines(C548/549/5410)20lines(C5402)18lines(C5420)增加一個(gè)額外的存儲(chǔ)器映射寄存器

——XPC(ProgramCounterExtensionregister)

程序計(jì)數(shù)器擴(kuò)展寄存器提供了6條額外的指令對(duì)外部擴(kuò)展程序存儲(chǔ)器進(jìn)行尋址外部總線接口(ExternalBusInterface)D0~D15PSA16~A19A0~A15CPUXPC=[A19:A16]C5402擴(kuò)展程序存儲(chǔ)空間16x64K=1024KC5402擴(kuò)展程序存儲(chǔ)空間On-chipDARAM(OVLY=1)reservedExternalExternal(MP/MC=1)External(OVLY=0)On-chipROM(MP/MC=0)0x00000x3FFF0x40000xEFFF0xF0000xFFFF16x64K程序空間XPC=0x0On-chipDARAM(OVLY=1)ExternalExternal(OVLY=0)0x00000x7FFF0x80000xFFFFXPC=0x1~0xFLower32KUpper32K擴(kuò)展程序存儲(chǔ)空間影響XPC內(nèi)容的特殊指令：FB–遠(yuǎn)跳轉(zhuǎn)FBACC–遠(yuǎn)跳轉(zhuǎn)到累加器A或B指定的位置FCALA–遠(yuǎn)調(diào)用累加器A或B指定的位置FCALL–遠(yuǎn)調(diào)用FRET–遠(yuǎn)返回FRETE–中斷使能的情況下遠(yuǎn)返回能夠訪問到擴(kuò)展程序空間，不改變XPC內(nèi)容的指令：READA–以累加器A的內(nèi)容為地址讀取擴(kuò)展程序空間WRITA–以累加器A的內(nèi)容為地址寫入擴(kuò)展程序空間數(shù)據(jù)空間片上DARAM都被映射到數(shù)據(jù)空間，片上ROM的一部分映射到數(shù)據(jù)空間片上DARAM被設(shè)計(jì)為多個(gè)獨(dú)立的區(qū)塊，對(duì)不同區(qū)塊的訪問互不影響，從而能夠在同一指令周期中執(zhí)行兩次讀操作和一次寫操作地址為0x0000~0x007F的區(qū)間被作為保留區(qū)間，映射到該地址區(qū)間的存儲(chǔ)單元包含：26個(gè)CPU寄存器片上外設(shè)的控制寄存器和數(shù)據(jù)寄存器，地址為0x0020~0x005F32字的DARAM，地址為0x0060~0x007FC5402DSP存儲(chǔ)器映射0x80~0x3FFFFOn-chipDARAM0x00~0x5Fmemorymappedregisters64K數(shù)據(jù)空間0x00000x3FFFExternal0x40000xEFFFExternal(DROM=0)0xF0000xFFFFOn-chipROM(DROM=1)16K44K4K0x60~0x7FScratch-padmemory0x00~0x5FMMRC5402DSP存儲(chǔ)器映射0x60~0x7FScratch-padmemory0x00h–0x1FTheCPUregisters0x20h–0x5FTheperipheralregisters0x00IMR0x11AR10x01IFR0x12AR20x02-05-0x13AR30x06ST00x14AR40x07ST10x15AR50x08AL0x16AR60x09AH0x17AR70x0AAG0x18SP0x0BBL0x19BK0x0CBH0x1ABRC0x0DBG0x1BRSA0x0ET0x1CREA0x0FTRN0x1DPMST0x10AR00x1EXPC0x1E-1F-32字的DARAM用于存放幫助消除存儲(chǔ)器碎片的變量0x80~0x3FFFFOn-chipDARAM128word128word128word128wordOn-chipDARAM分塊結(jié)構(gòu)……CPUC5402DSP存儲(chǔ)器映射External64KI/O空間0x00000xFFFF64K片外可編程設(shè)備ChipselectregistersRAMs寄存器組織在C54x的數(shù)據(jù)存儲(chǔ)空間中，前80H個(gè)單元（數(shù)據(jù)頁0）包含有的CPU寄存器、片內(nèi)外設(shè)寄存器和暫存器。這些寄存器全部映射到數(shù)據(jù)存儲(chǔ)空間，稱作存儲(chǔ)器映像寄存器MMR存儲(chǔ)器映像寄存器MMR：CPU寄存器——特殊功能寄存器片內(nèi)外設(shè)寄存器暫存器SPRAMCPU寄存器名稱地址(Hex)說明名稱地址(Hex)說明IMR0中斷屏蔽寄存器AR212輔助寄存器2IFR1中斷標(biāo)志寄存器AR313輔助寄存器3—2-5保留AR414輔助寄存器4ST06狀態(tài)寄存器0AR515輔助寄存器5ST17狀態(tài)寄存器1AR616輔助寄存器6AL8累加器A低位字AR717輔助寄存器7AH9累加器A高位字SP18堆棧指針寄存器AGA累加器A保護(hù)字BK19循環(huán)緩沖大小寄存器BLB累加器B低位字BRC1A塊重復(fù)計(jì)數(shù)器BHC累加器B高位字RSA1B塊重復(fù)首地址BGD累加器B保護(hù)字REA1C塊重復(fù)尾地址TREGE暫存器PMST1D處理器方式狀態(tài)寄存器TRNF轉(zhuǎn)換寄存器XPC1E擴(kuò)展程序計(jì)數(shù)器（C548/9/02/10/20）AR010輔助寄存器0—1F保留AR111輔助寄存器1CPU寄存器狀態(tài)寄存器（ST0、ST1）

反映了C54xDSP器件的各種狀態(tài)和模式ST0包含了CPU在做算術(shù)運(yùn)算和位操作時(shí)產(chǎn)生的一些標(biāo)志：OVA，OVB，C，TC，DP（數(shù)據(jù)頁指針）和ARP域ST1反映了處理器的模式狀態(tài)和執(zhí)行指令時(shí)的狀態(tài)ST0寄存器

15–1312111098–0ARPTCCOVAOVBDPARP：輔助寄存器指針TC：測(cè)試/控制標(biāo)志C：借位標(biāo)志OVA/B：累加器A/B溢出標(biāo)志DP：數(shù)據(jù)存儲(chǔ)器頁指針ST1寄存器

151413121110987654–0BRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASMCPL：編譯模式選擇位SXM：符號(hào)擴(kuò)展模式位C16：雙16運(yùn)算使能位XF：XF引腳狀態(tài)控制位HM：保持模式CPU掛起位ASM：累加器移位模式CPU寄存器累加器（A、B）C54xDSP器件的CPU中具有可兩個(gè)40位的累加器：累加器A和累加器B。它們都被映射到數(shù)據(jù)空間并被分為低16位字、高16位字和8位保護(hù)域三部分臨時(shí)寄存器（T）存放乘積或乘積累加指令的一個(gè)乘數(shù)，存放移位操作的所需的移位量，存放BITT指令的一個(gè)位地址。EXP指令也會(huì)將計(jì)算出的指數(shù)值寫入暫存器T中，NORM指令使用T來歸一化數(shù)值過渡寄存器（TRN）存放Viterbi算法的中間結(jié)果CMPS指令在累加器高位字和低位字進(jìn)行比較的基礎(chǔ)上也會(huì)修改TRN的內(nèi)容CPU寄存器輔助計(jì)存器（AR0~AR7）可被CPU訪問并能夠被輔助寄存器算術(shù)單元修改，C54xDSP的兩個(gè)ARAU可對(duì)AR0~AR7進(jìn)行遞增/遞減、循環(huán)遞增/遞減、位倒序遞增/遞減等修改，而不需要CPU參與使用AR0–AR7來產(chǎn)生數(shù)據(jù)空間的16位地址非常地靈活和有效通過AR0~AR7來訪問數(shù)據(jù)空間中數(shù)據(jù)的方式被稱為間接尋址方式AR0~AR7也能用作一個(gè)通用寄存器或一個(gè)計(jì)數(shù)器來使用。CPU寄存器堆棧指針寄存器（SP）存放的是系統(tǒng)堆棧的棧頂?shù)刂穳簵：统鰲Ｖ噶罹褪峭ㄟ^SP指針實(shí)現(xiàn)的中斷、TRAP、函數(shù)調(diào)用/返回和PUSHD、PUSHM、POPD以及POPM等指令都會(huì)使用SP進(jìn)行堆棧操作系統(tǒng)堆棧是一段屬于數(shù)據(jù)空間的存儲(chǔ)區(qū)域，具體地址和大小由用戶在編程時(shí)指定環(huán)境保護(hù)是在編寫一個(gè)匯編子函數(shù)時(shí)，在一開始必須要將函數(shù)體中用到的所有CPU寄存器的內(nèi)容壓入堆棧，并在退出之前將其彈出堆棧放回原來的CPU寄存器在C語言函數(shù)體內(nèi)部定義的局部變量是在系統(tǒng)堆棧中生成的，當(dāng)該函數(shù)返回時(shí)這些變量會(huì)被消除。所以在開發(fā)DSP軟件時(shí)一定要設(shè)置合適的系統(tǒng)堆棧大小CPU寄存器循環(huán)緩沖區(qū)大小寄存器（BK）ARAU單元使用16位循環(huán)緩沖區(qū)大小寄存器（BK，Circular-BufferSizeRegister）實(shí)現(xiàn)循環(huán)遞增/遞減尋址塊重復(fù)寄存器（BRC、RSA、REA）16位塊重復(fù)計(jì)數(shù)寄存器（BRC，Block-RepeatCounter）用于存放一個(gè)匯編語言代碼塊需要被重復(fù)執(zhí)行的次數(shù)16位塊重復(fù)起始地址寄存器（RSA，Block-RepeatStartAddress）用于存放被重復(fù)程序塊的起始地址16位塊重復(fù)結(jié)束地址寄存器（REA，Block-RepeatEndAddress）用于存放被重復(fù)程序塊的結(jié)束地址CPU根據(jù)這三個(gè)寄存器的內(nèi)容執(zhí)行塊重復(fù)指令CPU寄存器處理器模式狀態(tài)寄存器（PMST）用于控制C54xDSP的存儲(chǔ)器映射方式、存放中斷向量表指針等15~76543210IPTROVLYAVISDROMCLKOFFSMUL+SST+IPTR：中斷向量表指針AVIS：地址可見使能位CLKOFF：輸出時(shí)鐘關(guān)閉位

程序計(jì)數(shù)器擴(kuò)展寄存器（XPC）

用于存放當(dāng)前程序存儲(chǔ)器地址的高位地址C54x數(shù)字信號(hào)處理器結(jié)構(gòu)3.1結(jié)構(gòu)概述3.2總線結(jié)構(gòu)3.3CPU內(nèi)核3.4指令流水線3.5存儲(chǔ)器組織結(jié)構(gòu)3.6系統(tǒng)控制系統(tǒng)控制(Systemcontrol)數(shù)據(jù)地址及程序地址生成系統(tǒng)復(fù)位中斷系統(tǒng)節(jié)電模式數(shù)據(jù)地址的產(chǎn)生C54xDSP的數(shù)據(jù)地址由數(shù)據(jù)地址生成器（DAGEN）負(fù)責(zé)產(chǎn)生，并放入三條數(shù)據(jù)地址總線CBA、DBA、EBA上DAGEN為內(nèi)部存儲(chǔ)器、片上MMR寄存器、片外數(shù)據(jù)空間及I/O空間存儲(chǔ)設(shè)備的訪問提供所需的地址信息DAGEN內(nèi)部包括輔助寄存器AR0~AR7輔助寄存器算數(shù)運(yùn)算單元ARAU0、ARAU1AR寄存器指針ARP循環(huán)緩沖區(qū)大小寄存器BK數(shù)據(jù)指針DP堆棧指針寄存器SP其中AR0~AR7、ARAU0、ARAU1、ARP、BK構(gòu)成一個(gè)獨(dú)立的邏輯模塊實(shí)現(xiàn)包括循環(huán)尋址和位倒序?qū)ぶ吩趦?nèi)的各種間接尋址方式DP和SP則用于直接尋址方式SP同時(shí)也用于實(shí)現(xiàn)堆棧尋址程序地址的產(chǎn)生C54xDSP的程序地址由程序地址生成器（PAGEN）負(fù)責(zé)產(chǎn)生，并放入程序地址總線PBA上PAGEN為訪問存放于程序空間的指令、參數(shù)表、指令攜帶的16位立即數(shù)等內(nèi)容提供所需的地址信息PAGEN內(nèi)部包含下列寄存器：程序指針（PC）重復(fù)計(jì)數(shù)器（RC）塊重復(fù)計(jì)數(shù)器（BRC）塊重復(fù)起始地址寄存器（RSA）塊重復(fù)結(jié)束地址寄存器（REA）程序計(jì)數(shù)器擴(kuò)展寄存器（XPC）（C548/9/02/10/20）PAGEN是在PC寄存器中產(chǎn)生程序地址的，放入PAB總線上的就是PC中的值系統(tǒng)復(fù)位如果C54xDSP的RS引腳上出現(xiàn)2個(gè)時(shí)鐘周期以上的低電平，整個(gè)芯片將被復(fù)位，此時(shí)芯片內(nèi)部所有電路的寄存器都將被設(shè)置為復(fù)位值。其中：IPTR被設(shè)置為1FFhMP/MC

位被設(shè)置為與MP/MC

引腳相同的狀態(tài)PC被設(shè)置為FF80h，XPC被清零設(shè)置INTM=1，即全局關(guān)閉可屏蔽中斷設(shè)置IFR=0000H一個(gè)內(nèi)部同步復(fù)位信號(hào)被發(fā)給片上外設(shè)下列狀態(tài)位被設(shè)置為其初始值：ARP=0CLKOFF=0HM=0SXM=1ASM=0CMPT=0INTM=1TC=1AVIS=0CPL=0OVA=0XF=1BRAF=0DP=0OVB=0C=1DROM=0OVLY=0C16=0FRCT=0OVM=0復(fù)位期間處理器將不會(huì)對(duì)其余的狀態(tài)位和堆棧指針SP進(jìn)行初始化，因此，用戶必須在自己的程序代碼中初始化其余的狀態(tài)位和SP寄存器若MP/MC=0，復(fù)位后CPU將從內(nèi)部ROM開始讀取指令執(zhí)行若MP/MC

=1，復(fù)位后CPU將讀取外部程序存儲(chǔ)器中的指令并執(zhí)行

中斷(Interrupts)中斷是一些由硬件或軟件產(chǎn)生的信號(hào)，能使CPU暫時(shí)停止執(zhí)行正在執(zhí)行的程序，轉(zhuǎn)而執(zhí)行由DSP程序開發(fā)者編寫的中斷服務(wù)程序(ISR——InterruptServiceRoutine)C54x既支持軟件中斷也支持硬件中斷軟件中斷，是由指令(INTR、TRAP、RESET)產(chǎn)生的硬件中斷：外部中斷——通過DSP外部中斷引腳接收到的片外設(shè)備產(chǎn)生的中斷(例如ADC/DAC向DSP發(fā)出的中斷)片上外設(shè)中斷——DSP片上外設(shè)(如定時(shí)器、串口、DMA等)向CPU發(fā)出的中斷當(dāng)同一CPU時(shí)鐘周期內(nèi)有多個(gè)硬件中斷發(fā)生時(shí)，CPU會(huì)按照中斷優(yōu)先級(jí)對(duì)它們進(jìn)行響應(yīng)。軟件中斷無優(yōu)先級(jí)可屏蔽和非可屏蔽中斷DSP的中斷又可分為兩大類：可屏蔽(Maskable)中斷：可以通過軟件被禁止/使能的中斷。C54xDSP的可屏蔽中斷包括：所有的內(nèi)部硬件中斷除NMI

、RS之外的外部硬件中斷非可屏蔽(Nonmaskable)中斷：不能被禁止的中斷C54x的非可屏蔽中斷有：所有的軟件中斷外部中斷NMI(DSP外部中斷引腳NMI)復(fù)位中斷RS(DSP外部中斷引腳RS)CPU在響應(yīng)NMI

中斷時(shí)，將不能被任何其他中斷打斷，包括復(fù)位中斷IFRIFR(InterruptFlagRegister)中斷標(biāo)志寄存器(地址0x01)當(dāng)一個(gè)可屏蔽中斷產(chǎn)生時(shí)，IFR中相應(yīng)的中斷標(biāo)志位會(huì)被置1，當(dāng)CPU響應(yīng)該中斷后，該標(biāo)志位才被清除清除中斷標(biāo)志還可通過：軟件或硬件復(fù)位；向標(biāo)志位寫1；使用INTR#K指令響應(yīng)該中斷15-1413121110987ReservedDMAC5DMAC4BXINT1/DMAC3BRINT1/DMAC2HPINTINT3TINT1/DMAC1C5402DSP的IFR寄存器6543210DMAC0BXINT0BRINT0TINT0INT2INT1INT0IMRIMR(InterruptMaskRegister)中斷屏蔽寄存器(地址0x00)當(dāng)ST1的INTM位為0時(shí)，IMR可用于禁止和使能可屏蔽中斷，向IMR中的某個(gè)屏蔽位寫1就能使能相應(yīng)的可屏蔽中斷。如果寫0，則相應(yīng)的中斷被禁止15-1413121110987ReservedDMAC5DMAC4BXINT1/DMAC3BRINT1/DMAC2HPINTINT3TINT1/DMAC1C5402DSP的IMR寄存器6543210DMAC0BXINT0BRINT0TINT0INT2INT1INT011INTM中斷模式位，可屏蔽中斷的全局開關(guān)=0全局開=1全局關(guān)ST1：(0x07)C54x中斷響應(yīng)流程中斷請(qǐng)求產(chǎn)生Request中斷應(yīng)答Acknowledgment執(zhí)行用戶編寫的ISRIMR屏蔽位=1？將當(dāng)前PC值壓入堆棧產(chǎn)生應(yīng)答信號(hào)IACK可屏蔽中斷？從ISR返回時(shí)，將先前壓入堆棧的PC值彈出放入PC中程序繼續(xù)從被中斷處運(yùn)行INTM=0？YNY產(chǎn)生應(yīng)答信號(hào)IACKINTM置1YNNCPU如何跳轉(zhuǎn)到ISR去執(zhí)行？中斷號(hào)中斷名稱0RS1NMI……16INT017INT118INT2……15-7IPTR中斷INT0得到應(yīng)答AcknowledgmentPC=(IPTR<<7)+中斷號(hào)×4PMST：(0x1D)……程序空間NOPB_MyInt0isr

NOPNOP執(zhí)行C函數(shù)

MyInt0isrINT0的中斷向量中斷向量表中斷向量(表)指針4-wordspace4-wordspace4-wordspace4-wordspace4-wordspaceOneDSPproject如何編寫一個(gè)中斷應(yīng)用程序(C語言)voidmain(){…‘設(shè)置IPTR’；

//如果是可屏蔽中斷‘清除IFR標(biāo)志位’；‘設(shè)置IMR使能中斷’；‘打開全局中斷’；

…}main.cvoidinterruptmyisr(){…}isr.c.sect".vectors“.ref_c_int00;Centry.ref_myisr

;isrentry.align0x80;對(duì)準(zhǔn)頁邊界

RESET:B_c_int00nopnopnop……INT0:B_myisr;跳轉(zhuǎn)到myisrnopnopnop…vectors.asm…SECTION{….vectors>‘與IPTR對(duì)應(yīng)的向量表地址’’

…}location.cmd節(jié)電模式(Power-DownModes)C54x有4種節(jié)電模式，可以暫時(shí)使CPU處于休眠狀態(tài)以減小功耗。退出節(jié)電模式后CPU可以繼續(xù)正常工作執(zhí)行指令I(lǐng)DLE1進(jìn)入閑置模式1執(zhí)行指令I(lǐng)DLE2進(jìn)入閑置模式2執(zhí)行指令I(lǐng)DLE3進(jìn)入閑置模式3使DSP引腳HOLD

處于低電平進(jìn)入保持模式節(jié)電模式(Power-DownModes)1.閑置方式1（IDLE1）

CPU除了時(shí)鐘外所有的工作都停止。但外設(shè)電路 可以繼續(xù)工作，CLKOUT引腳保持有效可用IDLE1指令，使CPU進(jìn)入閑置方式1狀態(tài)用喚醒中斷來結(jié)束CPU的閑置方式1節(jié)電模式(Power-DownModes)2.閑置方式2（IDLE2）

片內(nèi)外設(shè)和CPU停止工作，系統(tǒng)功耗有明顯減少可用IDLE2指令進(jìn)入閑置方式2

結(jié)束時(shí)，不能采用閑置方式1的方法，可用外部中斷結(jié) 束閑置方式2

其方法：用一個(gè)10ns的窄脈沖加到外部中斷引腳(RS、 NMI和INTx),通過外部中斷來結(jié)束閑置方式2

閑置方式2結(jié)束后，所有的外設(shè)都將復(fù)位

節(jié)電模式(Power-DownModes)3.閑置方式3（IDLE3）完全關(guān)閉模式，除了具有閑置方式2的功能外，還可以終止鎖相環(huán)PLL的工作，大幅度地降低系統(tǒng)功耗可用IDLE3指令進(jìn)入閑置方式3，用外部中斷來結(jié)IDLE3結(jié)束后，所有的外設(shè)將被復(fù)位節(jié)電模式(Power-DownModes)4.

保持方式（HOLD）由HOLD信號(hào)初始化，使CPU的地址總線、數(shù)據(jù)總線和控 制總線處于高阻狀態(tài)，并可以通過設(shè)定HM位，來終止 CPU運(yùn)行若HM=1，則三總線高阻，CPU停止工作若HM=0，則三總線高阻，但CPU繼續(xù)運(yùn)行不會(huì)停止CPU片內(nèi)外設(shè)的工作當(dāng)HOLD信號(hào)無效時(shí)，結(jié)束保持方式節(jié)電模式(Power-DownModes)5.

其他省電方式

C54x除了上述四種省電方式外，還有兩種省電功能，分別是外部總線關(guān)斷和CLKOUT關(guān)斷。

外部總線關(guān)斷：是通過對(duì)BSCR寄存器的第0位置1，關(guān)斷片內(nèi)外部接口時(shí)鐘，使接口處于低功耗狀態(tài)。復(fù)位時(shí)，該位清0，片內(nèi)外設(shè)接口時(shí)鐘開放

時(shí)鐘關(guān)斷：是利用指令來禁止CLKOUT信號(hào)。其方法：用軟件指令將PMST中的CLKOFF位置1，關(guān)斷CLKOUT的輸出。復(fù)位時(shí)，CLKOUT有效C54x節(jié)電模式(Power-DownModes)操作特性IDLE1IDLE2IDLE3HOLDCPU暫停工作√√√√CPU時(shí)鐘停止工作√√√片上外設(shè)時(shí)鐘停止工作√√鎖相環(huán)PLL停止工作√外部地址總線處于高阻狀態(tài)√外部數(shù)據(jù)總線處于高阻狀態(tài)√外部控制信號(hào)線處于高阻狀態(tài)√退出節(jié)電模式的原因HOLD變?yōu)楦唠娖健坍a(chǎn)生內(nèi)部可屏蔽中斷√產(chǎn)生外部可屏蔽中斷√√√產(chǎn)生NMI中斷√√√產(chǎn)生RS(復(fù)位)中斷√√√C54x數(shù)字信號(hào)處理器結(jié)構(gòu)3.1結(jié)構(gòu)概述3.2總線結(jié)構(gòu)3.3CPU內(nèi)核3.4指令流水線3.5存儲(chǔ)器組織結(jié)構(gòu)3.6系統(tǒng)控制3.7片上外設(shè)C54xDSP片上外設(shè)種類通用I/O引腳：XF、BIO定時(shí)計(jì)數(shù)器/定時(shí)器(Timer)時(shí)鐘生成器(Clockgenerator)多通道緩沖串口(Multi-channelbufferedserialport(McBSP))直接存儲(chǔ)器訪問控制器(DirectMemoryAccessController(DMA))外部總線接口(ExternalBusInterface)主機(jī)接口