數(shù)字電路與邏輯設(shè)計(jì)課件：數(shù)字系統(tǒng)設(shè)計(jì)

數(shù)字系統(tǒng)設(shè)計(jì)9.1數(shù)字系統(tǒng)設(shè)計(jì)方法9.2數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例9.1數(shù)字系統(tǒng)設(shè)計(jì)方法9.1.1數(shù)字系統(tǒng)設(shè)計(jì)方法概述數(shù)字系統(tǒng)的設(shè)計(jì)概括起來有兩種設(shè)計(jì)方法：(1)自底向上的設(shè)計(jì)（Bottom-up）：從結(jié)構(gòu)層開始，采用結(jié)構(gòu)化單元和行為級(jí)模塊構(gòu)成的層次式模型，逐級(jí)向上搭建出符合要求的系統(tǒng)。(2)自頂向下的設(shè)計(jì)（Top-Down）：先對(duì)所要設(shè)計(jì)的系統(tǒng)進(jìn)行功能描述，然后逐步分塊細(xì)化，直至得到結(jié)構(gòu)化的最底層的具體實(shí)現(xiàn)。

1.自底向上的設(shè)計(jì)自底向上的設(shè)計(jì)方法是傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法。采用自底向上的設(shè)計(jì)方法需要設(shè)計(jì)者首先定義和設(shè)計(jì)每個(gè)基本模塊，然后對(duì)這些模塊進(jìn)行連線以完成整體設(shè)計(jì)。在系統(tǒng)設(shè)計(jì)的復(fù)雜程度較低時(shí)，自底向上的設(shè)計(jì)方法是相當(dāng)有效的，但隨著設(shè)計(jì)復(fù)雜程度的增加，設(shè)計(jì)者就很難處理其層次化的各個(gè)細(xì)節(jié)了。如果對(duì)較大規(guī)模的電路采用這種設(shè)計(jì)方法，就會(huì)導(dǎo)致產(chǎn)品生產(chǎn)周期長、可靠性低、開發(fā)費(fèi)用高等問題。2.自頂向下的設(shè)計(jì)所謂自頂向下的設(shè)計(jì)方法，就是從抽象的高層次上形成一個(gè)設(shè)計(jì)思想，然后實(shí)現(xiàn)這個(gè)思想，也就是從系統(tǒng)整體要求出發(fā)，自上而下的逐步將系統(tǒng)實(shí)際內(nèi)容細(xì)化。從電子工程的角度來講，這就意味著首先應(yīng)該在高層次上定義一個(gè)系統(tǒng)，然后對(duì)該系統(tǒng)進(jìn)行邏輯劃分，最后才去實(shí)現(xiàn)劃分后的低層次的邏輯。整個(gè)系統(tǒng)實(shí)現(xiàn)后必須進(jìn)行功能模擬，然后得到具體的實(shí)際電路。自頂向下的設(shè)計(jì)方法相對(duì)于傳統(tǒng)的自底向上的設(shè)計(jì)方法來說，具有很多的優(yōu)點(diǎn)，因?yàn)樵O(shè)計(jì)師可以將更多的精力和時(shí)間花費(fèi)在從高層次上對(duì)系統(tǒng)進(jìn)行功能定義和設(shè)計(jì)，這具有明顯的優(yōu)越性。2.自頂向下的設(shè)計(jì)（1）提高設(shè)計(jì)實(shí)現(xiàn)的效率自頂向下的設(shè)計(jì)方法允許設(shè)計(jì)者從一個(gè)高抽象層次上對(duì)系統(tǒng)的功能進(jìn)行定制，而不需要考慮門級(jí)的具體實(shí)現(xiàn)方法。設(shè)計(jì)者只需要寫出設(shè)計(jì)中所需部件的硬件描述語言代碼或者是其它類型的模型，設(shè)計(jì)工具就會(huì)根據(jù)編寫的高層描述生成門級(jí)的實(shí)現(xiàn)，這就大大減少了設(shè)計(jì)者以往必須花費(fèi)在設(shè)計(jì)細(xì)節(jié)上的時(shí)間。（2）增加設(shè)計(jì)的重用性在大多數(shù)的自頂向下設(shè)計(jì)過程中，設(shè)計(jì)是與工藝無關(guān)的，設(shè)計(jì)中的模塊是可重用的。（3）錯(cuò)誤的早期發(fā)現(xiàn)因?yàn)樵O(shè)計(jì)師可以將更多的精力和時(shí)間投入到高層次的對(duì)系統(tǒng)功能的定義和設(shè)計(jì)，所以在產(chǎn)品設(shè)計(jì)的初期階段就發(fā)現(xiàn)更多的設(shè)計(jì)錯(cuò)誤，這會(huì)帶來以下幾個(gè)好處：① 減少產(chǎn)品開發(fā)周期通常情況下，在電路設(shè)計(jì)的最后階段發(fā)現(xiàn)的錯(cuò)誤遠(yuǎn)比在設(shè)計(jì)的開始階段發(fā)現(xiàn)的錯(cuò)誤更難修改和定位，因此在設(shè)計(jì)初期發(fā)現(xiàn)和修改絕大多數(shù)錯(cuò)誤可以極大的降低設(shè)計(jì)的反復(fù)性。② 降低產(chǎn)品開發(fā)成本因?yàn)樵谠O(shè)計(jì)的初期階段發(fā)現(xiàn)的錯(cuò)誤修改起來相對(duì)簡單，并且可以消除由該錯(cuò)誤連帶發(fā)生的錯(cuò)誤，因此可以降低開發(fā)的成本。③增加設(shè)計(jì)一次成功通過的可能性因?yàn)樵谠O(shè)計(jì)開始階段發(fā)現(xiàn)的錯(cuò)誤越多，那么設(shè)計(jì)在后期驗(yàn)證時(shí)，一次通過的可能性就會(huì)越大。隨著數(shù)字集成技術(shù)和EDA（ElectronicDesignAutomation）技術(shù)的發(fā)展，數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)工具也發(fā)生了很大的變化，傳統(tǒng)的設(shè)計(jì)方法已逐步被基于EDA技術(shù)的設(shè)計(jì)方法所代替。目前大部分?jǐn)?shù)字系統(tǒng)都可以采用可編程邏輯器件實(shí)現(xiàn)，硬件描述語言（HardwareDescriptionLanguage，簡稱HDL）已成為數(shù)字系統(tǒng)設(shè)計(jì)的重要描述手段。設(shè)計(jì)者不需要再用邏輯圖的形式來設(shè)計(jì)系統(tǒng)，而是采用硬件描述語言對(duì)系統(tǒng)進(jìn)行描述，其關(guān)鍵技術(shù)在于系統(tǒng)的仿真、綜合和測(cè)試都由技術(shù)上相對(duì)成熟的電子設(shè)計(jì)自動(dòng)化軟件來完成，大大減少了設(shè)計(jì)者參與具體電路細(xì)節(jié)的工作量，可以使其將更多精力投入到系統(tǒng)設(shè)計(jì)上，極大的提高了工作效率。讀者可在學(xué)完本課程的基礎(chǔ)上，進(jìn)一步學(xué)習(xí)有關(guān)基于HDL的數(shù)字系統(tǒng)設(shè)計(jì)方法。9.1.2數(shù)字系統(tǒng)設(shè)計(jì)的描述方法數(shù)字系統(tǒng)設(shè)計(jì)的描述方法包括方框圖法和時(shí)序波形法。1.方框圖描述法方框圖描述法具有以下優(yōu)點(diǎn)：（1）提高了系統(tǒng)結(jié)構(gòu)的可讀性和清晰度；（2）容易進(jìn)行結(jié)構(gòu)化系統(tǒng)設(shè)計(jì)；（3）便于對(duì)系統(tǒng)進(jìn)行修改和補(bǔ)充；（4）為設(shè)計(jì)者和用戶之間提供了交流的手段和基礎(chǔ)。方框圖描述法是在矩形框內(nèi)用文字、表達(dá)式、符號(hào)或圖形來表示系統(tǒng)的各個(gè)子系統(tǒng)或模塊的名稱和主要功能。矩形框之間用帶箭頭的線段相連接，表示各子系統(tǒng)或模塊之間數(shù)據(jù)流或控制流的信息通道。矩形框圖間的一條連線可表示實(shí)際電路間的一條或多條連接線，連線旁的文字或符號(hào)可以表示主要信息通道的名稱、功能或信息類型。箭頭指示了信息的傳輸方向。方框圖是系統(tǒng)設(shè)計(jì)的初步，其設(shè)計(jì)是一個(gè)自頂向下、逐步細(xì)化的過程。【例9-1】設(shè)計(jì)一個(gè)數(shù)據(jù)采集系統(tǒng)方框圖。解：（1）根據(jù)題意先畫出系統(tǒng)的大致方框圖如圖9-1-1(a)所示。該框圖定義和描述了系統(tǒng)從輸入到輸出的基本功能模塊和實(shí)現(xiàn)的一般過程。（2）在對(duì)系統(tǒng)的數(shù)據(jù)和控制信息進(jìn)行分析和定義后將系統(tǒng)框圖作進(jìn)一步的分解和細(xì)化。如圖9-1-1(b)為第一步的分解圖。（3）系統(tǒng)框圖中的輸入、輸出只是一般意義的輸入和輸出，輸入信號(hào)在A/D轉(zhuǎn)換前一般要進(jìn)行放大或衰減處理，輸出的方式根據(jù)要求可以是顯示或進(jìn)一步的后處理等。如圖9-1-1(c)所示為輸入、輸出進(jìn)一步明確后的方框圖。圖9-1-1數(shù)據(jù)采集系統(tǒng)方框圖2.時(shí)序圖描述法時(shí)序圖是用來描述數(shù)字電路或者控制電路輸入和輸出端口在不同時(shí)間的狀態(tài)的一種圖形。【例9-2】用時(shí)序圖描述數(shù)據(jù)采集系統(tǒng)控制數(shù)據(jù)寫入、讀出存儲(chǔ)器的時(shí)間關(guān)系。解：該系統(tǒng)存儲(chǔ)器的數(shù)據(jù)寫入、讀出的時(shí)序主要由控制功能模塊產(chǎn)生，寫入存儲(chǔ)器的數(shù)據(jù)由A/D轉(zhuǎn)換器提供，存儲(chǔ)器的地址由地址計(jì)數(shù)器提供，時(shí)序圖如圖9-1-2所示，其時(shí)間順序如下：首先給A/D發(fā)出啟動(dòng)命令START。START為高電平有效，當(dāng)START下降沿來到時(shí)開始進(jìn)行A/D轉(zhuǎn)換。EOC為A/D轉(zhuǎn)換器的轉(zhuǎn)換結(jié)束信號(hào)，輸出高電平有效。在START上升沿后1~8個(gè)時(shí)鐘周期內(nèi)，EOC變?yōu)榈碗娖綍r(shí)，標(biāo)志A/D正在進(jìn)行轉(zhuǎn)換，當(dāng)A/D轉(zhuǎn)換結(jié)束時(shí)，EOC由低變?yōu)楦?，控制電路向A/D發(fā)出輸出允許信號(hào)后，A/D轉(zhuǎn)換的數(shù)據(jù)便可以送出。存儲(chǔ)器的寫命令WR為低電平有效，當(dāng)控制電路向存儲(chǔ)器發(fā)出寫命令WR后，便可以將A/D送出的數(shù)據(jù)寫入到存儲(chǔ)器的指定地址。存儲(chǔ)器寫完數(shù)據(jù)后，控制電路再向存儲(chǔ)器發(fā)RD讀出命令。當(dāng)RD為低電平（有效）時(shí)，便可以從存儲(chǔ)器指定的地址中讀出數(shù)據(jù)。圖9-1-2例9-2工作時(shí)序圖9.2數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例9.2.1定時(shí)電路的設(shè)計(jì)【例9-3】設(shè)計(jì)定時(shí)電路，要求該電路實(shí)現(xiàn)以下功能：

(1)可任意設(shè)置定時(shí)的小時(shí)、分。

(2)數(shù)碼管顯示減計(jì)數(shù)過程的時(shí)間，可顯示小時(shí)、分、秒。

(3)定時(shí)結(jié)束報(bào)警。解：①定時(shí)電路的方框圖描述。定時(shí)電路的方框圖如圖9-2-1所示。根據(jù)定時(shí)電路的設(shè)計(jì)要求，我們把該電路的工作過程分為三步進(jìn)行：首先設(shè)置需要定時(shí)的時(shí)間；然后啟動(dòng)定時(shí)計(jì)數(shù)器開始計(jì)時(shí)，計(jì)時(shí)采用倒計(jì)時(shí)的方式工作，同時(shí)顯示倒計(jì)時(shí)的時(shí)間；最后當(dāng)定時(shí)結(jié)束時(shí)產(chǎn)生報(bào)警信號(hào)，用發(fā)光二極管指示定時(shí)結(jié)束。圖9-2-1定時(shí)電路框圖②系統(tǒng)組成及基本原理。定時(shí)電路原理圖如圖9-2-2所示，該電路由振蕩器、計(jì)數(shù)器、時(shí)間顯示、定時(shí)控制、定時(shí)時(shí)間設(shè)置幾個(gè)部分組成。定時(shí)時(shí)間設(shè)置。時(shí)間設(shè)置電路可實(shí)現(xiàn)小時(shí)和分的設(shè)置。由于采用減計(jì)數(shù)方式，設(shè)置的時(shí)間就是需要的定時(shí)時(shí)間。小時(shí)的設(shè)置通過直接置A7、A8兩計(jì)數(shù)器的數(shù)據(jù)置數(shù)端D12~D7。因?yàn)橐惶熘挥?4小時(shí)，小時(shí)的最高位只為2，因此A7計(jì)數(shù)器的C、D端接地。如需要更長的定時(shí)時(shí)間，對(duì)C、D端置數(shù)即可。圖9-2-2定時(shí)電路原理圖

分的設(shè)置有兩個(gè)過程：計(jì)數(shù)開始前為人工預(yù)置定時(shí)時(shí)間的分，此時(shí)S1=0，A13導(dǎo)通，A14斷開，人工預(yù)置的時(shí)間分鐘通過A13數(shù)據(jù)總線驅(qū)動(dòng)器的D6~D0送入A9、A10計(jì)數(shù)器的數(shù)據(jù)端。計(jì)數(shù)開始時(shí)，S1=1,A13斷開，人工預(yù)置的分鐘數(shù)據(jù)就不能通過A13送入A9、A10分計(jì)數(shù)器的數(shù)據(jù)端。在減計(jì)數(shù)的過程中，如果小時(shí)計(jì)數(shù)器A7、A8不為0，每當(dāng)A7、A8減1計(jì)數(shù)，分計(jì)數(shù)器就要從59減到0。由于A14的使能端接A9的借位端，當(dāng)A9、A10分計(jì)數(shù)器減到0時(shí)，A14導(dǎo)通使A9、A10自動(dòng)設(shè)置到59。計(jì)數(shù)、顯示、分頻。計(jì)數(shù)器是整個(gè)定時(shí)系統(tǒng)的主要部分。由6塊十進(jìn)制加減計(jì)數(shù)器74LS168構(gòu)成減法計(jì)數(shù)器。小時(shí)計(jì)數(shù)器的模值為24，分和秒計(jì)數(shù)器的模值都是60。計(jì)數(shù)器的輸出通過數(shù)碼管驅(qū)動(dòng)譯碼器A1~A6去驅(qū)動(dòng)共陰極數(shù)碼管顯示時(shí)間，顯示的時(shí)間值為時(shí)、分、秒。計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘頻率為1Hz，由晶體振蕩器產(chǎn)生的32768Hz時(shí)鐘，經(jīng)過A17、A18兩片計(jì)數(shù)器215分頻得到。定時(shí)啟動(dòng)和定時(shí)控制。設(shè)置好定時(shí)時(shí)間的時(shí)、分值后，撥動(dòng)開關(guān)S1接地(S1=0)，D觸發(fā)器(A15)的Q=1,設(shè)置的時(shí)間值送入計(jì)數(shù)器并顯示。S1再撥到UCC時(shí)(S1=1)，減計(jì)數(shù)定時(shí)開始。當(dāng)時(shí)間值減到全0時(shí)，A15的CLK端產(chǎn)生上升沿，使Q=0，顯示器全滅，發(fā)光二極管V1亮。該電路的定時(shí)結(jié)束指示電路也可以根據(jù)需要改成不同形式的控制方式，如控制繼電器的通斷、定時(shí)發(fā)聲報(bào)警、定時(shí)產(chǎn)生啟動(dòng)信號(hào)等等。該電路也可改成加法計(jì)數(shù)定時(shí)系統(tǒng)，讀者可根據(jù)要求設(shè)計(jì)出相應(yīng)的定時(shí)電路。9.2.2數(shù)字頻率計(jì)的設(shè)計(jì)1.頻率測(cè)量的工作原理數(shù)字頻率計(jì)是用于測(cè)量信號(hào)頻率的電路。測(cè)量信號(hào)的頻率參數(shù)是最常用的測(cè)量方法之一。實(shí)現(xiàn)頻率測(cè)量的方法比較多，在此我們主要介紹三種常用的方法：時(shí)間門限測(cè)量法、標(biāo)準(zhǔn)頻率比較測(cè)量法、等精度測(cè)量法。

1)時(shí)間門限測(cè)量法在一定的時(shí)間門限T內(nèi)，如果測(cè)得輸入信號(hào)的脈沖數(shù)為N，設(shè)待測(cè)信號(hào)的頻率為fx，則該信號(hào)的頻率為

改變時(shí)間T，則可改變測(cè)量頻率范圍。例如，當(dāng)T=1s,則fx=N(Hz)；T=1ms，則fx=N(kHz)。此方法的原理框圖如圖9-2-3所示，時(shí)序波形圖如圖9-2-4所示。圖9-2-3測(cè)頻原理框圖圖9-2-4測(cè)頻時(shí)序波形圖2)標(biāo)準(zhǔn)頻率比較測(cè)量法用兩組計(jì)數(shù)器在相同的時(shí)間門限內(nèi)同時(shí)計(jì)數(shù)，測(cè)得待測(cè)信號(hào)的脈沖個(gè)數(shù)為N1、已知的標(biāo)準(zhǔn)頻率信號(hào)的脈沖個(gè)數(shù)為N2，設(shè)待測(cè)信號(hào)的頻率為fx,已知的標(biāo)準(zhǔn)頻率信號(hào)的頻率為f0；由于測(cè)量時(shí)間相同，則可得到如下等式：從上式可得出待測(cè)信號(hào)的頻率公式為

標(biāo)準(zhǔn)頻率比較測(cè)量法對(duì)測(cè)量時(shí)產(chǎn)生的時(shí)間門限的精度要求不高，對(duì)標(biāo)準(zhǔn)頻率信號(hào)的頻率準(zhǔn)確度和頻率的穩(wěn)定度要求較高，標(biāo)準(zhǔn)信號(hào)的頻率越高，測(cè)量的精度就比較高。該方法的測(cè)量時(shí)間誤差與時(shí)間門限測(cè)量法的相同，可能的最大誤差為正負(fù)一個(gè)待測(cè)信號(hào)周期，即Δt=±1/fx。測(cè)量時(shí)可能產(chǎn)生的誤差時(shí)序波形如圖9-2-5所示。圖9-2-5一般測(cè)量時(shí)可能產(chǎn)生的誤差時(shí)序波形圖3)等精度測(cè)量法等精度測(cè)量法的機(jī)理是在標(biāo)準(zhǔn)頻率比較測(cè)量法的基礎(chǔ)上改變計(jì)數(shù)器的計(jì)數(shù)開始和結(jié)束與閘門門限的上升沿和下降沿的嚴(yán)格關(guān)系。當(dāng)閘門門限的上升沿到來時(shí)，如果待測(cè)量信號(hào)的上升沿未到時(shí)兩組計(jì)數(shù)器也不計(jì)數(shù)，只有在待測(cè)量信號(hào)的上升沿到來時(shí)，兩組計(jì)數(shù)器才開始計(jì)數(shù)；當(dāng)閘門門限的下降沿到來時(shí)，如果待測(cè)量信號(hào)的一個(gè)周期未結(jié)束時(shí)兩組計(jì)數(shù)器也不停止計(jì)數(shù)，只有在待測(cè)量信號(hào)的一個(gè)周期結(jié)束時(shí)兩組計(jì)數(shù)器才停止計(jì)數(shù)。這樣就克服了待測(cè)量信號(hào)的脈沖周期不完整的問題，其誤差只由標(biāo)準(zhǔn)頻率信號(hào)產(chǎn)生，與待測(cè)量信號(hào)的頻率無關(guān)。最大誤差為正負(fù)一個(gè)標(biāo)準(zhǔn)頻率周期，即Δt=±1/f0。由于一般標(biāo)準(zhǔn)信號(hào)頻率都在幾十兆赫茲以上，因此誤差小于10-6。圖9-2-6等精度測(cè)量法的時(shí)序波形圖2.頻率計(jì)電路設(shè)計(jì)【例9-4】設(shè)計(jì)一頻率計(jì)，要求：

(1)測(cè)頻的頻率范圍為1Hz~10kHz。

(2)顯示位數(shù)用四位數(shù)碼顯示。解：時(shí)間門限測(cè)量頻率的原理框圖如圖9-2-3所示，晶體振蕩電路產(chǎn)生較高的標(biāo)準(zhǔn)頻率，經(jīng)分頻電路可獲得各種時(shí)間基準(zhǔn)脈沖(T=1s,0.1s,10ms,1ms，…)，由開關(guān)S控制選擇時(shí)基脈沖。被測(cè)信號(hào)經(jīng)放大整形后變成脈沖信號(hào)送到主控門的輸入端，只有在閘門信號(hào)的閘門時(shí)間T內(nèi)輸入信號(hào)才能通過主控門進(jìn)行計(jì)數(shù)。測(cè)頻電路的時(shí)序波形如圖9-2-4所示。3.實(shí)現(xiàn)電路及說明

時(shí)間門限測(cè)量頻率電路圖如圖9-2-7所示。電路中的振蕩電路產(chǎn)生1MHz的頻率標(biāo)準(zhǔn)，經(jīng)分頻器10分頻、102分頻、103

分頻、104分頻、105分頻、106

分頻，產(chǎn)生6種時(shí)基信號(hào)10μs、0.1ms、1ms、10ms、0.1s、1s，分頻電路由十進(jìn)制計(jì)數(shù)器74LS90實(shí)現(xiàn)(圖中的D1~D6)。時(shí)基信號(hào)由八選一數(shù)據(jù)選擇器(74LS151(D15))實(shí)現(xiàn)選擇。當(dāng)S2S1S0=000時(shí)選擇1s，S2S1S0=001時(shí)選擇0.1s，…，S2S1S0=101時(shí)選擇10μs。選擇的時(shí)基信號(hào)經(jīng)D觸發(fā)器構(gòu)成對(duì)應(yīng)時(shí)間寬度的時(shí)基門限。圖9-2-7測(cè)量頻率電路圖

計(jì)數(shù)顯示：計(jì)數(shù)器由四片74LS90十進(jìn)制計(jì)數(shù)器D7~D10實(shí)現(xiàn)，計(jì)數(shù)完成后數(shù)據(jù)鎖存由74LS374完成，鎖存后的數(shù)據(jù)經(jīng)74LS48數(shù)碼管驅(qū)動(dòng)器和共陰極數(shù)碼管進(jìn)行顯示。顯示數(shù)值到下一次計(jì)數(shù)完成后刷新。可用發(fā)光管或其它方法提示頻率單位Hz或kHz。9.2.3任意波形發(fā)生器的設(shè)計(jì)1.波形發(fā)生器工作原理圖9-2-8任意波形發(fā)生器原理框圖任意波形發(fā)生器的基本原理框圖如圖9-2-8所示。1)直接地址計(jì)數(shù)器產(chǎn)生方法工作過程是，如果計(jì)數(shù)器的位數(shù)為N位(模值=2N)，則把波形的一個(gè)周期分為2N個(gè)等間隔數(shù)據(jù)點(diǎn)(抽樣點(diǎn))存入數(shù)據(jù)存儲(chǔ)器，地址計(jì)數(shù)器不斷地循環(huán)計(jì)數(shù)，就產(chǎn)生出每一周期為2N個(gè)固定點(diǎn)的波形。該方法的特點(diǎn)是每一個(gè)波形周期的點(diǎn)數(shù)是固定的，每一周期內(nèi)點(diǎn)與點(diǎn)之間的相位間隔相同。但是，兩個(gè)相鄰周期波形之間的相鄰兩個(gè)點(diǎn)的相位間隔與其它點(diǎn)之間的相位間隔有可能不同。當(dāng)計(jì)數(shù)器的位數(shù)N增加時(shí)，這種相位間隔的誤差就可以忽略。

如果產(chǎn)生的波形是循環(huán)讀出的周期波形，則波形的頻率由兩方面來決定:一方面，波形的頻率由地址計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘決定，當(dāng)波形存儲(chǔ)的點(diǎn)數(shù)一定時(shí)，計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘頻率越快，讀出一周期波形數(shù)據(jù)的時(shí)間就越短，生產(chǎn)輸出波形的頻率就越高，反之，則波形頻率低；另一方面，波形的頻率也由組成一周波形的點(diǎn)數(shù)來確定，當(dāng)計(jì)數(shù)時(shí)鐘頻率一定時(shí)，一周波形的點(diǎn)數(shù)越多，讀完一周波形所需的時(shí)間就越長，波形頻率就低，反之則高。

如果設(shè)地址計(jì)數(shù)器的標(biāo)準(zhǔn)時(shí)鐘頻率為fr，計(jì)數(shù)器的位數(shù)為N位，一周波形的點(diǎn)數(shù)有M個(gè)，輸出波形的頻率為fo，則輸出波形的頻率fo與fr、M的關(guān)系式為從上式可以得出，當(dāng)fr為一固定值時(shí)，波形的最小頻率為

波形的最高頻率受到奈奎斯特抽樣定理的限制，至少每一周期抽樣兩個(gè)點(diǎn)，所以有2)相位累加器產(chǎn)生方法(或DDS方法)DDS方法是根據(jù)正弦波形的產(chǎn)生，從相位出發(fā)，用等間隔的相位，給出各相位的正弦波形數(shù)據(jù)點(diǎn)(抽樣點(diǎn))，存入數(shù)據(jù)存儲(chǔ)器，通過相位累加器的循環(huán)相位累加，產(chǎn)生周期性正弦波。DDS方法實(shí)現(xiàn)的原理框圖與圖9-2-8所示的任意波形發(fā)生器的基本原理框圖略有不同，如圖9-2-9所示。圖9-2-9DDS方法實(shí)現(xiàn)的原理方框圖fr為標(biāo)準(zhǔn)時(shí)鐘頻率，Tr=1/fr；

fo為輸出波形頻率，To=1/fo;Pw為相位增量系數(shù)，這個(gè)值給出的是相位變化的速度。如果累加器的位數(shù)是N位，則2π/2Nrad就是最小的相位增量。于是對(duì)應(yīng)的相位增量是Pw×２π/2Nrad。完成一周正弦波輸出需要經(jīng)過2π/(Pw×2π/2N)個(gè)標(biāo)準(zhǔn)時(shí)鐘周期，可以得出輸出波形的周期為或

根據(jù)上述分析可知，相位增量系數(shù)Pw越小，波形的失真度越小，輸出波形的頻率fo越低，最低時(shí)的輸出頻率：

同樣，相位增量系數(shù)Pw越大，波形的失真度越高，輸出波形的頻率fo越大，最大的輸出頻率：2.波形產(chǎn)生器設(shè)計(jì)中應(yīng)考慮的幾個(gè)問題1)D/A轉(zhuǎn)換器指標(biāo)任意波形發(fā)生器的特性很大程度上取決于D/A轉(zhuǎn)換器的性能。主要性能指標(biāo)是D/A的轉(zhuǎn)換速度和分辨率(位數(shù))。通常，高速D/A的分辨率較低。目前常采用8位、10位和12位的D/A轉(zhuǎn)換器。

8位D/A的分辨率有28=256個(gè)離散電壓等級(jí)，而12位D/A分辨率有212=4096個(gè)電壓等級(jí)。D/A位數(shù)越多，分辨率越高，再現(xiàn)的波形量化誤差就小，從而波形的失真度小。因此，選擇什么樣的分辨率可根據(jù)失真度要求來考慮。2)分頻器分頻器主要用于改變地址計(jì)數(shù)器的時(shí)鐘頻率。一般設(shè)計(jì)波形發(fā)生器要考慮產(chǎn)生的波形頻率可在一定范圍內(nèi)變化，如低頻信號(hào)的頻率范圍一般為1Hz~1MHz。為了達(dá)到最高信號(hào)頻率的要求，振蕩器的頻率要有最高信號(hào)頻率的幾十倍。如果不對(duì)振蕩器產(chǎn)生的時(shí)鐘信號(hào)進(jìn)行分頻，要得到最低信號(hào)頻率1Hz時(shí)，就要求有很大的波形數(shù)據(jù)存儲(chǔ)空間，并且改變一次波形頻率fo就要改變一次波形存儲(chǔ)點(diǎn)數(shù)，這樣設(shè)計(jì)出來的任意波形發(fā)生器靈活性就差。如果采用可編程分頻器，通過控制分頻系數(shù)來控制地址計(jì)數(shù)器的時(shí)鐘頻率fr的變化，而存儲(chǔ)點(diǎn)數(shù)M不變，則波形頻率就只隨fr的變化而變化這樣就方便了。3)波形存儲(chǔ)器的選擇存儲(chǔ)器的選擇可根據(jù)波形產(chǎn)生的功能要求，選擇隨機(jī)存儲(chǔ)器(RAM)或只讀存儲(chǔ)器(EPROM)。使用隨機(jī)存儲(chǔ)器RAM時(shí)，設(shè)計(jì)者可通過計(jì)算機(jī)編程及I/O接口電路對(duì)RAM進(jìn)行波形存儲(chǔ)，實(shí)現(xiàn)任意波形和函數(shù)發(fā)生器。甚至可以通過鍵盤輸入方程式或從顯示器掃描曲線產(chǎn)生較復(fù)雜的波形。RAM存儲(chǔ)方式可通過計(jì)算機(jī)改變波形點(diǎn)數(shù)和分頻系數(shù)兩個(gè)參數(shù)來改變波形頻率。如果設(shè)計(jì)的波形發(fā)生器只要求產(chǎn)生幾種確定的波形時(shí)，可預(yù)先利用EPROM編程器寫好各種波形的數(shù)據(jù)表，然后通過計(jì)數(shù)器查表產(chǎn)生波形。EPROM存儲(chǔ)的波形數(shù)據(jù)不能改變，因此信號(hào)頻率的改變靠改變分頻系數(shù)來實(shí)現(xiàn)。EPROM存儲(chǔ)方式的波形產(chǎn)生器電路結(jié)構(gòu)簡單，成本低，容易實(shí)現(xiàn)。3.任意波形產(chǎn)生器實(shí)現(xiàn)電路1)波形數(shù)據(jù)存儲(chǔ)表波形發(fā)生器產(chǎn)生的各種波形數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器內(nèi)，電路中的存儲(chǔ)器選用2764EPROM，存儲(chǔ)容量為8K×8。本設(shè)計(jì)電路的存儲(chǔ)器只存入了四種波形的數(shù)據(jù)表，每一種波形用1K個(gè)存儲(chǔ)單元存儲(chǔ)一個(gè)周期，共用4K個(gè)內(nèi)存，其余4K個(gè)可供擴(kuò)展波形種類使用。四種波形的數(shù)據(jù)表地址和對(duì)應(yīng)的存儲(chǔ)單元內(nèi)容如表9-1所示。從表可看出每一種波形的高三位地址A12A11A10不變，只有A9~A0十位地址從全0變到全1。表9-1-1四種波形的數(shù)據(jù)表地址及對(duì)應(yīng)的存儲(chǔ)單元內(nèi)容2)地址計(jì)數(shù)器電路如圖9-2-10所示，地址計(jì)數(shù)器由D4、D5、D6三塊74161構(gòu)成最大模值為1024的計(jì)數(shù)器。地址計(jì)數(shù)器從全0計(jì)到全1，可循環(huán)產(chǎn)生1K個(gè)地址。對(duì)4K個(gè)波形尋址時(shí)EPROM的A12可直接接地，只要用開關(guān)S1、S2選擇A11A10從00到11，就可實(shí)現(xiàn)四種波形的選擇輸出。圖9-2-10波形發(fā)生器電路4.波形頻率計(jì)算式中fr為地址計(jì)數(shù)器的時(shí)鐘頻率，M為存儲(chǔ)數(shù)據(jù)的點(diǎn)數(shù)。由于M=1024為固定值，只有控制分頻器的分頻系數(shù)改變fr，才能改變fo。該電路的分頻器由D7、D8、D9、D10四塊74161構(gòu)成可預(yù)置計(jì)數(shù)器，實(shí)現(xiàn)任意M分頻。分頻系數(shù)N與置數(shù)端值D的關(guān)系為其中n為計(jì)數(shù)器的位數(shù)(n=16),D為置數(shù)端D15~D0的二進(jìn)制數(shù)值，取值范圍為0~2n-2。分頻器的輸出頻率為式中fCP為振蕩器產(chǎn)生的頻率，由12MHz晶體振蕩電路產(chǎn)生。將fr代入fo的公式得

由于2764EPROM的最快讀出時(shí)間為150ns，分頻器的最大輸出頻率frmax=6MHz。當(dāng)Nmin=2時(shí)，M=1024,當(dāng)Nmax=65536時(shí)，M=1024,

為了獲得更高的信號(hào)頻率可采取以下措施：①減少波形數(shù)據(jù)存儲(chǔ)空間M；②采用讀出頻率更高的EPROM。降低信號(hào)頻率的方法：①增加波形數(shù)據(jù)存儲(chǔ)空間M；②降低振蕩器頻率；③增加分頻計(jì)數(shù)器位數(shù)n。綜合高、低頻率要求，只有采用高頻的EPROM和增加分頻器位數(shù)比較合適。9.2.4數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)在智能儀器、信號(hào)處理及工業(yè)自動(dòng)化控制等領(lǐng)域中，都存在著數(shù)據(jù)的測(cè)量與控制問題。如果將外界存在的溫度、壓力、流量、位移、角度及速度等非電模擬量經(jīng)傳感器轉(zhuǎn)換成電信號(hào)，再經(jīng)A/D轉(zhuǎn)換為數(shù)字信號(hào)，收集到數(shù)字系統(tǒng)或計(jì)算機(jī)中進(jìn)行存儲(chǔ)、顯示、處理、傳輸，那么從A/D轉(zhuǎn)換到數(shù)據(jù)收集的過程稱為數(shù)據(jù)采集，相應(yīng)的系統(tǒng)就稱為數(shù)據(jù)采集系統(tǒng)(DataAcquisitiononSystem，簡稱DAS。數(shù)據(jù)采集系統(tǒng)的框圖如圖9-2-11所示。9.2.4數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)1.數(shù)據(jù)采集系統(tǒng)的主要技術(shù)指標(biāo)數(shù)據(jù)采集系統(tǒng)的核心器件是A/D轉(zhuǎn)換器。通常在不同的應(yīng)用場(chǎng)合對(duì)數(shù)據(jù)采集系統(tǒng)有不同的技術(shù)要求，主要有分辨率、采樣率、采樣方式、精度和輸入范圍等。圖9-2-11數(shù)據(jù)采集系統(tǒng)框圖1)A/D輸入電壓動(dòng)態(tài)范圍不同的A/D其輸入電壓的動(dòng)態(tài)范圍不同，一般有0~5V、0~+10V、-5~+5V和-2.5~+2.5V等。如果某一A/D轉(zhuǎn)換器的輸入電壓范圍是0~10V，而輸入模擬信號(hào)電壓范圍為-5~+5V，為了滿足A/D輸入的要求，應(yīng)采用運(yùn)放加法電路使輸出模擬量在0~10V范圍內(nèi)變化。對(duì)微弱的模擬信號(hào)常常要經(jīng)過運(yùn)放放大后再輸入A/D轉(zhuǎn)換器。2)采樣頻率模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)必須經(jīng)過采樣保持電路。為了不失真地采集模擬信號(hào)，要求A/D的采樣頻率最低為2倍的信號(hào)頻率。在實(shí)際應(yīng)用中，為了保證信號(hào)采集質(zhì)量，選擇A/D的采樣頻率通常為信號(hào)頻率的3~4倍，工程上有時(shí)取10倍。常用的A/D器件ADC0809的最高采樣頻率fmax=10kHz。3)分辨率

A/D的分辨率一般由A/D的位數(shù)和輸入電壓范圍來決定。如兩個(gè)輸入電壓范圍都為0~10V，轉(zhuǎn)換位數(shù)一個(gè)為8位，另一個(gè)為10位，則分辨率分別為

由此可見，如何選擇A/D的位數(shù)，以便滿足分辨率的要求，應(yīng)從這兩方面來考慮。2.數(shù)據(jù)采集系統(tǒng)電路介紹本節(jié)將詳細(xì)介紹采用ADC0809實(shí)現(xiàn)的數(shù)據(jù)采集系統(tǒng)的電路模塊。數(shù)據(jù)采集實(shí)現(xiàn)電路如圖9-2-12所示。ADC0809是一種常用的8路輸入8位逐次比較A/D轉(zhuǎn)換器，其內(nèi)部結(jié)構(gòu)和詳細(xì)工作時(shí)序請(qǐng)參閱內(nèi)容。ADC0809的基本參數(shù)為：電源電壓Ucc＝+5V，輸入電壓范圍為0～5v，時(shí)鐘頻率f≤640kHz，線性誤差為土1LSB，轉(zhuǎn)換時(shí)間Tc＝100μs。圖9-2-12數(shù)據(jù)采集、存儲(chǔ)、顯示電路

電路工作過程如下：

(1)輸入放大電路輸入信號(hào)經(jīng)運(yùn)放0P07同相放大后送入ADC0809，放大器的放大倍數(shù)AV=(R1+RF)/R1，改變RF和R1的值可以調(diào)節(jié)AV，從而使放大器輸出電壓Uo滿足ADC0809的動(dòng)態(tài)范圍。電路中只使用一路模擬信號(hào)，由IN0輸入，因此ADC0809的輸入信號(hào)地址ADDA、ADDB、ADDC接地。(2)數(shù)據(jù)采集、存儲(chǔ)過程在這一過程中，首先使開關(guān)S2置高電平UCC，以便地址計(jì)數(shù)器時(shí)鐘通過與門A8(A74LS08),然后把開關(guān)S１由UCC撥到地，再撥到UCC，產(chǎn)生一負(fù)脈沖，使D觸發(fā)器A7的Q置“1”，地址計(jì)數(shù)器清0,采集過程開始。

START信號(hào)由時(shí)鐘fCP和EOC轉(zhuǎn)換結(jié)束信號(hào)相與形成。當(dāng)A/D轉(zhuǎn)換未開始時(shí)，EOC=1，START的正脈沖寬度為fCP

的正脈沖寬度。START正脈沖的下降沿到達(dá)后，EOC=0，A/D轉(zhuǎn)換器開始轉(zhuǎn)換；當(dāng)A/D轉(zhuǎn)換結(jié)束后，EOC由0變成1，EOC=1保持一個(gè)fCP周期，第二個(gè)START正脈沖產(chǎn)生，第二次A/D轉(zhuǎn)換開始；如此循環(huán)，形成不斷的采集過程，直到地址計(jì)數(shù)器為全“1”時(shí)結(jié)束。ALE信號(hào)：ALE與START端接在一起，輸入地址在ALE=START=1時(shí)允許，ALE=0時(shí)被禁止。

OE信號(hào)：輸出允許端OE由EOC和D觸發(fā)器的Q相與提供，在采集過程中Q一直為1，則OE=EOC，只有當(dāng)轉(zhuǎn)換結(jié)束時(shí)EOC=1，才有OE=1，即允許數(shù)據(jù)輸出，8位數(shù)據(jù)此時(shí)送入RAM存儲(chǔ)器。RAM寫入過程：由于A7∶A的Q=1，開關(guān)S2=1，RAM地址計(jì)數(shù)器的時(shí)鐘CLK和RAM寫控制端WE在采集過程中等于START，第一次START正脈沖期間，數(shù)據(jù)寫入RAM的0單元(注意第一次0單元內(nèi)容為不確定值，因此時(shí)A/D未工作)。當(dāng)START由1變0時(shí)，則CLK由0變1產(chǎn)生上升沿，使RAM地址加1。計(jì)數(shù)器地址從1計(jì)到全“1”(4095個(gè)單元)的地址為有用數(shù)據(jù)地址。當(dāng)計(jì)數(shù)器為全“1”時(shí)，產(chǎn)生一上升沿送至D觸發(fā)器的CLK端，使Q=0，OE=0，數(shù)據(jù)禁止輸出，同時(shí)使RAM的WE=1,讀出信號(hào)RD=0，進(jìn)入RAM數(shù)據(jù)讀出過程。

數(shù)據(jù)讀出顯示過程：在采集寫入結(jié)束后電路自動(dòng)轉(zhuǎn)入讀出過程，RD=0。由于與門A8∶A的1端等于1(因Q=0)，只要手動(dòng)開關(guān)S2由UCC→地→UCC一次，地址計(jì)數(shù)器加1，RAM數(shù)據(jù)送入數(shù)碼管驅(qū)動(dòng)譯碼器7448，顯示RAM各單元的數(shù)據(jù)。數(shù)據(jù)顯示為八進(jìn)制方式，八位數(shù)據(jù)為全1時(shí)顯示377，表示輸入信號(hào)為5V。該系統(tǒng)只要撥動(dòng)開關(guān)S2和S1就可開始自動(dòng)采集存儲(chǔ)，采集存儲(chǔ)結(jié)束后自動(dòng)轉(zhuǎn)入手動(dòng)S2進(jìn)行讀出顯示。這樣可以實(shí)現(xiàn)快速采集存儲(chǔ)，慢慢讀出已存儲(chǔ)的數(shù)據(jù)以便觀測(cè)。3．單片機(jī)89C51控制的數(shù)據(jù)采集系統(tǒng)圖9-2-389C51采集框圖89C51是一款經(jīng)典的8位CMOS微控制器，由英特爾（Intel）公司生產(chǎn)，可以直接與存儲(chǔ)器、外設(shè)和其他接口電路通信，實(shí)現(xiàn)對(duì)系統(tǒng)的控制和管理。89C51的主頻可達(dá)到最高12MHz，內(nèi)置256字節(jié)數(shù)據(jù)RAM和128字節(jié)程序ROM，具