數(shù)字電子技術(shù)（第3版） 習(xí)題及答案匯 邱寄帆 第1-8章

思考題與習(xí)題1-1將下列二進(jìn)制數(shù)轉(zhuǎn)化為十進(jìn)制數(shù)。(1)（100101100）2=（300）10(2)（101011）2=（43）10(3)（1111111）2=（127）10(4)（1011110）2=（94）101-2將下列十進(jìn)制數(shù)轉(zhuǎn)化為二進(jìn)制數(shù)。(1)（28）10=（11100）2(2)（100）10=（1100100）2(3)（210）10=（11010010）2(4)（321）10=（101000001）21-3將八進(jìn)制數(shù)34、567、4633轉(zhuǎn)化為二進(jìn)制數(shù)。（34）8=（11100）2（567）8=（101110111）2（4633）8=（100110011011）21-4將二進(jìn)制數(shù)轉(zhuǎn)化為八進(jìn)制數(shù)。（1011010）2=（132）8（11010011）2=（323）81-5將二進(jìn)制數(shù)轉(zhuǎn)化為十六進(jìn)制數(shù)。（100100110101）2=（935）16（1010110011）2=（2B3）161-6將十六進(jìn)制數(shù)轉(zhuǎn)化為二進(jìn)制數(shù)。（7AF4）16=（111101011110100）2（F9DE）16=（1111100111011110）21-7將十進(jìn)制數(shù)691用8421BCD碼表示。（691）10=（011010010001）8421BCD1-8寫出如圖T1-8所示邏輯函數(shù)的邏輯表達(dá)式。圖T1-81-9用真值表證明下列等式成立：（1）B+A=(+)(A+B)AB左式右式0000011110111100可見，左式＝右式，得證。（2）A⊕=⊕BAB左式右式0011010010001111可見，左＝右，得證。（3）A⊕0=AA0A⊕0000101可見，左式＝右式，得證。（4）A⊕1=AA⊕1011100可見，左式＝右式，得證。1-10利用公式和運(yùn)算規(guī)則證明下列等式：（1）ABC+BC+AC=BC+AC證明：左＝（ABC+BC）+（AC＋ABC）＝BC+AC＝右（2）=AB+證明：左＝＝右（3）(A+B)(+C)(B+C+D)=(A+B)(+C)證明：將以上等式兩邊作對偶變換，可得到以下公式：AB＋C＋BCD＝AB＋C由常用公式四可知該式是成立的，則由對偶定理可知，對偶等式成立，則原等式也成立。1-11用公式法將下列函數(shù)化簡成最簡與或表達(dá)式：（1）Y=A(+B)+B(+C)+BY=A+AB＋B＝B（2）Y=AB+A+B+Y=A+＝1（3）Y=AB+Y=AB＋（4）Y=AB+A+C+B+D+B+ADEFY=AB+A+C+B+D+B+ADEF＋AC=A＋AB+C+B+D+B+ADEF=A＋C+B+D+B=A＋C+B+D+B＋D=A＋C＋B＋D注：答案也可以為Y=A＋B＋D＋C（5）Y=AB+ABD+D+BCDY=AB+D+BCD=AB+D（6）Y=A+B++BCY=A+B+BC=A+B1-12用卡諾圖化簡法將下列函數(shù)化簡為最簡與或表達(dá)式：Y=A+B+C+BY=A+B+C或Y＝B＋C＋AY=＝Y(jié)(A、B、C)=∑m(0，2，4，6)Y＝Y(jié)(A、B、C)=∑m(0，1，2，4，5，6)Y＝＋Y(A、B、C、D)=∑m(0，2，3，4，8，10，11)Y＝Y(jié)(A、B、C、D)=∑m(0，1，4，6，8，9，10，12，13，14，15)1-13充分利用無關(guān)項，化簡下列函數(shù)為最簡與或表達(dá)式：Y(A、B、C、D)=∑m(0，1，2，3，6，8)+∑d(10，11，12，13，14，15)Y(A、B、C、D)=∑m(3，6，8，9，11，12)+∑d(0，1，2，13，14，15)Y(A、B、C、D)=∑m(0，1，4，9，12，13)+∑d(2，3，6，10、11、14)Y(A、B、C、D)=∑m(13，14，15)+∑d(1，6，9)思考題與習(xí)題2-1輸入信號的波形如圖T2-1(a)所示，試畫出圖(b)中Y1-Y6的波形圖（不考慮門電路的傳 輸延遲時間）。圖T2-12-2指出圖T2-2中各門電路的輸出是什么狀態(tài)（高電平、低電平或高阻狀態(tài)）。已知這些門 電路均為74系列TTL門電路。圖T2-2Y5為高阻，Y6為高阻。2-3試說明在下列情況下，用內(nèi)阻為20kΩ/V的三用表的5V量程去測量如圖T2-3所示的74 系列與非門UI2端的電壓應(yīng)為多少：UI1懸空；UI2＝1.4VUI1接0V；UI2＝0VUI1接3V；UI2＝1.4VUI1接5.1Ω電阻到地；UI2＝0VUI1接10kΩ電阻到地。UI2＝1.4V圖T2-3圖T2-32-4試說明下列各種門電路中，哪些可以將輸出端并聯(lián)使用（輸入端的狀態(tài)不一定相同）。具有推拉式輸出級的電路；×TTL的OC門；√線與TTL的三態(tài)門；√總線應(yīng)用普通的CMOS門；×CMOS三態(tài)門。√2-5CMOS門電路不宜將輸入端懸空使用，請說明原因。CMOS門電路輸入阻抗高，很容易受到干擾，并且CMOS電路為場效應(yīng)管，是電壓控制電流 器件，懸空時容易出現(xiàn)靜電等瞬時高壓燒毀器件的現(xiàn)象，因此輸入端不宜懸空，必須根據(jù) 實際情況做相應(yīng)的處理。2-6請對應(yīng)于輸入波形畫出圖T2-6所示電路在下列兩種情況下的輸出波形：（1）忽略所有門的傳輸延遲時間；（2）考慮每個門都有傳輸延遲時間tpd。圖T2-62-7電路如圖T2-7所示，試分別列出電路的功能真值表以及輸出端F1和F2的邏輯表達(dá)式， 并說明電路實現(xiàn)的邏輯功能。圖T2-7BAF1F1000A01110高阻11BAF2F200高阻01101110（a）(b)PAGE8圖T2-8電路是用TTL門驅(qū)動發(fā)光二極管(LED)的實用電路。已知LED的正向?qū)妷簽? 2V，正向工作電流為10mA，請分析電路的工作原理，并估算限流電阻R的數(shù)值。圖T2-8A=0時，F(xiàn)＝1，LED滅；A＝1時，F(xiàn)＝0，LED亮。思考題與習(xí)題3-1試分析圖T3-1電路的邏輯功能。圖T3-1ABCDF100000000110010000111010000101101100011111000010011101001011111000110111110011110ABCF2000000100100011010001010110111113-2用與非門設(shè)計一個四變量多數(shù)表決電路。ABCDY000000001000100001100100001010011000111110000100101010010111110001101111101111113-3設(shè)計一個判斷兩個數(shù)A、B大小的電路。已知A和B均為兩位的二進(jìn)制數(shù)，A=A1A0、B=B1B0。A1A0B1B0YA>BYA=BYA<B00000100001001001000100110010100100010101001100010111001100010010011001010010101100111001001101100111010011110103-4已知某組合邏輯電路的輸入A、B、C與輸出Y的波形如圖T3-4所示。請寫出輸 出邏輯表達(dá)式，并畫出邏輯電路圖。CBAY00010010010001111000101111011111圖T3-43-5用3線-8線譯碼器74LS138及門電路實現(xiàn)下列邏輯函數(shù)：F1=F1（A，B，C）=∑m(1,3,4,7)F2=F2（A，B，C）=∑m(0,1,6)F3(A、B、C)=∑m(2，3，4，7)3-6用八選一數(shù)據(jù)選擇器74LS151實現(xiàn)下列邏輯函數(shù)：F1=AB+AC+BCF1（A，B，C）=∑m(3,5,6,7)F2(A、B、C)=∑m(1，2，3，5，7)F3(A、B、C、D)=∑m(0，5，8，9，10，11，14，15)ABCDF3F300001000100010000011001000D0101101100001110100011100111010111011111000011010111011111113-7請分析圖T3-7電路，要求列出真值表、寫出邏輯表達(dá)式。圖T3-7Y1（A，B，C）=∑m(0,2,3,4)Y2（A，B，C）=∑m(1,5,6,7)F（D,A，B，C）=∑m(0,2,3,4,5,6)ABCY1Y2F（D＝0）F（D＝1）000101000101000101010011101010010101010110110011011101003-8圖T3-8(a)電路為利用8選1電路74LS151構(gòu)成的序列信號發(fā)生器。試對應(yīng)圖 T3-8(b)所示的輸入信號A、B、C，畫輸出端F的波形。圖T3-8思考題與習(xí)題4-1觸發(fā)器的主要性能是什么？它有哪幾種結(jié)構(gòu)形式？其觸發(fā)方式有什么不同？觸發(fā)器是一種存儲電路，具有記憶功能。在數(shù)字電路系統(tǒng)中起著重要作用。依據(jù)不同的標(biāo)準(zhǔn)，觸發(fā)器可以劃分為多種不同類型。從結(jié)構(gòu)上來分，觸發(fā)器分為基本觸發(fā)器，時鐘觸發(fā)器，主從觸發(fā)器以及邊沿觸發(fā)器?；居|發(fā)器為異步（或直接）觸發(fā)，時鐘觸發(fā)器為CP電平觸發(fā)，主從和邊沿觸發(fā)器為邊沿觸發(fā)。4-2試分別寫出RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器和T′觸發(fā)器的狀態(tài)轉(zhuǎn)換 表和特性方程。（略）4-3已知同步RS觸發(fā)器的R、S、CP端的電壓波形如圖T4-3所示。試畫出Q、端的 電壓波形。假定觸發(fā)器的初始狀態(tài)為0。圖T4-34-4設(shè)邊沿JK觸發(fā)器的初始狀態(tài)為0，CP、J、K信號如圖T4-4所示，試畫出觸發(fā)器 輸出端Q、的波形。圖T4-44-5電路如圖T4-5(a)所示，輸入波形如圖T4-5(b)所示，試畫出該電路輸出端G的波形，設(shè)觸發(fā)器的初始狀態(tài)為0。圖T5-2 4-6試畫出圖T4-6所示波形加在以下兩種觸發(fā)器上時，觸發(fā)器輸出Q的波形：下降沿觸發(fā)的觸發(fā)器上升沿觸發(fā)的觸發(fā)器圖T4-64-7已知A、B為輸入信號，試寫出圖T4-7所示各觸發(fā)器的次態(tài)邏輯表達(dá)式。圖T4-74-8設(shè)圖T4-8所示中各TTL觸發(fā)器的初始狀態(tài)皆為0，試畫出在CP信號作用下各觸 發(fā)的輸出端Q1-Q6的波形。圖T4-84-9試對應(yīng)畫出圖T4-9所示電路中Q1、Q2波形。（初始狀態(tài)均為0）圖T4-94-10一邏輯電路如圖T4-10所示，試畫出在CP作用下的波形。 （CT74LS139為2線—4線譯碼器。）圖T4-104-11由邊沿D觸發(fā)器和邊沿JK觸發(fā)器組成圖T4-11(a)所示的電路。輸入如圖（b)所 示的波形，試對應(yīng)畫出Q1、Q2的波形。圖T4-11思考題與習(xí)題5-1在如圖5-1所示的四位移位寄存器中，假定開始時Q3Q2Q1Q0為1101狀態(tài)。若串 行輸入序列101101與CP脈沖同步地加在DSR串行輸入端時，請對應(yīng)畫出各觸發(fā)器 Q3Q2Q1Q0端的輸出波形。圖T5-15-2圖T5-2電路中各觸發(fā)器的初始狀態(tài)均為0，請對應(yīng)輸入CP和IN的波形，畫各觸 發(fā)器Q端的輸出波形。圖T5-25-3試用兩片74LS194電路構(gòu)成一個八位移位寄存器，并畫出邏輯電路圖。5-4請用上升沿觸發(fā)的D觸發(fā)器構(gòu)成一個異步三位二進(jìn)制加法計數(shù)器。并對應(yīng)CP畫 出Q1、Q2、Q3的波形。圖T5-45-5請用JK觸發(fā)器構(gòu)成一個脈沖反饋式異步六進(jìn)制加法計數(shù)器，并畫出對應(yīng)于CP脈 沖的工作波形。圖T5-5用三位JK觸發(fā)器構(gòu)成八進(jìn)制計數(shù)器，然后在狀態(tài)110時利用與非門反饋至清零端構(gòu)成六進(jìn)制計數(shù)器，圖略。5-6請分析如圖T5-6所示的阻塞反饋式異步計數(shù)器電路的邏輯功能，指出該計數(shù)器為 幾進(jìn)制，并畫出計數(shù)狀態(tài)轉(zhuǎn)換圖。圖T5-6解：（1）驅(qū)動方程：JI=,K1=1;J2=1,K2=1;J3=,K3=1;代入得狀態(tài)方程: （CP脈沖下降沿時刻） （Q1下降沿時刻）（CP脈沖下降沿時刻）列出狀態(tài)轉(zhuǎn)換圖（略）分析得出該計數(shù)器為5進(jìn)制計數(shù)器，狀態(tài)從000-100，其它的三個狀態(tài)下一狀態(tài)均為000，因此該電路是異步五進(jìn)制計數(shù)器，具有自啟動功能。5-7分析圖T5-7同步計數(shù)器電路的邏輯功能。圖T5-7000001001000010101011110100011101011110101111111因為該計數(shù)器設(shè)計了清零端，因此可實現(xiàn)從000開始進(jìn)入循環(huán)圈的2進(jìn)制計數(shù)器的功能，但我們也發(fā)現(xiàn)，它也可以實現(xiàn)三進(jìn)制。但不能自啟動。5-8分析圖T5-8的計數(shù)器電路，說明是幾進(jìn)制，畫出計數(shù)狀態(tài)轉(zhuǎn)換圖。圖T5-810進(jìn)制。5-9分析圖T5-9的計數(shù)器電路，說明當(dāng)A分別為1和0時計數(shù)器為幾進(jìn)制，并分別畫 出計數(shù)狀態(tài)轉(zhuǎn)換圖。圖T5-9A＝1時，，當(dāng)狀態(tài)遞增到1011后，再來一個CP的上升沿便可置為0000。這樣實現(xiàn)了從0000到1011的12進(jìn)制加法計數(shù)器。A＝0時，，當(dāng)狀態(tài)遞增到1001后，再來一個CP的上升沿便可置為0000。這樣實現(xiàn)了從0000到1001的10進(jìn)制加法計數(shù)器。5-10請用74LS161構(gòu)成一個從1計到12的12進(jìn)制計數(shù)器。解：利用同步置數(shù)功能，當(dāng)狀態(tài)遞增到1100時，同步置數(shù)端變?yōu)橛行У牡碗娖剑乱粋€CP的上升沿到來后便可置為0001，這樣實現(xiàn)了從0001至1100的12進(jìn)制加法計數(shù)器。5-11請用74LS290構(gòu)成一個8421BCD碼的84進(jìn)制的計數(shù)器電路。解：先構(gòu)成100進(jìn)制，再用脈沖反饋法，利用狀態(tài)10000100（即84）來反饋，便實現(xiàn)了從00開始計數(shù)到83結(jié)束的84進(jìn)制加法計數(shù)器。5-12圖T5-12電路是由計數(shù)器74LS161和譯碼器74LS138構(gòu)成的八節(jié)拍脈沖發(fā)生器，不考慮延遲時間，請對應(yīng)畫出Q1-Q3和0-7的波形圖。圖T5-12思考題與習(xí)題6-1已知圖T6-1所示為施密特觸發(fā)器輸入信號uI的波形，請對應(yīng)畫輸出信號uO的波 形。圖T6-16-2在如圖6-14所示的單穩(wěn)態(tài)觸發(fā)器電路中，已知R=10kΩ、C=0.1μF，G1的輸出 電阻可忽略不計，試估算輸出波形uO的脈沖寬度。代入得，脈寬tw=0.7ms6-3圖T6-3所示電路是用兩個集成單穩(wěn)態(tài)觸發(fā)器74121構(gòu)成的脈沖波形變換電路，試 計算uO1和uO2輸出脈沖的寬度，并畫出對應(yīng)于uI的uO1和uO2波形。圖T6-36-4圖T6-4所示電路為可控多諧振蕩器，已知tW等于振蕩器輸出脈沖周期的5倍， 請對應(yīng)uk畫uO1和uO2的波形。圖T6-46-5試構(gòu)成一個如圖6-23所示的RC環(huán)形振蕩器電路，要求振蕩器輸出信號的頻率為 1kHZ，請估算R和C的數(shù)值。若要求振蕩頻率為1HZ，則R和C又該為多少？解：T≈2.2RC，f=1KHZ，則T=1ms，因此，當(dāng)f=1KHZ時，RC=0.45ms；當(dāng)f=1HZ時，RC=0.45s。6-6試用555定時器構(gòu)成一個單穩(wěn)態(tài)電路，要求輸出脈沖幅度≥10V，輸出脈沖寬度在1-10秒范圍內(nèi)連續(xù)可調(diào)。解：根據(jù)題意，用555定時器設(shè)計得單穩(wěn)態(tài)觸發(fā)器取R1=22K,R2=18K，分壓后輸入端電壓為6.75V(電源電壓為15V），一般的，555定時器得輸出高電平不低于其電源電壓得90%，因此選15v.則UO輸出脈寬tW=1.1RC設(shè)C=1000μF,則1≤1.1R×1000×10-6≤10909≤R≤9K6-7圖T6-7是用兩個555定時器接成的延遲報警器。當(dāng)開關(guān)S斷開后，經(jīng)過一定的延 遲時間后揚(yáng)聲器開始發(fā)出聲音。如果在延遲時間內(nèi)S重新閉合，揚(yáng)聲器不會發(fā)出 聲音。在圖中給定的參數(shù)下，試求延遲時間的具體數(shù)值和揚(yáng)聲器發(fā)出聲音的頻率。 圖中的G1是CMOS反相器，電源電壓為12V。圖T6-7解：首先從555定時器2構(gòu)成的多諧振蕩器分析，其頻率f為振蕩器1的輸出經(jīng)過非門接至振蕩器2的復(fù)位端，因此當(dāng)單穩(wěn)態(tài)1輸出低電平時2振蕩，輸出高電平時2停止振蕩。因此其延遲時間即單穩(wěn)態(tài)的。=1.1RC=11s思考題與習(xí)題7-1什么是量化、量化級、量化單位和量化誤差？量化就是將采樣-保持電路的輸出電壓歸化為數(shù)字量最小單位所對應(yīng)的最小量值的整數(shù)倍的過程叫做量化。這個最小的單位就叫量化單位。量化器設(shè)計時將標(biāo)稱幅度劃分為若干份，稱為量化級，一般為2的n次冪。量化誤差指量化結(jié)果和被量化模擬量的差值，顯然量化級數(shù)越多，量化的相對誤差越小。7-2逐次比較型ADC有哪些優(yōu)點(diǎn)？電路比較簡單，轉(zhuǎn)換精度比較高，在集成A/D轉(zhuǎn)換器中應(yīng)用廣泛；轉(zhuǎn)換速度較快；調(diào)整VREF,可改變其動態(tài)范圍。7-3試分別說明DAC和ADC分辨率的含義。DAC的分辨率是指輸出電壓的最小變化量與滿量程輸出電壓之比。對于n位DAC，分辨率可表示為：分辨率=可見，位數(shù)越多，該值越小，分辨能力就越高。ADC的分辨率是指ADC輸出數(shù)字量的最低位變化一個數(shù)碼時，對應(yīng)輸入模擬量的變化量。通常以ADC輸出數(shù)字量的位數(shù)表示分辨率的高低，因為位數(shù)越多，量化單位就越小，對輸入信號的分辨能力也就越高。7-4設(shè)某DAC的滿刻度電壓為10V，要求輸出電壓的分辨率達(dá)到1mv，求至少應(yīng)選擇幾位的DAC?