微型計(jì)算機(jī)原理與應(yīng)用第四章課件

1、4.1 半導(dǎo)體存儲(chǔ)器概述,存儲(chǔ)器是用來(lái)存儲(chǔ)微型計(jì)算機(jī)工作時(shí)使用的信息（程序和數(shù)據(jù)）的部件，正是因?yàn)橛辛舜鎯?chǔ)器，計(jì)算機(jī)才有信息記憶功能。 越靠近CPU的存儲(chǔ)器速度越快而容量越小。,兩大類內(nèi)存、外存,內(nèi)存存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)。 特點(diǎn)：快，容量小，隨機(jī)存取，CPU可直接訪問(wèn)。 通常由半導(dǎo)體存儲(chǔ)器構(gòu)成 RAM、ROM 外存存放非當(dāng)前使用的程序和數(shù)據(jù)。 特點(diǎn)：慢，容量大，順序存取/塊存取。需調(diào)入內(nèi)存后CPU才能訪問(wèn)。 通常由磁、光存儲(chǔ)器構(gòu)成，也可以由半導(dǎo)體存儲(chǔ)器構(gòu)成 磁盤、磁帶、CD-ROM、DVD-ROM、固態(tài)盤。,存儲(chǔ)器分級(jí)組成,在CPU內(nèi)部的通用寄存器,集成度小的 靜態(tài)RAM,簡(jiǎn)稱內(nèi)存，用于存

2、放運(yùn)行的程序和數(shù)據(jù),紅區(qū)為半導(dǎo)體存儲(chǔ)器,綠區(qū)其它介質(zhì)存儲(chǔ)器,半導(dǎo)體存儲(chǔ)器,由能夠表示二進(jìn)制數(shù)“0”和“1”的、具有記憶功能的一些半導(dǎo)體器件組成。如觸發(fā)器、MOS管的柵極電容等。 能存放一位二進(jìn)制數(shù)的器件稱為一個(gè)存儲(chǔ)元。 若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。,4.1.1 半導(dǎo)體存儲(chǔ)器的分類,按制造工藝 雙極型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 按使用屬性 隨機(jī)存取存儲(chǔ)器RAM：可讀可寫、斷電丟失 只讀存儲(chǔ)器ROM：正常只讀、斷電不丟失,詳細(xì)分類，請(qǐng)看圖示,半導(dǎo)體存儲(chǔ)器的分類,詳細(xì)展開，注意對(duì)比,讀寫存儲(chǔ)器RAM,只讀存儲(chǔ)器ROM,掩膜ROM：信息制作在芯片中，不可更改； PR

3、OM：允許一次編程，此后不可更改； EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程； EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫； Flash Memory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）擦除。,半導(dǎo)體存儲(chǔ)器的主要指標(biāo),容量：每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)。 存儲(chǔ)器容量單元數(shù)數(shù)據(jù)線位數(shù)（1、4或8位） 例：Intel 2114芯片的容量為1K4位，Intel 6264芯片為8K8位。 存取速度：從CPU給出有效的存儲(chǔ)器地址到存儲(chǔ)器給出有效數(shù)據(jù)需要的時(shí)間。,4.1.2 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu), 存儲(chǔ)體 存儲(chǔ)器

4、芯片的主要部分，用來(lái)存儲(chǔ)信息 地址譯碼電路 根據(jù)輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元 片選和讀寫控制邏輯 選中存儲(chǔ)芯片，控制讀寫操作,4.1.2 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu), 存儲(chǔ)體,每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù); 存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)： 芯片的存儲(chǔ)容量2MN 存儲(chǔ)單元數(shù)存儲(chǔ)單元的位數(shù) M：芯片的地址線根數(shù); N：芯片的數(shù)據(jù)線根數(shù)。, 地址譯碼電路,單譯碼結(jié)構(gòu) 雙譯碼結(jié)構(gòu) 雙譯碼可簡(jiǎn)化芯片設(shè)計(jì) 主要采用的譯碼結(jié)構(gòu),雙譯碼存儲(chǔ)器結(jié)構(gòu), 片選和讀寫控制邏輯,片選端CS*或CE* 有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫操作； 輸出OE* 控制

5、讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出； 該控制端對(duì)應(yīng)系統(tǒng)的讀控制線； 寫WE* 控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中； 該控制端對(duì)應(yīng)系統(tǒng)的寫控制線。,4.2 隨機(jī)存取存儲(chǔ)器,靜態(tài)RAM SRAM 6116 SRAM 6264,動(dòng)態(tài)RAM DRAM 2164,4.2.1 靜態(tài)RAM,SRAM的基本存儲(chǔ)單元是觸發(fā)器電路 每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位 許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣 SRAM一般采用“字結(jié)構(gòu)”存儲(chǔ)矩陣： 每個(gè)存儲(chǔ)單元存放多位（4、8、16等）； 每個(gè)存儲(chǔ)單元具有一個(gè)地址。,六管靜態(tài)RAM存儲(chǔ)單元,6個(gè)MOS管組成； T1T4管組成雙穩(wěn)態(tài)解發(fā)器； T1、T2放大管； T3、T4負(fù)載管；

6、 T5、T6控制管； 存取速度快、集成度小、功耗 大； 6116（2K8位） 6264（8K8位）,靜態(tài)RAM的基本電路,SRAM芯片6116,讀出邏輯： CS*=0, OE*=0, WE*=1 寫入邏輯： CS*=0, OE*=1, WE*=0 高阻：CS*1,SRAM芯片6116,有2K8位=16384個(gè)存儲(chǔ)位，2K表示芯片內(nèi)的地址有11位（A0A10），8位表示一個(gè)單元有8個(gè)二進(jìn)制位； 芯片內(nèi)有128128的存儲(chǔ)單元矩陣。它有11條地址線，7條用于行地址譯碼，4條用于列地址譯碼，每條列地址譯碼線控制8個(gè)基本存儲(chǔ)單元（128 16 8）； 6116芯片的工作方式：,SRAM芯片6264,存

7、儲(chǔ)容量為8K8 28個(gè)引腳： 13根地址線A12A0 8根數(shù)據(jù)線D7D0 片選CS1*、CS2 讀寫WE*、OE*,功能,4.2.2 動(dòng)態(tài)RAM,DRAM的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管及其極間電容； 必須配備“讀出再生放大電路”進(jìn)行刷新； 每次同時(shí)對(duì)一行的存儲(chǔ)單元進(jìn)行刷新； 每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位； 許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣； DRAM一般采用“位結(jié)構(gòu)”存儲(chǔ)體： 每個(gè)存儲(chǔ)單元存放一位； 需要8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元； 每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址。,動(dòng)態(tài)RAM的基本單元,動(dòng)態(tài)RAM是以MOS管柵極電容是否充有電荷來(lái)存儲(chǔ)信息； 由于只用一個(gè)管子，所以功耗很低，存儲(chǔ)容量可做得

8、很大。它是由T1管和寄生電容Cs組成的。 讀操作時(shí)，地址譯碼電路使某條字選擇線為高電平， T1管導(dǎo)通，則存儲(chǔ)在Cs上的信息通過(guò)T1管送到D線上，再通過(guò)放大，即可得到存儲(chǔ)的信息。,動(dòng)態(tài)RAM的基本單元, 寫操作時(shí)，使字選線上為高電平，T1管導(dǎo)通，待寫入的信息由位線D（數(shù)據(jù)線）存入Cs。Cs上的信息被讀出后，其寄存的電壓由0.2V下降為0.1V，所以這是一種破壞性讀出，讀出后必須重寫。 刷新操作。由于電容上的信息隨時(shí)間增加慢慢消失所以這種存儲(chǔ)單元必須定期刷新，以保持他所存的信息。刷新操作實(shí)際上也是一次讀操作。不過(guò)這時(shí)信息并不讀到數(shù)據(jù)線上。目前計(jì)算機(jī)的內(nèi)存大多采用這種單管的動(dòng)態(tài)存儲(chǔ)器。,DRAM芯片

9、2164,存儲(chǔ)容量為64K1 16個(gè)引腳： 8根地址線A7A0 1根數(shù)據(jù)輸入線DIN 1根數(shù)據(jù)輸出線DOUT 行地址選通RAS* 列地址選通CAS* 讀寫控制WE*,DRAM芯片2164內(nèi)部結(jié)構(gòu),4.3 只讀存儲(chǔ)器,EPROM EPROM 2764,EEPROM EEPROM 2817A EEPROM 2864A,4.3.1 EPROM,頂部開有一個(gè)圓形的石英窗口，用于紫外線透過(guò)擦除原有信息 一般使用專門的編程器（燒寫器）進(jìn)行編程 編程后，應(yīng)該貼上不透光封條 出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1 編程就是將某些單元寫入信息0,D,S,SiO2,G,N襯底,24V,浮柵MOS,存儲(chǔ)原理,EP

10、ROM芯片2764,存儲(chǔ)容量為8K8 28個(gè)引腳： 13根地址線A12A0 8根數(shù)據(jù)線D7D0 片選CE* 編程PGM* 讀寫OE* 編程電壓VPP,功能,EPROM芯片27256,4.3.2 E2PROM,用加電方法，進(jìn)行在線（無(wú)需拔下，直接在電路中）擦寫（擦除和編程一次完成） 有字節(jié)擦寫、塊擦寫和整片擦寫方法 并行EEPROM：多位同時(shí)進(jìn)行 串行EEPROM：只有一位數(shù)據(jù)線,EEPROM芯片2817A,存儲(chǔ)容量為2K8 28個(gè)引腳： 11根地址線A10A0 8根數(shù)據(jù)線I/O7I/O0 片選CE* 讀寫OE*、WE* 狀態(tài)輸出RDY/BUSY*,功能,EEPROM芯片2864A,存儲(chǔ)容量為8

11、K8 28個(gè)引腳： 13根地址線A12A0 8根數(shù)據(jù)線I/O7I/O0 片選CE* 讀寫OE*、WE*,功能,4.4 半導(dǎo)體存儲(chǔ)器與CPU的連接,這是本章的重點(diǎn)內(nèi)容 SRAM、EPROM與CPU的連接 譯碼方法同樣適合I/O端口,4.4.1 存儲(chǔ)芯片與CPU的連接,存儲(chǔ)芯片的數(shù)據(jù)線 存儲(chǔ)芯片的地址線 存儲(chǔ)芯片的片選端 存儲(chǔ)芯片的讀寫控制線,1. 存儲(chǔ)芯片數(shù)據(jù)線的處理,若芯片的數(shù)據(jù)線正好8根： 一次可從芯片中訪問(wèn)到8位數(shù)據(jù)； 全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連； 若芯片的數(shù)據(jù)線不足8根： 一次不能從一個(gè)芯片中訪問(wèn)到8位數(shù)據(jù)； 利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位； 這個(gè)擴(kuò)充方式簡(jiǎn)稱“位擴(kuò)充”。,位擴(kuò)充,多個(gè)位

12、擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù) 其它連接都一樣 這些芯片應(yīng)被看作是一個(gè)整體 常被稱為“芯片組”,2. 存儲(chǔ)芯片地址線的連接,芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連； 尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”。,3. 存儲(chǔ)芯片片選端的譯碼,存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量 也就是擴(kuò)充了存儲(chǔ)器地址范圍； 進(jìn)行“地址擴(kuò)充”，需要利用存儲(chǔ)芯片的片選端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址； 這個(gè)尋址方法，主要通過(guò)將存儲(chǔ)芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來(lái)實(shí)現(xiàn)； 這種擴(kuò)充簡(jiǎn)稱為“字?jǐn)U充”。,字?jǐn)U充,片選端常有效,令芯片（組）的片選端常有效 不與系統(tǒng)的高位

13、地址線發(fā)生聯(lián)系 芯片（組）總處在被選中的狀態(tài) 雖簡(jiǎn)單易行、但無(wú)法再進(jìn)行地址擴(kuò)充，會(huì)出現(xiàn)“地址重復(fù)”,地址重復(fù),一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址的現(xiàn)象； 原因：有些高位地址線沒有用、可任意； 使用地址：出現(xiàn)地址重復(fù)時(shí)，常選取其中既好用、又不沖突的一個(gè)“可用地址”； 例如：00000H07FFFH； 選取的原則：高位地址全為0的地址。,高位地址譯碼才更好, 譯碼和譯碼器,譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效輸出”的過(guò)程； 譯碼電路可以使用門電路組合邏輯； 譯碼電路更多的是采用集成譯碼器； 常用的2:4譯碼器74LS139； 常用的3:8譯碼器74LS138； 常用的4:16譯碼器74LS15

14、4。, 全譯碼,所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址 包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼） 采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù) 譯碼電路可能比較復(fù)雜、連線也較多,示例,全譯碼示例, 部分譯碼,只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼 每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址 可簡(jiǎn)化譯碼電路的設(shè)計(jì) 但系統(tǒng)的部分地址空間將被浪費(fèi),示例,部分譯碼示例, 線選譯碼,只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組） 雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi) 必然會(huì)出現(xiàn)地址重復(fù) 一個(gè)存儲(chǔ)

15、地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元 多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用,示例,線選譯碼示例,切記： A14 A1300的情況不能出現(xiàn) 00000H01FFFH的地址不可使用,片選端譯碼小結(jié),存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址線； 在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（接系統(tǒng)的IO/M*信號(hào)）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）； 對(duì)一些存儲(chǔ)芯片通過(guò)片選無(wú)效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用。,4. 存儲(chǔ)芯片的讀寫控制,芯片OE*與系統(tǒng)的讀命令線相連： 當(dāng)芯片被選中、且讀命令有效時(shí)，存儲(chǔ)芯片將開放并驅(qū)動(dòng)數(shù)據(jù)到總線； 芯片WE*與系統(tǒng)的寫命令線相連： 當(dāng)芯片被選中

16、、且寫命令有效時(shí)，允許總線數(shù)據(jù)寫入存儲(chǔ)芯片。,4.4.2 存儲(chǔ)芯片與CPU的配合,存儲(chǔ)芯片與CPU總線的連接，還有兩個(gè)很重要的問(wèn)題： CPU的總線負(fù)載能力 CPU能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的連接器件； 存儲(chǔ)芯片與CPU總線時(shí)序的配合 CPU能否與存儲(chǔ)器的存取速度相配合。,1. 總線驅(qū)動(dòng),CPU的總線驅(qū)動(dòng)能力有限； 單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動(dòng)器等來(lái)加以鎖存和驅(qū)動(dòng)； 雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動(dòng)器來(lái)加以驅(qū)動(dòng)。,2. 時(shí)序配合,分析存儲(chǔ)器的存取速度是否滿足CPU總線時(shí)序的要求； 如果不能滿足： 考慮更換芯片； 總線周期中插入等待狀態(tài)TW 。,切記：時(shí)序配合

17、是連接中的難點(diǎn),將6116SRAM放在8088CPU最低地址（00000H007FFH）,分析：地址變化情況,參加片內(nèi)譯碼,參加片外譯碼,例題1,A0A10,CPU,A11 A19,6116,將IBM-PC機(jī)（8086CPU）的內(nèi)存容量擴(kuò)展64KB，并將地址安排在60000H開始的地址中。 解： 1）芯片選擇 *選SRAM6264（8K8）； *芯片數(shù)量64K8K=8片。 2）地址分配 確定地址空間為60000H6FFFFH。每?jī)善?264占一個(gè) 連續(xù)空間，可劃分地址空間為4個(gè)區(qū)域。 3）系統(tǒng)連接,例題2,地址分配表,A0,A18 A17 A16 A15 A14,WR,D0D15,A19,8086CPU,本章小節(jié),1. 了解各類半導(dǎo)體存儲(chǔ)器的應(yīng)用特點(diǎn)； 2. 熟悉半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)； 3. 掌握SRAM2116、DRAM 2164、EPROM 2764、EEPROM 2817A的引腳功能