第9章__半導(dǎo)體存儲器tang.ppt

1、第9章 半導(dǎo)體存儲器,半導(dǎo)體存儲器（簡稱存儲器）是存儲大量二進制數(shù)據(jù)的邏輯部件。它是數(shù)字系統(tǒng)，特別是計算機，不可缺少的組成部分。 存儲器的容量越大，計算機的處理能力越強，工作速度越快。因此，存儲器采用先進的大規(guī)模集成電路技術(shù)制造，盡可能地提高存儲器的容量。,本章介紹常用的半導(dǎo)體存儲器的結(jié)構(gòu)、工作原理和使用方法。,9.1 半導(dǎo)體存儲器基礎(chǔ) 9.2 隨機存取存儲器（RAM） 9.3 只讀存儲器（ROM） 9.4 閃存（Flash Memories） 9.5 存儲器容量的擴展,第9章 半導(dǎo)體存儲器,9.1 半導(dǎo)體存儲器基礎(chǔ),9.1.1 半導(dǎo)體存儲器的結(jié)構(gòu)框圖,存儲1或0的電路稱為存儲單元，存儲單元的

2、集合形成存儲陣列（通常按行列排成矩陣）。,字:存儲陣列中二進制數(shù)據(jù)的信息單位（與計算機不同?。?。 最小的信息單位是1位（Bit），8位二進制信息稱為1個字節(jié)(Byte)，4位二進制信息則稱為1個半字節(jié)(Nibble)。,存儲器由尋址電路、存儲陣列和讀寫電路組成。,為便于對每個字進行必要的操作，存儲陣列按字組織成直觀的存儲結(jié)構(gòu)圖。 例如，64位存儲陣列：8字8位， 16字4位， 64字1位。,字地址,位地址,位地址,字地址,位地址,字地址,每個存儲單元的位置由行序號和列序號唯一確定。 每個字的位置（行序號）稱為它的地址，用二進制碼表示（An-1A1A0）；,列序號表示二進制位在每個字中的位置。例

3、如，按4位組織的、地址為14的字存儲單元的信息是1110。,常用存儲陣列,存儲單元的總數(shù)定義為存儲器的容量，它等于存儲器的字?jǐn)?shù)和每字位數(shù)之積。 例如，10位地址碼，每字8位，則存儲容量為 210 Bytes =1024Bytes=1kB=8kbits。 1MB=220B GB=230B,讀操作（亦稱為取數(shù)操作）：輸入地址碼An-1A1A0，尋址電路將地址碼轉(zhuǎn)換成字線上的有效電平選中字存儲單元。在片選信號CS有效（通常是低電平）和讀寫信號為高電平時，讀寫電路通過存儲陣列的位線，將選中的字存儲單元的m位數(shù)據(jù)輸出到數(shù)據(jù)總線上-110（設(shè)存儲陣列按每字m位組織）。,寫操作（亦稱為存數(shù)操作）：輸入地址碼

4、An-1A1A0，尋址電路將地址轉(zhuǎn)換成字線上的有效電平選中字存儲單元。在片選信號CS有效（通常是低電平）和讀寫信號為低電平時，讀寫電路通過存儲陣列的位線將數(shù)據(jù)總線上的m位數(shù)據(jù)-110寫入選中的字存儲單元中保存（設(shè)存儲陣列按每字m位組織）。,存儲器具有2種基本的操作：寫操作和讀操作。,在復(fù)雜的數(shù)字系統(tǒng)（例如數(shù)字計算機）中，多個功能電路間利用一組公共的信號線（導(dǎo)線或其他傳導(dǎo)介質(zhì)）實現(xiàn)互連，并分時傳輸信息，這樣的一組信號線稱為總線。,在存儲器中， 數(shù)據(jù)總線-110是雙向總線（輸入/輸出，常用表示I/Om-1，I/O1，I/O0）；,地址總線An-1A1A0和控制總線（CS， ）則是單向總線（輸入）。

5、,在存儲器內(nèi)部，屬于同一位的存儲單元共用位線，陣列中的存儲單元通過位線與讀寫電路交換數(shù)據(jù)。,9.1.2 半導(dǎo)體存儲器的分類,隨機讀寫存儲器的寫操作時間和讀操作時間相當(dāng)（都是納秒級），工作時能夠隨時快速地讀出或?qū)懭霐?shù)據(jù)。即工作時讀寫存儲器具有存入和取出數(shù)據(jù)2種功能。,工作時只能快速地讀取已存儲的數(shù)據(jù)、而不能快速地隨時寫入新數(shù)據(jù)的存儲器稱為只讀存儲器（ROMRead Only Memory）。,閃存（Flash Memory）工作時可以進行讀或?qū)懖僮?，但閃存的每個存儲單元寫操作時間長，不能隨機寫入數(shù)據(jù)，適合對眾多存儲單元批量地寫入數(shù)據(jù)。,按功能分為只讀存儲器、隨機讀寫存儲器（或稱為存取存儲器）和閃

6、存。,只讀存儲器的寫操作時間(毫秒級)遠(yuǎn)比讀操作時間（納秒級）長，數(shù)據(jù)必須在工作前寫入存儲器，上電工作后只能從存儲器中讀出數(shù)據(jù)，才不影響數(shù)字系統(tǒng)的工作速度。,按尋址方式，存儲器分為順序?qū)ぶ反鎯ζ骱碗S機尋址存儲器。,其存儲陣列的存儲單元連接成移位寄存器。有先進先出（FIFOFirst In First Out）和先進后出（FILO- First In Last Out）2種順序?qū)ぶ反鎯ζ鳌?隨機尋址存儲器:可以隨時從任何一個指定地址寫入或讀出數(shù)據(jù)的存儲器。 隨機尋址存儲器的尋址電路通常采用1個或2個譯碼器。,9.1.2 半導(dǎo)體存儲器的分類,采用隨機尋址方式的隨機讀寫存儲器稱為隨機存取存儲器（RA

7、MRandom Access Memory）。 只讀存儲器（ROM）和閃存也采用隨機尋址方式。,如果掉電（停電）后數(shù)據(jù)丟失，則是易失型存儲器；否則，是非易失型存儲器。 RAM是易失型存儲器，而ROM和閃存是非易失型存儲器。,順序?qū)ぶ反鎯ζ魇前吹刂讽樞虼嫒牖蜃x出數(shù)據(jù)。,存儲器還可分為易失型存儲器和非易失型存儲器。,存儲器的尋址方式和功能,9.2 隨機存取存儲器（RAM）,存儲單元是存儲器的核心。根據(jù)存儲單元記憶0或1的原理，隨機存取存儲器分為靜態(tài)隨機存儲器（SRAMStatic RAM）和動態(tài)隨機存取存儲器(DRAMDynamic RAM)。,按所用元件的不同，分雙極型和MOS型兩種。 鑒于MO

8、S電路具有功耗低、集成度高的優(yōu)點，目前大容量的存儲器都是MOS型存儲器。,9.2.1 靜態(tài)隨機存取存儲器（SRAM）,1. SRAM的靜態(tài)存儲單元,SRAM的存儲單元是用基本RS觸發(fā)器記憶0或1的靜態(tài)存儲單元。,T1T4構(gòu)成CMOS基本RS觸發(fā)器，存儲0或1。,1. SRAM的靜態(tài)存儲單元,T5和T6是行字線Xi選通基本RS觸發(fā)器的NMOS開關(guān)管，實現(xiàn)基本RS觸發(fā)器的三態(tài)輸入/輸出，即開關(guān)管導(dǎo)通時傳遞0或1，截止時為高阻態(tài)。,T7和T8則是列字線Yj選通基本RS觸發(fā)器的NMOS開關(guān)管，控制位線與讀寫電路的連接。T7、T8和讀寫電路也是一列共用的部分,當(dāng)Xi=Yj=1時，T5T8導(dǎo)通，將基本RS

9、觸發(fā)器與讀/寫電路相連。 如果CS=0、 ，則三態(tài)門緩沖器G1和G2為高阻態(tài)，而G3為工作態(tài)。基本RS觸發(fā)器的狀態(tài)輸出到數(shù)據(jù)總線上，即Dk=Q，實現(xiàn)讀操作。 如果CS=0、 ，則三態(tài)門緩沖器G1和G2為工作態(tài)，而G3為高阻態(tài)。輸入電路強制基本RS觸發(fā)器的狀態(tài)與輸入數(shù)據(jù)Dk一致，即Q=Dk，實現(xiàn)寫操作。 當(dāng)CS=1時，三態(tài)門緩沖器G1、G2和G3為高阻態(tài)，數(shù)據(jù)總線Dk為高阻態(tài)?；綬S觸發(fā)器既不能輸出，也不能接受數(shù)據(jù)。,0,1,0,1,0,工作,1,0,0,當(dāng)Yj=0時，T7和T8截止，基本RS觸發(fā)器同樣不能與讀/寫電路相連，其狀態(tài)保持不變，存儲單元同樣未被選中。,顯然，當(dāng)?shù)綦姇r基本RS觸發(fā)器的

10、數(shù)據(jù)丟失，所以，SRAM是揮發(fā)型存儲器。,當(dāng)Xi=0時，T5和T6截止，基本RS觸發(fā)器不能與讀/寫電路相連，其狀態(tài)保持不變，存儲單元未被選中。本單元不影響同列的其他存儲單元與位線交換數(shù)據(jù)。,2.基本SRAM的結(jié)構(gòu),32行16列的存儲陣列，組成256字2位的存儲結(jié)構(gòu)。,雙地址譯碼高電平有效,存儲單元T1T6,位線開關(guān)管T7、T8,OE是輸出使能，低電平有效；片選信號為： 低電平有效；存儲容量：8kB=8k8bit =810248bit =65536bit,靜態(tài)隨機存取存儲器MCM6264,MCM6264的功能表,Z-高阻態(tài) O-數(shù)據(jù)輸出 I-數(shù)據(jù)輸入,3. SRAM的操作定時,為了保證存儲器準(zhǔn)確

11、無誤地工作，作用到存儲器的地址、數(shù)據(jù)和控制信號必須遵守一定的時間順序，即操作定時。,(1) 讀周期,讀操作要求指定字存儲單元的地址、片選信號和輸出使能有效，讀寫信號為高電平。,信號作用順序是: 1)指定字存儲單元的地址有效； 2)片選信號和輸出使能有效，即由高變低； 3)經(jīng)過一定時間后，指定字存儲單元的數(shù)據(jù)輸出到數(shù)據(jù)總線上。,(2)寫周期 寫操作要求指定字存儲單元的地址、片選信號和讀寫信號有效 。,1)指定字存儲單元的地址有效； 2)片選信號有效，即由高變低； 3)待寫入的數(shù)據(jù)有效； 4)讀寫信號有效，即由 高變低；,數(shù)據(jù)寫入到指定的字存儲單元。,對于大多數(shù)的SRAM，讀周期和寫周期相近，一般

12、為幾十個納秒。,信號間的定時關(guān)系,4. 同步SRAM和異步SRAM,解決的辦法是：SRAM與CPU共用系統(tǒng)時鐘，CPU在時鐘的有效沿前給出SRAM需要的地址、數(shù)據(jù)、片選、輸出使能和讀寫信號，時鐘有效沿到則將它們存于SRAM的寄存器中；CPU不必等待，可以執(zhí)行其他指令，直到SRAM完成CPU要求的讀或?qū)懖僮?，通知CPU做相應(yīng)的處理。之后，CPU與SRAM又可以進行下一次信息交換。,在計算機中，SRAM通常存儲中央處理器（CPU）需要的程序和數(shù)據(jù)。因為SRAM的工作速度遠(yuǎn)低于CPU的速度，2者交換信息時CPU必須等待，使計算機達(dá)不到理想的工作速度。0,同步SRAM:具有信號同步寄存器的SRAM。否

13、則，稱為異步SRAM。 同步SRAM可以幫助CPU高速執(zhí)行指令，即提高計算機的工作速度。,同步SRAM的核心是異步SRAM(地址譯碼器和存儲陣列)；同步SRAM與器件外部連接的地址、數(shù)據(jù)、片選、輸出使能和讀寫信號均在時鐘CP的上升沿鎖存于寄存器中，供SRAM完成讀或?qū)懖僮鳌?為了加速CPU與SRAM的信息交流，同步SRAM通常具有地址爆發(fā)特征。即輸入一個地址碼，同步SRAM可以讀或?qū)懴噜彽亩鄠€地址單元。 假設(shè)計數(shù)器實現(xiàn)2位二進制加法計數(shù)，初態(tài)為00。在爆發(fā)控制（Burst Control）BC=1時，爆發(fā)邏輯電路的輸出如表9.2.2所示?？色@得4個相鄰的址碼，供SRAM進行讀或?qū)懖僮鳌?1,1

14、,9.2.2 動態(tài)隨機存取存儲器（DRAM）,1. DRAM的動態(tài)MOS存儲單元,NMOS管T和存儲電容CS組成動態(tài)存儲單元。 當(dāng)電容存儲有足夠的電荷時，電容電壓為高電平，存儲1； 當(dāng)電容沒有存儲電荷時，電容電壓為低電平，存儲0。,缺點是電容不能長期保持其電荷，必須定期（大約816個mS內(nèi)）補充電荷（稱為刷新操作），比SRAM操作復(fù)雜。,刷新,如果Din=0，則存儲電容CS放電，電荷消失，實現(xiàn)寫0操作。,工作原理如下： （1）寫操作,G1處于工作態(tài)、,當(dāng)Xi=1、,Refreh=0,G2和G3處于高阻態(tài)，NMOS管T導(dǎo)通。,如果Din=1，則存儲電容CS充電，獲得足夠的電荷，實現(xiàn)寫1操作；,1

15、,0,0,工作,高阻,1,0,如果存儲電容CS有電荷：則通過T向位線的分布電容CW放電，位線電壓增加，經(jīng)靈敏放大緩沖器G2輸出1（Dout=1），實現(xiàn)讀1操作；,Refresh=1使G3工作，讀出的數(shù)據(jù)通過G3又寫入到存儲電容中（類似于寫操作）。,如果存儲電容CS沒有電荷：則位線電壓不變，靈敏放大緩沖器G2輸出0（Dout=0），實現(xiàn)讀0操作。,G1處于高阻態(tài)、,G2和G3處于工作態(tài)，NMOS管T導(dǎo)通。,（2）讀操作,1,1,1,高阻,工作,T導(dǎo)通,1,0,由于電容不能長期保持電荷，所以必須對存儲電容定期刷新。 如前所述，讀操作自動刷新選定的存儲單元。但是，讀操作是隨機的，所以，在DRAM中，

16、必須設(shè)置刷新定時電路，定時啟動刷新周期。 對本電路，通過定時讀即可實現(xiàn)定時刷新。,(3)刷新操作,2.基本DRAM的結(jié)構(gòu),存儲單元是單管動態(tài)存儲單元，排列成1024行1024列 的存儲陣列。,地址位數(shù)多，通常采用分時復(fù)用輸入地址.,高10位地址碼A19 A10首先輸入到10條地址信號線上 ，RAS存入。,低10位地址碼A9 A0輸入到10條地址信號線上 ，CAS存入。,3. 基本DRAM的讀寫周期,隨后，在讀周期中， ，有效數(shù)據(jù)輸出到Dout； 在寫周期中， ，輸入數(shù)據(jù)通過Din寫入到指定單元中保存。,從讀或?qū)懼芷陂_始， RAS和CAS依次變低將行 地址和列地址順序送入 DRAM并譯碼。,4.

17、 DRAM的類型,除前述的基本DRAM外， 為了提高DRAM的訪問速度，出現(xiàn)了快速頁模式DRAM(FPM DRAMFast Page Mode DRAM)、 擴展數(shù)據(jù)輸出DRAM (EDO DRAM-Extended Data Output DRAM)、 爆發(fā)式擴展數(shù)據(jù)輸出DRAM(BEDO DRAM-Burst Extended Data Output DRAM)和 同步DRAM (SDRAM-Synchronous DRAM)。,對于FPM DRAM，輸入一個行地址，其后可輸入多個列地址，它們 和行地址分別組成全地址，選中字存儲單元并進行讀或?qū)懖僮鳌?擴展數(shù)據(jù)輸出DRAM（EDO DRAM

18、）可以擴展輸出數(shù)據(jù)的有效時 間，直到CAS再次有效為止，如圖9.2.11的最后一行波形,以讀操作為例，操作時序如圖9.2.11。注意，在FPM DRAM中， 當(dāng)列地址選通信號CAS無效時，沒有輸出數(shù)據(jù)，見圖9.2.11的倒數(shù) 第二行波形。,9.3 只讀存儲器（ROM）,ROM： 工作時只能快速地讀取已存儲的數(shù)據(jù)、而不能快速地隨時寫入新數(shù)據(jù)。 優(yōu)點：最突出的特征是掉電后數(shù)據(jù)不丟失，用于存儲數(shù)字系統(tǒng)中固定不變的數(shù)據(jù)和程序 。,ROM分為可編程PROM （Programmable ROM）和掩模ROM(Mask ROM)。 Mask ROM：數(shù)據(jù)是制造過程中寫入的，可永久保存，但使用者不能改寫。 P

19、ROM：數(shù)據(jù)是由使用者通過編程工具寫入的。 ROM的尋址方式與RAM相同，采用隨機尋址，即用地址譯碼器選擇字存儲單元。 ROM可以用雙極型或單極型（MOS）元件實現(xiàn)。,9.3.1 掩模只讀存儲器(Mask ROM),1掩模只讀存儲器的存儲單元,NMOS管T是存儲元件。,掩模只讀存儲器的存儲單元用半導(dǎo)體元件的有或無表示1或0,制作NMOS管,不制作NMOS管,在圖(b)中，T的柵極與字線 Xi不相連。,1,0,0,1,在圖（a）中，T的柵 極與字線Xi相連。,1,0,1,0,2掩模只讀存儲器的結(jié)構(gòu),圖中地址譯碼器輸出高電平有效。在存儲陣列中，字線與位線的交叉處是存儲單元，有元件為1，無元件為0,

20、存儲器的數(shù)據(jù)輸出變量是數(shù)據(jù)為1所對應(yīng)的地址變量組成的最小項的邏輯和 。,9.3.2 可編程只讀存儲器（PROM）,用紫外光擦除的EPROM 記為UV EPROM (Ultraviolet EPROM，常簡記為EPROM).,掩模ROM的存儲數(shù)據(jù)由制造商在生產(chǎn)過程中寫入，對系統(tǒng)設(shè)計者開發(fā)新產(chǎn)品很不方便。因此，出現(xiàn)了由用戶寫入數(shù)據(jù)的可編程ROM（PROM）,可編程ROM分為: 可改寫一次的PROM（沿用PROM的名稱） 可反復(fù)改寫的EPROM(Erasable Programmable ROM),用電方法擦除的EPROM 記為EEPROM或 E2 PROM (Electrical EPROM).,

21、1PROM的存儲單元,PROM的存儲單元由一個NMOS管和一個熔絲組成。 在編程過程中，編程器產(chǎn)生足夠大的電流注入欲寫0單元，燒斷熔絲；寫1單元則不注入電流。 正常工作時，熔絲不會被燒斷，因此，保留熔絲的單元存儲1，燒斷熔絲的單元存儲0。 由于燒斷的熔絲不能修復(fù)，故PROM只能編程一次。,2個背靠背的PN結(jié)類型的PROM出廠時全部存儲單元為0。 編程器使承受反向電壓的二極管雪崩擊穿，造成永久短路，寫入1。,鎳鉻鐵合金和多晶硅等效為熔絲型導(dǎo)線，可熔斷為開路。這2類PROM出廠時全部存儲單元為1。,熔絲有3種：鎳鉻鐵合金、多晶硅和2個背靠背的PN結(jié)。,2UV EPROM的存儲單元,可多次編程的EP

22、ROM必須采用可修復(fù)的元件。,在浮柵上注入足夠的負(fù)電荷后，開啟電壓增加，正常的柵源電壓則不能使SIMOS管導(dǎo)通。,UV EPROM使用的可修復(fù)的元件是有兩個柵極的疊柵雪崩注入MOS管(SIMOS）。,一個柵極埋置于絕緣材料SiO2中，不引出電極，稱為浮柵。另一個疊于浮柵之上引出電極，稱為控制柵極。,浮柵上未注入負(fù)電荷前，SIMOS管的開啟電壓低，正常的柵源電壓可使SIMOS 管導(dǎo)通。,浮柵上無電荷時，字線高電平使SIMOS導(dǎo)通，等效為存儲單元有元件，存儲1； 浮柵上有電荷時，字線高電平不能使SIMOS導(dǎo)通，等效為存儲單元無元件，存儲0。 因此，SIMOS管是用浮柵上是否有負(fù)電荷來存儲二值數(shù)據(jù)的

23、。,UV EPROM出廠時浮柵上無電荷。為了在浮柵上注入電荷，控制柵極和漏極對源極同時作用比正常電源電壓高許多的電壓.,UV EPROM的封裝頂部有一個石英窗，紫外光可直接照射到SIMOS管上，照射15到20分鐘后，浮柵上的電子獲得足夠的能量，穿過SiO2回到襯底中。,3E2PROM的存儲單元,E2PROM也是利用隧道MOS管的浮柵上是否有負(fù)電荷來存儲二值數(shù)據(jù)的 。,當(dāng)漏極接地，控制柵加足夠大的電壓時，交疊區(qū)產(chǎn)生很強的電場，電子穿過交疊區(qū)到達(dá)浮柵（注入電子），這種現(xiàn)象稱為隧道效應(yīng)。 隧道效應(yīng)是雙向的，即漏柵間加前述相反的電壓，則電子離開浮柵（擦除電子）。,交疊區(qū),隧道MOS管：與SIMOS管的

24、區(qū)別是漏區(qū)與浮柵之間有一個極薄的SiO2交疊區(qū)，厚度約80（埃）。,3E2PROM的存儲單元,E2PROM的存儲單元：隧道MOS管與普通MOS管串聯(lián)。,編程器利用隧道效應(yīng)對存儲單元的隧道MOS管注入或擦除電子。,浮柵上無電荷時，隧道MOS管導(dǎo)通，等效為存儲單元有元件，存儲1；,浮柵上有電荷時，隧道MOS管截至，等效為存儲單元無元件，存儲0。,隧道MOS管的電子注入和擦除是在漏極與控制柵極之間利用隧道效應(yīng)進行的，這個特點和存儲單元的結(jié)構(gòu)決定了E2PROM只能以字為單位改寫數(shù)據(jù)。,閃存亦是利用浮柵上有無負(fù)電荷存儲二值數(shù)據(jù)的，存儲器結(jié)構(gòu)也和ROM相同，因此，傳統(tǒng)上歸類于ROM。,9.4 閃存（Fla

25、sh Memories）,但是，閃存具有較強的在系統(tǒng)讀寫入能力（工作時能讀寫），其優(yōu)勢是傳統(tǒng)ROM不可比的。,閃存的出現(xiàn)使計算機的軟盤壽終正寢，大有取代硬盤之勢。此外，閃存在掌上電腦、手機、數(shù)字照相機等消費電子設(shè)備中應(yīng)用廣泛。,9.4 閃存（Flash Memories）,9.4.1閃存的存儲單元,閃存MOS管：與SIMOS 相似，但有2點不同：,閃存MOS管的擦除和注入電壓小。,二是閃存MOS管的源極和漏極的N+區(qū)不對稱，漏區(qū)小，源區(qū)大；浮柵與源區(qū)交疊，形成比EEPROM的隧道MOS管更小的隧道區(qū)。,由于存儲陣列的閃存MOS管的源極全部連接在一起，利用隧道效應(yīng)，可以實現(xiàn)眾多存儲單元的批量擦除。,一是浮柵與襯底間的SiO2厚度不同，SIMOS厚（3040nm）, 閃存MOS管?。?015nm）；,9.4.2閃存的特點和應(yīng)用,理想的存儲器具有大容量、非易失、在系統(tǒng)讀寫能力、較高的操作速度和低成本等特點。 ROM、PROM、UV EPROM、EEPROM、SRAM和DRAM，在前述的某些方面各具有一定優(yōu)勢。 只有閃存綜合具有理想存儲器的特點，只是在寫入速度方面比SRAM和DRAM差。,* 寫入速度