第7章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件(1).ppt

1、數(shù)字電子技術(shù)及應(yīng)用,第7章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件,7.1 概述,半導(dǎo)體存儲(chǔ)器和可編程邏輯器件(Programmable Logic Device，PLD）都屬于大規(guī)模集成電路（LSIC）或超大規(guī)模集成電路(VLSIC)。LSIC/VLSIC從應(yīng)用角度可分為通用型、專用型、半定制專用型和用戶可編程型四類。,通用型器件和SSIC、MSIC一樣，是已經(jīng)定型生產(chǎn)的標(biāo)準(zhǔn)化、系列化產(chǎn)品。 優(yōu)點(diǎn)：集成度高、功能強(qiáng)、功耗小、價(jià)格便宜、適用面廣； 缺點(diǎn)是邏輯功能固定 ，開發(fā)研制費(fèi)用較高 。,專用集成電路（Application-Specific Integration Circuits，ASIC）是為某

2、類專門設(shè)備或某種專門用途，由工廠根據(jù)用戶的電路設(shè)計(jì)圖專門定制的具有特定功能的集成塊，只能用于一種或幾種專用設(shè)備和系統(tǒng)中。這類芯片比通用型芯片更有利于縮小系統(tǒng)體積，減少信號(hào)連線，提高電路可靠性，且利于電路保密。缺點(diǎn)是設(shè)計(jì)、生產(chǎn)成本高，研制周期長，所以除大批量生產(chǎn)外一般很少采用。,半定制專用型芯片（Semi-Custom Application-Specific Integration Circuits，SCASIC）是介于通用型和專用型之間的一種LSICVLSIC。較典型的有門陣列（Gate Array，GA）和標(biāo)準(zhǔn)單元（Standard Cell，SC）兩種。這種芯片的研制工作通常是在用戶和廠

3、家的密切協(xié)作下完成的 。,用戶可編程型電路，是一種可由用戶自己定義或改寫功能的邏輯器件，稱為可編程邏輯器件（PLD）。利用PLD進(jìn)行邏輯設(shè)計(jì)，不僅設(shè)計(jì)靈活方便，而且具有較理想的性價(jià)比，較高的性能指標(biāo)，較低的風(fēng)險(xiǎn)和較短的設(shè)計(jì)周期，特別適于需要反復(fù)調(diào)試、修改的研制性設(shè)計(jì)。,PLD是20世紀(jì)70年代發(fā)展起來的一種新型LSICVLSIC邏輯器件。從那時(shí)以來，它大體經(jīng)歷了PROM、PLA、PAL、GAL、EPLD、FPGA和CPLD等發(fā)展過程。其中PROM、PLA、PAL和GAL通常稱為簡單可編程邏輯器件（Simple PLD ，SPLD）或低密度可編程邏輯器件（Low Density PLD ，LDP

4、LD），而EPLD、FPGA和CPLD則被稱為高密度可編程邏輯器件（High Density PLD ，HDPLD）。,7.2 半導(dǎo)體存儲(chǔ)器,能存儲(chǔ)大量二值信息的器件,存儲(chǔ)器的容量：存儲(chǔ)器的容量=字?jǐn)?shù)（m）位數(shù)（n） 例： 2108,性能指標(biāo),存儲(chǔ)容量,存儲(chǔ)時(shí)間,分類,只讀存儲(chǔ)器（Read-Only Memory，ROM）,隨機(jī)存取存儲(chǔ)器（Random Access Memory，RAM）,7.2.1 隨機(jī)存取存儲(chǔ)器（RAM）,1RAM的基本結(jié)構(gòu),存儲(chǔ)單元有靜態(tài)存儲(chǔ)單元和動(dòng)態(tài)存儲(chǔ)單元兩種。,（1）存儲(chǔ)矩陣, 靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的存儲(chǔ)單元,采用CMOS工藝的SRAM不僅正常工作時(shí)功耗很低

5、，而且還能在降低電源電壓的狀態(tài)下保存數(shù)據(jù)，這一特點(diǎn)使它在交流供電電源掉電后可用后備電池繼續(xù)供電，以保持存儲(chǔ)器中的數(shù)據(jù)不致丟失。這就在一定程度上彌補(bǔ)了半導(dǎo)體隨機(jī)存儲(chǔ)器數(shù)據(jù)易失的缺點(diǎn)。, 動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)的存儲(chǔ)單元,RAM的動(dòng)態(tài)存儲(chǔ)單元是利用MOS管柵極電容可以存儲(chǔ)電荷的原理制成的。,（2）地址譯碼器,地址譯碼器就是用于實(shí)現(xiàn)對(duì)RAM芯片中字單元的選擇，即地址選擇。 由于RAM芯片的存儲(chǔ)容量一般都很大，所以地址譯碼器多采用雙譯碼結(jié)構(gòu)，即將輸入地址分為兩部分，分別由行譯碼器和列譯碼器進(jìn)行譯碼。,2. 集成RAM芯片,RAM芯片舉例,MCM6264是CMOS靜態(tài)RAM。 存儲(chǔ)容量：2138=8

6、K8（位）,7.2.2 只讀存儲(chǔ)器,1ROM的基本結(jié)構(gòu),存儲(chǔ)容量：2nm（位）,實(shí)際上，ROM的地址譯碼器就是由大量“與”門組成的，稱為“與”陣列；而存儲(chǔ)矩陣則由大量“或”門組成，稱為“或”陣列。,任何邏輯函數(shù)寫成最小項(xiàng)表達(dá)式后都是若干個(gè)最小項(xiàng)之和，所以利用上述ROM結(jié)構(gòu)，可以實(shí)現(xiàn)任意包含n變量的邏輯函數(shù)。由此可見，ROM不僅可作為只讀存儲(chǔ)器使用，也可用于實(shí)現(xiàn)任意組合邏輯函數(shù)。,圖中，“與”陣列包含2n個(gè)n端輸入“與門”，產(chǎn)生2n個(gè)輸出，每個(gè)輸出代表一個(gè)包含n變量A0An-1的最小項(xiàng)。“或”陣列包含的“或”門個(gè)數(shù)就是ROM的輸出端數(shù)，即存儲(chǔ)字的位數(shù)m，每個(gè)“或”門輸出端得到的是若干個(gè)最小項(xiàng)之和

7、。,44位MOS場效應(yīng)管ROM,ROM電路中每個(gè)位單元所存儲(chǔ)的數(shù)據(jù)，是以該單元是否設(shè)置MOS場效應(yīng)管（也可以是二極管或雙極型三極管）來表示的，設(shè)置了管子表示存入“1”，未設(shè)置管子表示存入“0”（當(dāng)然也可以相反）。,ROM的分類,按或陣列所用器件類型不同，有二極管ROM、雙極型三極管ROM和MOS場效應(yīng)管ROM之分。,根據(jù)存儲(chǔ)內(nèi)容寫入方式的不同 ，可分為,固定ROM ，也稱掩膜ROM,可編程ROM（PROM）,可擦除可編程ROM：有光擦除（EPROM）和電擦除（E2PROM）兩種。,特點(diǎn)：出廠時(shí)已固定，不能更改,允許用戶根據(jù)需要自己寫入，但只能寫入一次，一經(jīng)寫入便不能再改寫,存儲(chǔ)內(nèi)容寫入后，可用

8、紫外線照射方法或電擦除方法擦除，然后允許再寫入新的內(nèi)容，不過這種改寫操作較復(fù)雜且費(fèi)時(shí)，所以正常工作時(shí)仍只進(jìn)行讀出操作。,2.集成ROM芯片,舉例：Intel2716EPROM （24腳雙列直插式LSIC芯片 ）,工作方式：1讀出方式；2功率下降；3編程方式； 4編程禁止方式；5編程檢驗(yàn)方式。,7.2.3 半導(dǎo)體存儲(chǔ)器的應(yīng)用,（1）字長（位數(shù)）擴(kuò)展 指存儲(chǔ)器字?jǐn)?shù)不變，只增加存儲(chǔ)器的位數(shù) 接法：將各片存儲(chǔ)器的地址線、讀/寫信號(hào)線、片選信號(hào)線對(duì)應(yīng)地并接在一起。,例：用2561的RAM 2568位的存儲(chǔ)系統(tǒng),1存儲(chǔ)器容量的擴(kuò)展,（2）字?jǐn)U展,指擴(kuò)展成的存儲(chǔ)器字?jǐn)?shù)增加而數(shù)據(jù)位數(shù)不變,例：用16片1K4位

9、RAM16K4位 存儲(chǔ)器,字?jǐn)U展通常是利用外加譯碼器控制存儲(chǔ)芯片的片選信號(hào)端來實(shí)現(xiàn)。,例7.2.1 用ROM實(shí)現(xiàn)下列組合邏輯函數(shù)。,解：,2.用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù),例7.2.2 試用ROM設(shè)計(jì)一個(gè)八段字符顯示譯碼器。,7.3 可編程邏輯器件,7.3.1 可編程邏輯器件的基本概念,數(shù)字集成電路從功能上分為通用型、專用型兩大類。 2. PLD的特點(diǎn)：是一種按通用器件來生產(chǎn)，但邏輯功能是由用戶通過對(duì)器件編程來設(shè)定的集成電路。 3.PLD的發(fā)展和分類:,PLA 可編程邏輯陣列 PAL 可編程陣列邏輯 GAL 通用陣列邏輯 CPLD 復(fù)雜可編程邏輯器件 FPGA 現(xiàn)場可編程門陣列,低密度PLD（或稱

10、簡單PLD）,高密度PLD,1PLD的基本結(jié)構(gòu),2PLD的電路符號(hào),表示兩條線通過編程相連 表示兩條線是硬件連接的 沒有連接符號(hào)兩條線表示不相連,3PLD的分類,PLD的分類方法很多，通常根據(jù)PLD的各個(gè)部分是否可以編程或組態(tài)， 將PLD分為PROM（可編程只讀存儲(chǔ)器）、PLA（可編程邏輯陣列）、PAL（可編程陣列邏輯）、GAL（通用陣列邏輯）等四類。,PLD的分類方法：, 按集成度來區(qū)分,簡單PLD（集成度較低）,復(fù)雜PLD（集成度較高）,PROM、PLA、PAL、GAL,CPLD、FPGA, 從結(jié)構(gòu)上來區(qū)分,一類是乘積項(xiàng)結(jié)構(gòu)器件，其基本結(jié)構(gòu)為“與或陣列”的器件，大部分簡單PLD和CPLD都

11、屬于這個(gè)范疇 。,另一類是查表結(jié)構(gòu)器件（SRAM結(jié)構(gòu)）。由簡單的查找表組成可編程門，再構(gòu)成陣列形式，F(xiàn)PGA就屬于此類器件。, 從編程工藝上區(qū)分,一類是E2PROM型，現(xiàn)有的大部分CPLD及GAL器件都采用此種結(jié)構(gòu),另一類是SRAM型，即SRAM查找表結(jié)構(gòu)的器件，大部分的FPGA器件都是采用此種編程工藝。,7.3.2 可編程邏輯陣列,沒有存儲(chǔ)單元，用于設(shè)計(jì)組合邏輯電路，屬于組合邏輯型PLA,時(shí)序邏輯型PLA,將觸發(fā)器的輸出反饋到與陣列上,7.3.3 可編程陣列邏輯 1.PAL的基本電路結(jié)構(gòu) 由可編程的與陣列、固定的或陣列和輸入、輸出緩沖 電路組成。,專用輸出結(jié)構(gòu),具有可編程輸入輸出結(jié)構(gòu)的PAL

12、16L8的邏輯圖。它有10個(gè)固定的變量輸入端（引腳19，引腳11）、兩個(gè)固定的輸出端（引腳12,19）和6個(gè)可編程輸入輸出端（引腳1318）。這6個(gè)端子（通過編程）既可作為輸入端使用又可作為輸出端使用。與陣列能產(chǎn)生64個(gè)乘積項(xiàng)，或陣列最多可以同時(shí)產(chǎn)生8個(gè)輸出函數(shù)。如果將6個(gè)可編程輸入輸出端全部設(shè)置為輸入端時(shí)，它的變量輸入端最多可達(dá)16個(gè)。,PAL16L8,輸出緩沖電路中含有4個(gè)觸發(fā)器，而且觸發(fā)器的輸出又全都反饋到了與陣列上，所以不僅可以用它設(shè)計(jì)組合邏輯電路，還可以用來設(shè)計(jì)時(shí)序邏輯電路。,PAL16R4,7.3.4 通用陣列邏輯,通用陣列邏輯GAL是通用性更強(qiáng)的可編程邏輯器件 電路結(jié)構(gòu)形式 可編

13、程“與”陣列 + 固定“或”陣列 + 可編程輸出電路 OLMC,編程單元 采用E2CMOS 可改寫,GAL16V8,GAL16V8的OLMC,7.3.5 復(fù)雜可編程邏輯器件,CPLD由若干可編程的通用邏輯模塊（generic logic block，GLB）、可編程的輸入輸出模塊（input/output block，IOB）和可編程的內(nèi)部連線組成。,GLB中的宏單元 每個(gè)GLB中包含820個(gè)宏單元，規(guī)模較大的CPLD中可包含1000多個(gè)。,CPLD中的IOB結(jié)構(gòu),7.3.6 現(xiàn)場可編程門陣列,包含若干個(gè)可編程邏輯模塊（CLB）、可編程輸入輸出模 塊IOB和一整套的可編程內(nèi)部資源。,以Xili

14、nx公司的XC2064為例1. CLB,包含一個(gè)組合邏輯電路、一個(gè)D觸發(fā)器和6個(gè)數(shù)據(jù)選擇器。 可構(gòu)成時(shí)序電路。,2. IOB,由三態(tài)輸出緩沖器、輸入緩沖器、D觸發(fā)器和兩個(gè)數(shù)據(jù)選擇器組成。 可以設(shè)置為輸入/輸出；輸入時(shí)可設(shè)置為同步、異步。,3. 內(nèi)部互連資源,包含許多水平方向和垂直方向的連線和可編程的開關(guān)矩陣SM， 以及許多可編程的連接點(diǎn),7.3.7 PLD的編程及硬件描述語言,對(duì)PLD進(jìn)行編程就是要設(shè)置其中每個(gè)可編程元件的開關(guān)狀態(tài)。 早期的PLD均需 離線進(jìn)行編程操作，使用開發(fā)系統(tǒng)； 目前在CPLD中多采用“在系統(tǒng)可編程（ISP）”技術(shù)。 一、開發(fā)系統(tǒng) 硬件：計(jì)算機(jī)+編程器 軟件：開發(fā)環(huán)境（軟件平臺(tái)） VHDL, Verilog 真值表，方程式，電路邏輯圖（Schematic） 狀態(tài)轉(zhuǎn)換圖（ FSM）,二、步驟 抽象（系統(tǒng)設(shè)計(jì)采用Top-Down