第三章內(nèi)部存儲器 ----計算機組成原理.ppt

1、第三章內(nèi)部存儲器,3.1存儲器概述 3.2SRAM存儲器 3.3 DRAM存儲器 3.4 只讀存儲器和閃速存儲器 3.5并行存儲器 3.6 cache,3.1存儲器概述,注意幾個概念： 存儲位元、存儲單元、存儲器,半導體存儲器：用半導體器件組成的存儲器 磁表面存儲器：用磁性材料做成的存儲器, 按存儲介質(zhì)分, 按存儲器的讀寫功能分：ROM，RAM 按信息的可保存性分：非永久記憶，永久記憶 按在計算機系統(tǒng)中的作用分：主存、輔存、高速緩存、控制存儲器,3.1.2 存儲器的分級結構,寄存器 微處理器內(nèi)部的存儲單元 高速緩存（Cache） 完全用硬件實現(xiàn)主存儲器的速度提高 主存儲器 存放當前運行程序和數(shù)

2、據(jù)，采用半導體存儲器構成 輔助存儲器 磁盤或光盤形式存放可讀可寫或只讀內(nèi)容 磁記錄或光記錄方式 以外設方式連接和訪問,示意圖,虛擬存儲器,3.1.3 主存儲器的技術指標,存儲容量 主存存儲容量：以字節(jié)B（Byte）為基本單位 半導體存儲器芯片：以位b （Bit）為基本單位 存儲容量以2101024規(guī)律表達KB，MB，GB和TB 廠商常以1031000規(guī)律表達KB，MB，GB和TB 存取時間（訪問時間） 發(fā)出讀/寫命令到數(shù)據(jù)傳輸操作完成所經(jīng)歷的時間 存取周期 兩次存儲器訪問所允許的最小時間間隔 存取周期大于等于存取時間 存儲器帶寬（數(shù)據(jù)傳輸速率） 單位時間里存儲器所存取的信息量,CPU對存儲器進

3、行讀/寫操作，首先由地址總線給出地址信號，然后要對存儲器發(fā)出讀操作或寫操作的控制信號，最后在數(shù)據(jù)總線上進行信息交流。所以，存儲器與CPU之間，要完成: 地址線的連接； 數(shù)據(jù)線的連接； 控制線的連接。,補充：存儲器與CPU連接,存儲器的技術指標： 存儲容量、存取時間、存儲周期、存儲帶寬 存儲周期存取時間延遲時間 小常識： 內(nèi)存：開機delCMOSCasLatency Time(簡寫為，通稱延遲時間)，其后有值2,2.5,3,3.2 隨機讀寫存儲器,SRAM（靜態(tài)RAM：Static RAM） 以觸發(fā)器為基本存儲單元 不需要額外的刷新電路 速度快，但集成度低，功耗和價格較高 DRAM（動態(tài)RAM：

4、Dynamic RAM） 以單個MOS管為基本存儲單元 要不斷進行刷新（Refresh）操作 集成度高、價格低、功耗小，但速度較SRAM慢,基本的靜態(tài)存儲元陣列,3.3DRAM存儲器,存儲位元： SRAM存儲器的存儲位元是一個觸發(fā)器，它具有兩個穩(wěn)定的狀態(tài)。而DRAM存儲器的存儲位元是由一個MOS晶體管和電容器組成的記憶電路，如圖3.6所示。,DRAM芯片的邏輯結構,刷新周期 從上次對整個存儲器刷新結束時刻，到本次對整個存儲器完成全部刷新一遍為止的時間間隔 一般為2ms，4ms或8ms 刷新方式 集中式 分散式 異步式,刷新方式,存儲器容量的擴充,擴充原因： 存儲器芯片的容量是有限的,為了滿足實

5、際存儲器的容量要求，需要對存儲器進行擴展。 擴展方法 位擴展法 字擴展法（字存儲容量擴展） 字位同時擴展法,例2 利用1M4位的SRAM芯片，設計一個存儲容量為1M8位的SRAM存儲器。 位擴展法 例3 用1M8位的DRAM芯片設計2M8位的DRAM存儲器 字擴展法 公式: 設計要求的存儲器容量 d=已知芯片存儲容量,思考題： 試用8K8位的SRAM芯片組成32K32位的半導體存儲器，問： 1、共需這樣的SRAM芯片幾片？ 2、試畫出其組成框圖。,存儲器模塊條,動態(tài) RAM 和靜態(tài) RAM 的比較,存儲原理,集成度,芯片引腳,功耗,價格,速度,刷新,3.4 只讀存儲器和閃速存儲器,只讀存儲器

6、特點： ROM只能讀，不能寫。永久性的存儲器。 分類： 掩模ROM和可編程ROM,掩模ROM,利用掩模工藝制作。,可編程ROM,分類 一次性編程ROM 可多次編程ROM（EPROM和E2PROM）,EPROM存儲元,E2PROM存儲元,通用編程器,FLASH存儲器,定義： 也叫閃速存儲器，它是一種高密度非易失性的讀、寫存儲器。 應用： 盤、掌上電腦、數(shù)字相機 ,FLASH存儲元,3.5 并行存儲器,引入目的：為解決速度差異。 分類： 空間并行：雙端口存儲器 時間并行：多體交叉存儲器,雙端口存儲器,同一個存儲器具有兩組相互獨立的讀寫控制線路,提供了兩個相互獨立的端口，都可以對存儲器中任何位置上的

7、數(shù)據(jù)進行獨立的存取操作,沖突：同時對同一存儲單元操作。 解決方法：加鎖BUSY 判斷方法： .CE判斷 2.地址有效判斷,多模塊交叉存儲器,模塊：由若干個存儲器構成。 存儲器地址：要識別模塊和模塊內(nèi)的存儲單元。 分類：順序和交叉,優(yōu)點：一個模塊有故障，其他模塊照常工作,缺點：串行工作，帶寬不高,例5 設存儲器容量為32字，字長64位，模塊數(shù)m=4，分別用順序方式和交叉方式進行組織。存儲周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期=50ns。若連續(xù)讀出4個字，問順序存儲器和交叉存儲器的帶寬各是多少?,二模塊交叉存儲器舉例,3.6 cache存儲器,主要目的：提高存儲器速度 為追求高速，

8、包括管理在內(nèi)的全部功能由硬件實現(xiàn)(由SRAM構成）,cache的基本原理,CPU與cache之間的數(shù)據(jù)交換以字(字節(jié))為單位 Cache與主存間的數(shù)據(jù)傳送以數(shù)據(jù)塊為單位 一個塊(Block)由若干字組成,高速命中(Hit)：微處理器讀取主存的內(nèi)容已包含在Cache中，可以直接讀取Cache，不用訪問主存,高速失效(Miss)、缺失、未命中：微處理器讀取主存的內(nèi)容不在Cache中，需要訪問主存讀取一個數(shù)據(jù)塊,Swf3.32,1、Cache以塊為單位進行操作 2、當CPU發(fā)出訪內(nèi)存操作請求后，首先由Cache控制器判斷當前請求的字是否在Cache中，若在，叫命中，否則，不命中 3、 若命中： 若是

9、“讀”請求，則直接對Cache讀，與主存無關 若是“寫”請求： Cache單元與主存單元同時寫（全寫法） 只更新Cache單元并加標記，移出時修改主存（寫回法） 只第一次寫時，寫入主存，其他次同寫回法（寫一次法） 4、未命中時： 若是“讀”請求，則從主存讀出所需字送CPU，且把含該字的一塊送Cache，稱“裝入通過”，若Cache已滿，置換算法； 若是“寫”請求，直接寫入主存。（是否要寫入緩存，又分為WTWAT WTNWA),Cache的命中率,命中率（Hit Rate）：高速命中的概率,cache/主存系統(tǒng)的平均訪問時間ta： ta=htc+(1-h)tm tc命中時的cache訪問時間 t

10、m未命中時的主存訪問時間,h命中率 Nccache完成存取的總次數(shù) Nm主存完成存取的總次數(shù),設r=tm/tc表示主存慢于cache的倍率,=,Cache的訪問效率e,【例5】CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問時間。 【解】 h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)0.95)=83.3% ta=tc/e=50ns/0.833

11、=60ns 或者，ta=htc+(1-h)tm=60ns,主存與cache的地址映射,Cache通過地址映射(mapping)的方法確定主存塊與Cache行之間的對應關系，確定一個主存塊應該存放到哪個Cache行中 全相聯(lián)映射(fully associative mapping) 可以將一個主存塊存儲到任意一個Cache行 直接映射(direct mapping) 將一個主存塊存儲到唯一的一個Cache行 組相聯(lián)映射(set associative mapping) 可以將一個主存塊存儲到唯一的一個Cache組中任意一個行,優(yōu)點：命中率較高，Cache的存儲空間利用率高 缺點：線路復雜，成本高

12、，速度低,全相聯(lián)映射,優(yōu)點：硬件簡單，容易實現(xiàn) 缺點：命中率低， Cache的存儲空間利用率低,直接映射,組間采用直接映射，組內(nèi)為全相聯(lián) 硬件較簡單，速度較快，命中率較高,組相聯(lián)映射,Cache的地址映象中，若主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置上，稱作 。 A直接映象； B全相聯(lián)映象； C組相聯(lián)映象。 B,在程序的執(zhí)行過程中，Cache與主存的地址映射是由_。 A操作系統(tǒng)來管理的； B程序員調(diào)度的； C由硬件自動完成的； D用戶軟件完成。 C,Cache的地址映象中 比較多的采用“按內(nèi)容尋址”的相聯(lián)存儲器來實現(xiàn)。 A直接映象； B全相聯(lián)映象； C組相聯(lián)映象； D以上都有。 B,

13、如果Cache的容量為128塊，在直接映象下，主存中第i塊映象到緩存第 塊。 i mod 128,替換策略,替換問題 新主存塊要進入Cache，決定替換哪個原主存塊 直接映射，只能替換唯一的一個Cache行 全相聯(lián)和組相聯(lián)，需要選擇替換策略（算法） 1. 最不常用(LFU: least-frequently used) 替換使用次數(shù)最少的塊 2. 最近最少使用法(LRU: least-recently used) 本指替換近期最少使用的塊，實際實現(xiàn)的是替換最久沒有被使用的塊 3. 隨機法(random) 隨意選擇被替換的塊，不依賴以前的使用情況,寫入策略,寫入Cache有些問題： 確認命中，才

14、可以對Cache塊寫入 寫入后可能導致與主存內(nèi)容不一致 寫入策略解決主存內(nèi)容的更新問題，保持正確 直寫法(write through)全寫法 寫入Cache的同時也寫入主存（下一級存儲器） 回寫法(write back)寫回法 只寫入Cache，在被替換時才寫回主存 寫一次法（write only one),直寫和回寫的比較,直（全）寫策略 優(yōu)點：簡單可靠 缺點：總線操作頻繁、影響工作速度 解決方法：在Cache與主存間設置一級/多級緩沖器，形成實用的“緩沖直寫”方式，提高速度 回寫策略 優(yōu)點：可以減少寫入主存次數(shù)、提高速度 缺點：硬件結構比較復雜 實現(xiàn)方法：為了表明Cache是否被修改，需要

15、設置一個更新位（update，污染位dirty bit）。替換時只需將被修改的Cache塊內(nèi)容寫入主存,寫未命中的處理方法,寫訪問并不需要Cache塊中所有數(shù)據(jù)。寫未命中時，寫入的數(shù)據(jù)是否還要將其讀回Cache呢？ 寫分配法( write allocate，WTWA ) 先把數(shù)據(jù)所在的塊調(diào)入Cache，然后再進行寫入。類似讀失效的方式，也稱fetch on write 不寫分配法( no-write allocate，WTNWA ) 直接把數(shù)據(jù)寫入下一級存儲器，不將相應的塊調(diào)入Cache，也稱write around, 本章小結,存儲器兩大功能是存儲（Write）和取出（Read）。對存儲器的三項基本要求是：大容量、高速度和低成本。 各類存儲器具有不同的特點：半導體存儲器速度快、成本較高；磁表面存儲器容量大、成本低但速度慢，無法與CPU高速處理信息的能力匹配。在計算機系統(tǒng)中，通常采用多級存儲器體系結構，即高速緩沖存儲器Cache、主存儲器和外存儲器組成的結構。 提高存儲器速度可以采用許多措施：采用高速器件；采用高速緩沖存儲器Cache；采用并行技術等。,本章需掌握內(nèi)容,分