第三章內(nèi)部存儲(chǔ)器 ----計(jì)算機(jī)組成原理.ppt

1、第三章內(nèi)部存儲(chǔ)器,3.1存儲(chǔ)器概述 3.2SRAM存儲(chǔ)器 3.3 DRAM存儲(chǔ)器 3.4 只讀存儲(chǔ)器和閃速存儲(chǔ)器 3.5并行存儲(chǔ)器 3.6 cache,3.1存儲(chǔ)器概述,注意幾個(gè)概念： 存儲(chǔ)位元、存儲(chǔ)單元、存儲(chǔ)器,半導(dǎo)體存儲(chǔ)器：用半導(dǎo)體器件組成的存儲(chǔ)器 磁表面存儲(chǔ)器：用磁性材料做成的存儲(chǔ)器, 按存儲(chǔ)介質(zhì)分, 按存儲(chǔ)器的讀寫(xiě)功能分：ROM，RAM 按信息的可保存性分：非永久記憶，永久記憶 按在計(jì)算機(jī)系統(tǒng)中的作用分：主存、輔存、高速緩存、控制存儲(chǔ)器,3.1.2 存儲(chǔ)器的分級(jí)結(jié)構(gòu),寄存器 微處理器內(nèi)部的存儲(chǔ)單元 高速緩存（Cache） 完全用硬件實(shí)現(xiàn)主存儲(chǔ)器的速度提高 主存儲(chǔ)器 存放當(dāng)前運(yùn)行程序和數(shù)

2、據(jù)，采用半導(dǎo)體存儲(chǔ)器構(gòu)成 輔助存儲(chǔ)器 磁盤(pán)或光盤(pán)形式存放可讀可寫(xiě)或只讀內(nèi)容 磁記錄或光記錄方式 以外設(shè)方式連接和訪問(wèn),示意圖,虛擬存儲(chǔ)器,3.1.3 主存儲(chǔ)器的技術(shù)指標(biāo),存儲(chǔ)容量 主存存儲(chǔ)容量：以字節(jié)B（Byte）為基本單位 半導(dǎo)體存儲(chǔ)器芯片：以位b （Bit）為基本單位 存儲(chǔ)容量以2101024規(guī)律表達(dá)KB，MB，GB和TB 廠商常以1031000規(guī)律表達(dá)KB，MB，GB和TB 存取時(shí)間（訪問(wèn)時(shí)間） 發(fā)出讀/寫(xiě)命令到數(shù)據(jù)傳輸操作完成所經(jīng)歷的時(shí)間 存取周期 兩次存儲(chǔ)器訪問(wèn)所允許的最小時(shí)間間隔 存取周期大于等于存取時(shí)間 存儲(chǔ)器帶寬（數(shù)據(jù)傳輸速率） 單位時(shí)間里存儲(chǔ)器所存取的信息量,CPU對(duì)存儲(chǔ)器進(jìn)

3、行讀/寫(xiě)操作，首先由地址總線給出地址信號(hào)，然后要對(duì)存儲(chǔ)器發(fā)出讀操作或?qū)懖僮鞯目刂菩盘?hào)，最后在數(shù)據(jù)總線上進(jìn)行信息交流。所以，存儲(chǔ)器與CPU之間，要完成: 地址線的連接； 數(shù)據(jù)線的連接； 控制線的連接。,補(bǔ)充：存儲(chǔ)器與CPU連接,存儲(chǔ)器的技術(shù)指標(biāo)： 存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期、存儲(chǔ)帶寬 存儲(chǔ)周期存取時(shí)間延遲時(shí)間 小常識(shí)： 內(nèi)存：開(kāi)機(jī)delCMOSCasLatency Time(簡(jiǎn)寫(xiě)為，通稱延遲時(shí)間)，其后有值2,2.5,3,3.2 隨機(jī)讀寫(xiě)存儲(chǔ)器,SRAM（靜態(tài)RAM：Static RAM） 以觸發(fā)器為基本存儲(chǔ)單元 不需要額外的刷新電路 速度快，但集成度低，功耗和價(jià)格較高 DRAM（動(dòng)態(tài)RAM：

4、Dynamic RAM） 以單個(gè)MOS管為基本存儲(chǔ)單元 要不斷進(jìn)行刷新（Refresh）操作 集成度高、價(jià)格低、功耗小，但速度較SRAM慢,基本的靜態(tài)存儲(chǔ)元陣列,3.3DRAM存儲(chǔ)器,存儲(chǔ)位元： SRAM存儲(chǔ)器的存儲(chǔ)位元是一個(gè)觸發(fā)器，它具有兩個(gè)穩(wěn)定的狀態(tài)。而DRAM存儲(chǔ)器的存儲(chǔ)位元是由一個(gè)MOS晶體管和電容器組成的記憶電路，如圖3.6所示。,DRAM芯片的邏輯結(jié)構(gòu),刷新周期 從上次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束時(shí)刻，到本次對(duì)整個(gè)存儲(chǔ)器完成全部刷新一遍為止的時(shí)間間隔 一般為2ms，4ms或8ms 刷新方式 集中式 分散式 異步式,刷新方式,存儲(chǔ)器容量的擴(kuò)充,擴(kuò)充原因： 存儲(chǔ)器芯片的容量是有限的,為了滿足實(shí)

5、際存儲(chǔ)器的容量要求，需要對(duì)存儲(chǔ)器進(jìn)行擴(kuò)展。 擴(kuò)展方法 位擴(kuò)展法 字?jǐn)U展法（字存儲(chǔ)容量擴(kuò)展） 字位同時(shí)擴(kuò)展法,例2 利用1M4位的SRAM芯片，設(shè)計(jì)一個(gè)存儲(chǔ)容量為1M8位的SRAM存儲(chǔ)器。 位擴(kuò)展法 例3 用1M8位的DRAM芯片設(shè)計(jì)2M8位的DRAM存儲(chǔ)器 字?jǐn)U展法 公式: 設(shè)計(jì)要求的存儲(chǔ)器容量 d=已知芯片存儲(chǔ)容量,思考題： 試用8K8位的SRAM芯片組成32K32位的半導(dǎo)體存儲(chǔ)器，問(wèn)： 1、共需這樣的SRAM芯片幾片？ 2、試畫(huà)出其組成框圖。,存儲(chǔ)器模塊條,動(dòng)態(tài) RAM 和靜態(tài) RAM 的比較,存儲(chǔ)原理,集成度,芯片引腳,功耗,價(jià)格,速度,刷新,3.4 只讀存儲(chǔ)器和閃速存儲(chǔ)器,只讀存儲(chǔ)器

6、特點(diǎn)： ROM只能讀，不能寫(xiě)。永久性的存儲(chǔ)器。 分類： 掩模ROM和可編程ROM,掩模ROM,利用掩模工藝制作。,可編程ROM,分類 一次性編程ROM 可多次編程ROM（EPROM和E2PROM）,EPROM存儲(chǔ)元,E2PROM存儲(chǔ)元,通用編程器,FLASH存儲(chǔ)器,定義： 也叫閃速存儲(chǔ)器，它是一種高密度非易失性的讀、寫(xiě)存儲(chǔ)器。 應(yīng)用： 盤(pán)、掌上電腦、數(shù)字相機(jī) ,FLASH存儲(chǔ)元,3.5 并行存儲(chǔ)器,引入目的：為解決速度差異。 分類： 空間并行：雙端口存儲(chǔ)器 時(shí)間并行：多體交叉存儲(chǔ)器,雙端口存儲(chǔ)器,同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫(xiě)控制線路,提供了兩個(gè)相互獨(dú)立的端口，都可以對(duì)存儲(chǔ)器中任何位置上的

7、數(shù)據(jù)進(jìn)行獨(dú)立的存取操作,沖突：同時(shí)對(duì)同一存儲(chǔ)單元操作。 解決方法：加鎖BUSY 判斷方法： .CE判斷 2.地址有效判斷,多模塊交叉存儲(chǔ)器,模塊：由若干個(gè)存儲(chǔ)器構(gòu)成。 存儲(chǔ)器地址：要識(shí)別模塊和模塊內(nèi)的存儲(chǔ)單元。 分類：順序和交叉,優(yōu)點(diǎn)：一個(gè)模塊有故障，其他模塊照常工作,缺點(diǎn)：串行工作，帶寬不高,例5 設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期=50ns。若連續(xù)讀出4個(gè)字，問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少?,二模塊交叉存儲(chǔ)器舉例,3.6 cache存儲(chǔ)器,主要目的：提高存儲(chǔ)器速度 為追求高速，

8、包括管理在內(nèi)的全部功能由硬件實(shí)現(xiàn)(由SRAM構(gòu)成）,cache的基本原理,CPU與cache之間的數(shù)據(jù)交換以字(字節(jié))為單位 Cache與主存間的數(shù)據(jù)傳送以數(shù)據(jù)塊為單位 一個(gè)塊(Block)由若干字組成,高速命中(Hit)：微處理器讀取主存的內(nèi)容已包含在Cache中，可以直接讀取Cache，不用訪問(wèn)主存,高速失效(Miss)、缺失、未命中：微處理器讀取主存的內(nèi)容不在Cache中，需要訪問(wèn)主存讀取一個(gè)數(shù)據(jù)塊,Swf3.32,1、Cache以塊為單位進(jìn)行操作 2、當(dāng)CPU發(fā)出訪內(nèi)存操作請(qǐng)求后，首先由Cache控制器判斷當(dāng)前請(qǐng)求的字是否在Cache中，若在，叫命中，否則，不命中 3、 若命中： 若是

9、“讀”請(qǐng)求，則直接對(duì)Cache讀，與主存無(wú)關(guān) 若是“寫(xiě)”請(qǐng)求： Cache單元與主存單元同時(shí)寫(xiě)（全寫(xiě)法） 只更新Cache單元并加標(biāo)記，移出時(shí)修改主存（寫(xiě)回法） 只第一次寫(xiě)時(shí)，寫(xiě)入主存，其他次同寫(xiě)回法（寫(xiě)一次法） 4、未命中時(shí)： 若是“讀”請(qǐng)求，則從主存讀出所需字送CPU，且把含該字的一塊送Cache，稱“裝入通過(guò)”，若Cache已滿，置換算法； 若是“寫(xiě)”請(qǐng)求，直接寫(xiě)入主存。（是否要寫(xiě)入緩存，又分為WTWAT WTNWA),Cache的命中率,命中率（Hit Rate）：高速命中的概率,cache/主存系統(tǒng)的平均訪問(wèn)時(shí)間ta： ta=htc+(1-h)tm tc命中時(shí)的cache訪問(wèn)時(shí)間 t

10、m未命中時(shí)的主存訪問(wèn)時(shí)間,h命中率 Nccache完成存取的總次數(shù) Nm主存完成存取的總次數(shù),設(shè)r=tm/tc表示主存慢于cache的倍率,=,Cache的訪問(wèn)效率e,【例5】CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。 【解】 h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)0.95)=83.3% ta=tc/e=50ns/0.833

11、=60ns 或者，ta=htc+(1-h)tm=60ns,主存與cache的地址映射,Cache通過(guò)地址映射(mapping)的方法確定主存塊與Cache行之間的對(duì)應(yīng)關(guān)系，確定一個(gè)主存塊應(yīng)該存放到哪個(gè)Cache行中 全相聯(lián)映射(fully associative mapping) 可以將一個(gè)主存塊存儲(chǔ)到任意一個(gè)Cache行 直接映射(direct mapping) 將一個(gè)主存塊存儲(chǔ)到唯一的一個(gè)Cache行 組相聯(lián)映射(set associative mapping) 可以將一個(gè)主存塊存儲(chǔ)到唯一的一個(gè)Cache組中任意一個(gè)行,優(yōu)點(diǎn)：命中率較高，Cache的存儲(chǔ)空間利用率高 缺點(diǎn)：線路復(fù)雜，成本高

12、，速度低,全相聯(lián)映射,優(yōu)點(diǎn)：硬件簡(jiǎn)單，容易實(shí)現(xiàn) 缺點(diǎn)：命中率低， Cache的存儲(chǔ)空間利用率低,直接映射,組間采用直接映射，組內(nèi)為全相聯(lián) 硬件較簡(jiǎn)單，速度較快，命中率較高,組相聯(lián)映射,Cache的地址映象中，若主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置上，稱作 。 A直接映象； B全相聯(lián)映象； C組相聯(lián)映象。 B,在程序的執(zhí)行過(guò)程中，Cache與主存的地址映射是由_。 A操作系統(tǒng)來(lái)管理的； B程序員調(diào)度的； C由硬件自動(dòng)完成的； D用戶軟件完成。 C,Cache的地址映象中 比較多的采用“按內(nèi)容尋址”的相聯(lián)存儲(chǔ)器來(lái)實(shí)現(xiàn)。 A直接映象； B全相聯(lián)映象； C組相聯(lián)映象； D以上都有。 B,

13、如果Cache的容量為128塊，在直接映象下，主存中第i塊映象到緩存第 塊。 i mod 128,替換策略,替換問(wèn)題 新主存塊要進(jìn)入Cache，決定替換哪個(gè)原主存塊 直接映射，只能替換唯一的一個(gè)Cache行 全相聯(lián)和組相聯(lián)，需要選擇替換策略（算法） 1. 最不常用(LFU: least-frequently used) 替換使用次數(shù)最少的塊 2. 最近最少使用法(LRU: least-recently used) 本指替換近期最少使用的塊，實(shí)際實(shí)現(xiàn)的是替換最久沒(méi)有被使用的塊 3. 隨機(jī)法(random) 隨意選擇被替換的塊，不依賴以前的使用情況,寫(xiě)入策略,寫(xiě)入Cache有些問(wèn)題： 確認(rèn)命中，才

14、可以對(duì)Cache塊寫(xiě)入 寫(xiě)入后可能導(dǎo)致與主存內(nèi)容不一致 寫(xiě)入策略解決主存內(nèi)容的更新問(wèn)題，保持正確 直寫(xiě)法(write through)全寫(xiě)法 寫(xiě)入Cache的同時(shí)也寫(xiě)入主存（下一級(jí)存儲(chǔ)器） 回寫(xiě)法(write back)寫(xiě)回法 只寫(xiě)入Cache，在被替換時(shí)才寫(xiě)回主存 寫(xiě)一次法（write only one),直寫(xiě)和回寫(xiě)的比較,直（全）寫(xiě)策略 優(yōu)點(diǎn)：簡(jiǎn)單可靠 缺點(diǎn)：總線操作頻繁、影響工作速度 解決方法：在Cache與主存間設(shè)置一級(jí)/多級(jí)緩沖器，形成實(shí)用的“緩沖直寫(xiě)”方式，提高速度 回寫(xiě)策略 優(yōu)點(diǎn)：可以減少寫(xiě)入主存次數(shù)、提高速度 缺點(diǎn)：硬件結(jié)構(gòu)比較復(fù)雜 實(shí)現(xiàn)方法：為了表明Cache是否被修改，需要

15、設(shè)置一個(gè)更新位（update，污染位dirty bit）。替換時(shí)只需將被修改的Cache塊內(nèi)容寫(xiě)入主存,寫(xiě)未命中的處理方法,寫(xiě)訪問(wèn)并不需要Cache塊中所有數(shù)據(jù)。寫(xiě)未命中時(shí)，寫(xiě)入的數(shù)據(jù)是否還要將其讀回Cache呢？ 寫(xiě)分配法( write allocate，WTWA ) 先把數(shù)據(jù)所在的塊調(diào)入Cache，然后再進(jìn)行寫(xiě)入。類似讀失效的方式，也稱fetch on write 不寫(xiě)分配法( no-write allocate，WTNWA ) 直接把數(shù)據(jù)寫(xiě)入下一級(jí)存儲(chǔ)器，不將相應(yīng)的塊調(diào)入Cache，也稱write around, 本章小結(jié),存儲(chǔ)器兩大功能是存儲(chǔ)（Write）和取出（Read）。對(duì)存儲(chǔ)器的三項(xiàng)基本要求是：大容量、高速度和低成本。 各類存儲(chǔ)器具有不同的特點(diǎn)：半導(dǎo)體存儲(chǔ)器速度快、成本較高；磁表面存儲(chǔ)器容量大、成本低但速度慢，無(wú)法與CPU高速處理信息的能力匹配。在計(jì)算機(jī)系統(tǒng)中，通常采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)，即高速緩沖存儲(chǔ)器Cache、主存儲(chǔ)器和外存儲(chǔ)器組成的結(jié)構(gòu)。 提高存儲(chǔ)器速度可以采用許多措施：采用高速器件；采用高速緩沖存儲(chǔ)器Cache；采用并行技術(shù)等。,本章需掌握內(nèi)容,分