電子技術(shù)第8、9章數(shù)字電路.ppt

1、1. 掌握基本門電路的邏輯功能、邏輯符號、真值表和邏輯表達式。了解 TTL門電路、CMOS門電路的特點。,3. 會分析和設(shè)計簡單的組合邏輯電路。,理解加法器、編碼器、譯碼器等常用組合邏輯 電路的工作原理和功能。,本章要求：,2. 會用邏輯代數(shù)的基本運算法則化簡邏輯函數(shù)。,第8章 門電路和組合邏輯電路,模擬信號：隨時間連續(xù)變化的信號,8.1 引言,1. 模擬信號,2. 脈沖信號 是一種躍變信號，并且持續(xù)時間短暫。,如：,脈沖信號的部分參數(shù)：,實際的矩形波,數(shù)字電路的特點,電平的高低一般用“1”和“0”兩種狀態(tài)區(qū)別，若規(guī)定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負邏輯。若無特殊說明，

2、均采用正邏輯。,1,0,高電平,低電平,正邏輯和負邏輯,8.2 基本門電路,邏輯門電路是數(shù)字電路中最基本的邏輯元件。 所謂門就是一種開關(guān)，它能按照一定的條件去控制信號的通過或不通過。 門電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系)，是用以實現(xiàn)邏輯關(guān)系的電子電路，所以門電路又稱為邏輯門電路。,門電路的基本概念:,基本邏輯關(guān)系為“與”、“或”、“非”三種。,下面通過例子說明邏輯電路的概念及“與”、“或”、“非”的意義。,邏輯表達式：F= A B,8.2.1 與門電路,“與”邏輯關(guān)系是指當決定某事件的條件全部具備時，該事件才發(fā)生。,B,A,二極管與門電路,“與”門電路,B,L,A,8.2.2.

3、 或門電路,“或”邏輯關(guān)系是指當決定某事件的條件之一具備時，該事件就發(fā)生。,邏輯表達式： F = A + B,或門邏輯符號,A,B,Y,C,或門電路,8.2.3. 非門電路,“非”邏輯關(guān)系是否定或相反的意思。,L,A,R,非門電路,8.2.4 與非門電路,有“0”出“1”，全“1”出“0”,或非門電路,有“1”出“0”，全“0”出“1”,&,F,E,B,A,邏輯符號, 0 高阻,表示任意態(tài),三態(tài)輸出“與非”門,輸出高阻,功能表,邏輯代數(shù)（又稱布爾代數(shù)），它是分析設(shè)計邏輯電路的數(shù)學(xué)工具。雖然它和普通代數(shù)一樣也用字母表示變量，但變量的取值只有“0”，“1”兩種，分別稱為邏輯“0”和邏輯“1”。這里

4、“0”和“1”并不表示數(shù)量的大小，而是表示兩種相互對立的邏輯狀態(tài)。,8.4 邏輯函數(shù)及其化簡,（1）基本律,8.4.1 邏輯代數(shù)的基本運算規(guī)則,（2） 交換律,2. 邏輯代數(shù)的基本運算法則,普通代數(shù) 不適用！,（3）結(jié)合律,（4）分配律,（5）吸收律,對偶關(guān)系： 將某邏輯表達式中的與( )換成或 (+)，或(+)換成與( )，得到一個新的邏輯表達式，即為原邏輯式的對偶式。若原邏輯恒等式成立，則其對偶式也成立。,證明：,A+AB = A,（6）德摩根定理（反演律）,8.4.3 邏輯函數(shù)的化簡,化簡方法：,公式法,例題 P368,例5-2用邏輯代數(shù)化簡下列邏輯式 例5-3用邏輯代數(shù)化簡圖5-36（

5、a）所示的邏輯電路,例1：,化簡,附加例題：應(yīng)用邏輯代數(shù)運算法則化簡,（1）并項法,（2）配項法,例3：,化簡,（3）加項法,（4）吸收法,吸收,例5：,化簡,吸收,吸收,吸收,吸收,8.5 組合邏輯電路,組合邏輯電路框圖,8.5.1 組合邏輯電路的分析,(1) 根據(jù)邏輯圖寫出邏輯表達式；,(2) 運用邏輯代數(shù)將邏輯式變換或化簡；,(3) 列出真值表；,(4) 分析邏輯功能。,已知邏輯電路,確定,邏輯功能,分析步驟：,(1) 寫出邏輯式,例 8.4：分析下圖的邏輯功能,.,化簡,(2) 列邏輯狀態(tài)表,(3) 分析邏輯功能 輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門

6、”) ,可用于判斷各輸入端的狀態(tài)是否相同。,邏輯式,8.5.2 組合邏輯電路的設(shè)計,設(shè)計步驟如下：,例8.5 有一種在數(shù)字電路中應(yīng)用很廣的電路，稱為異或門。它有兩個輸入端，僅當兩個輸入相異時，輸出才為1，試求這種電路的真值表，邏輯表達式和邏輯圖。,解（1）由邏輯要求列真值表,(2) 寫出邏輯表達式,邏輯式,(3) 畫出邏輯圖,例8.6 如果有三個人進行表決，同意為1，不同意為0，其表決結(jié)果若有兩個人以上贊同時，可認為通過。這是一個判決電路，試求這一電路表達式，并且組成邏輯電路。,解： 設(shè)三個人為A、B、C，表決結(jié)果為F。,由邏輯要求列出真值表,真值表,解：三個輸入A、B、C中，兩個以上為1的情

7、況，只有四種，列出邏輯表達式：,運用邏輯代數(shù)將表達式化簡,畫出邏輯圖如圖所示：,8.6.1 加法器,二進制,十進制：09十個數(shù)碼，“逢十進一”。,8.6 組合邏輯電路應(yīng)用 在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的基本結(jié)構(gòu)、工作原理和使用方法。,在數(shù)字電路中，為了把電路的兩個狀態(tài) (“1”態(tài)和“0”態(tài))與數(shù)碼對應(yīng)起來，采用二進制。,二進制：0，1兩個數(shù)碼，“逢二進一”。,加法器,加法器: 實現(xiàn)二進制加法運算的電路,進位,不考慮低位 來的進位,要考慮低位 來的進位,半加器,半加：實現(xiàn)兩個一位二進制數(shù)相加，不考慮來自低位

8、的進位。,半加器：,半加器邏輯狀態(tài)表,邏輯表達式,半加器,全加器,全加：實現(xiàn)兩個一位二進制數(shù)相加，且考慮來自低位的進位。,全加器：,(1) 列邏輯狀態(tài)表,(2) 寫出邏輯式,A B C S C0,0 0 0 0 0,0 0 1 1 0,0 1 0 1 0,0 1 1 0 1,1 0 0 1 0,1 0 1 0 1,1 1 0 0 1,1 1 1 1 1,8.6.2 編碼器,把二進制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。 具有編碼功能的邏輯電路稱為編碼器。,n 位二進制代碼有 2n 種組合，可以表示 2n 個信息。,要表示N個信息所需的二進制代碼應(yīng)滿足 2n N,列編碼表： 四

9、位二進制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示09十個數(shù)碼，最常用的是8421碼。,寫出邏輯式并化成 “與非”門,畫出邏輯圖,8.6.3 譯碼器,譯碼是編碼的反過程，它是將代碼的組合譯成一個特定的輸出信號。,5.10.1 二進制譯碼器,狀 態(tài) 表,例：三位二進制譯碼器（輸出高電平有效）,寫出邏輯表達式,邏輯圖,74LS138型譯碼器引腳及邏輯關(guān)系,GND,G1,C,B,A,+UCC,10,9,16,15,14,13,12,11,74LS138,G1,其余為1,其余為1,其余為1,其余為1,其余為1,其余為1,其余為1,其余為1,顯示器,在數(shù)字電路中，常常需要把運算結(jié)果用十進制

10、 數(shù)顯示出來，這就要用顯示器。,1 1 0 1 1 0 1,低電平時發(fā)光,高電平時發(fā)光,七段顯示譯碼器狀態(tài)表,七段譯碼顯示器,動畫,第9章 觸發(fā)器和時序邏輯電路,主從JK 觸發(fā)器,維持阻塞D 觸發(fā)器,觸發(fā)器邏輯功能轉(zhuǎn)換,基本RS 觸發(fā)器,同步RS 觸發(fā)器,9.1 雙穩(wěn)態(tài)觸發(fā)器,特點： 1、有兩個穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)； 2、能根據(jù)輸入信號將觸發(fā)器置成“0”或“1”態(tài)； 3、輸入信號消失后，被置成的“0”或“1”態(tài)能 保存下來，即具有記憶功能。,雙穩(wěn)態(tài)觸發(fā)器： 是一種具有記憶功能的邏輯單元電路，它能儲存一位二進制碼。,9.1.1 基本RS 觸發(fā)器,兩互補輸出端,兩輸入端,Q,.,&,.,反饋

11、線,B,觸發(fā)器輸出與輸入的邏輯關(guān)系,設(shè)觸發(fā)器原態(tài)為“1”態(tài)。,1,0,1,0,設(shè)原態(tài)為“0”態(tài),1,1,0,觸發(fā)器保持“0”態(tài)不變,復(fù)位,0,設(shè)原態(tài)為“0”態(tài),1,1,0,0,設(shè)原態(tài)為“1”態(tài),0,0,1,觸發(fā)器保持“1”態(tài)不變,置位,1,設(shè)原態(tài)為“0”態(tài),0,0,1,1,設(shè)原態(tài)為“1”態(tài),0,0,1,觸發(fā)器保持“1”態(tài)不變,.,1,1,0,若A先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài),“1”態(tài),若先翻轉(zhuǎn),基本 RS 觸發(fā)器狀態(tài)表,邏輯符號,9.1.2 同步 RS 觸發(fā)器,時鐘脈沖,當CP=0時,0,R，S 輸入狀態(tài) 不起作用。 觸發(fā)器狀態(tài)不變,當 C P= 1 時,1,打開,觸發(fā)器狀態(tài)由R，S 輸入狀態(tài)決

12、定。,打開,當 C P= 1 時,1,打開,(1) S=0, R=0,觸發(fā)器狀態(tài)由R，S 輸入狀態(tài)決定。,打開,1,1,0,(2) S = 0, R= 1,(3) S =1, R= 0,1,Q=1,Q=0,(4) S =1, R= 1,同步RS觸發(fā)器狀態(tài)表,CP高電平時觸發(fā)器狀態(tài)由R、S確定,跳轉(zhuǎn),例：畫出同步 RS 觸發(fā)器的輸出波形,同步 RS狀態(tài)表,CP高電平時觸發(fā)器狀態(tài)由R、S確定,存在問題：,時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。,克服辦法：采用 JK 觸發(fā)器或 D 觸發(fā)器,9.1.3 主從JK觸發(fā)器,1.電路結(jié)構(gòu),從觸發(fā)器,主觸發(fā)器,反饋線,R,

13、S,CP,F從,Q,CP,2. 工作原理,F主打開,F主狀態(tài)由J、K決定，接收信號并暫存。,F從封鎖,F從狀態(tài)保持不變。,CP,R,S,F從,Q,CP,F主,J,K,CP,CP,狀態(tài)保持不變。,從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。,F從打開,F主封鎖,CP,CP高電平時觸發(fā)器接收信號并暫存（即F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)保持不變）。,要求CP高電平期間J、K的狀態(tài)保持不變。,C低電平時,F主封鎖J、K不起作用,CP,CP,分析JK觸發(fā)器的邏輯功能,(1)J=1, K=1,設(shè)觸發(fā)器原態(tài)為“0”態(tài),主從狀態(tài)一致,CP,(1)J=1,K=1,設(shè)觸發(fā)器原態(tài)為“1

14、”態(tài),為“？”狀態(tài),J=1, K=1時，每來 一個時鐘脈沖，狀 態(tài)翻轉(zhuǎn)一次，即具 有計數(shù)功能。,(1)J=1, K=1,跳轉(zhuǎn),CP,(2)J=0，K=1,設(shè)觸發(fā)器原態(tài)為“1”態(tài),設(shè)觸發(fā)器原態(tài)為“0”態(tài),CP,(3)J=1，K=0,設(shè)觸發(fā)器原態(tài)為“0”態(tài),設(shè)觸發(fā)器原態(tài)為“1”態(tài),CP,(4)J=0，K=0,設(shè)觸發(fā)器原態(tài)為“0”態(tài),CP,結(jié)論：,CP高電平時F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)不變。,3. JK觸發(fā)器的邏輯功能,Qn,1,0 0,1 1,1 0,0,0 1,CP高電平時F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)不變。,(保持功能),(置“0”功能),(置“1”功能),(計數(shù)功能),CP下降沿觸發(fā)翻轉(zhuǎn)

15、,例：JK 觸發(fā)器工作波形,基本R-S觸發(fā)器,導(dǎo)引電路,9.1.4 維持阻塞 D 觸發(fā)器,1.電路結(jié)構(gòu),反饋線,跳轉(zhuǎn),2.邏輯功能,（1）D = 0,1,0,當CP= 0時,0,當CP = 1時,0,1,封鎖,在CP= 1期間，觸發(fā)器保持“0”不變,2.邏輯功能,（1）D = 1,0,1,當CP= 0時,1,當CP= 1時,0,1,封鎖,在CP= 1期間，觸發(fā)器保持“1”不變,封鎖,上升沿觸 發(fā)翻轉(zhuǎn),CP上升沿前接收信號，上降沿時觸發(fā)器翻轉(zhuǎn)，（ 其Q的狀態(tài)與D狀態(tài)一致；但Q的狀態(tài)總比D的狀態(tài)變化晚一步，即Qn+1 =Dn；上升沿后輸入 D不再起作用，觸發(fā)器狀態(tài)保持。 即(不會空翻),結(jié)論：,例

16、：D 觸發(fā)器工作波形圖,9.1.5 觸發(fā)器邏輯功能的轉(zhuǎn)換,1. 將JK觸發(fā)器轉(zhuǎn)換為 D 觸發(fā)器,仍為下降沿 觸發(fā)翻轉(zhuǎn),2. 將JK觸發(fā)器轉(zhuǎn)換為 T 觸發(fā)器,當J=K時，兩觸發(fā)器狀態(tài)相同,3. 將 D 觸發(fā)器轉(zhuǎn)換為 T觸發(fā)器,觸發(fā)器僅具有計數(shù)功能,即要求來一個CP， 觸發(fā)器就翻轉(zhuǎn)一次。,電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原來的狀態(tài)有關(guān)，當輸入信號消失后，電路狀態(tài)仍維持不變。這種具有存貯記憶功能的電路稱為時序邏輯電路。,時序邏輯電路的特點：,上述介紹雙穩(wěn)態(tài)觸發(fā)器，它是構(gòu)成時序電路的基本邏輯單元。,9.2 時序邏輯電路分析,寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由

17、觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進制數(shù)，存放 n 位二進制時，要 n個觸發(fā)器。,9.3 寄存器,清零,寫入指令,并行輸出方式,&,&,&,&,Q,Q,Q,Q,狀態(tài)保持不變,9.3.1 并行寄存器,9.3.2 移位寄存器(串行輸入、串行或并行輸出),不僅能寄存數(shù)碼，還有移位的功能。,所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。,寄存器分類,并行輸入/并行輸出,串行輸入/并行輸出,并行輸入/串行輸出,串行輸入/串行輸出,寄存數(shù)碼,下圖是用JK觸發(fā)器組成的移位寄存器,D,1011,1,Q,1011,1,0,1,1,J,K,F3,數(shù)據(jù)依次向左移動，稱左移寄

18、存器，輸入方式為串行輸入。,Q,Q,Q,動畫,再輸入四個移位脈沖，1011由高位至低位依次從Q3端輸出。,串行輸出方式,動畫,左移寄存器波形圖,1,1,1,1,1,1,0,待存數(shù)據(jù),1011存入寄存器,從Q3取出,四位左移移位寄存器狀態(tài)表,1,2,3,1,0,1,并 行 輸 出,再繼續(xù)輸入四個移位脈沖,從Q3端串行輸出1011數(shù)碼,右移移位寄存器,9.4 計數(shù)器,計數(shù)器是數(shù)字電路和計算機中廣泛應(yīng)用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。,9.4.1 二進制計數(shù)器,按二進制的規(guī)律累計脈沖個數(shù)，它也是構(gòu)成其它進制計數(shù)器的基礎(chǔ)。要構(gòu)成 n位二進制計數(shù)器，需用 n個具有計數(shù)

19、功能的觸發(fā)器。,A. 異步二進制加法計數(shù)器,異步計數(shù)器：計數(shù)脈沖CP不是同時加到各位觸發(fā)器。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才能翻轉(zhuǎn)。,二 進 制 數(shù) Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脈沖數(shù) (CP),二進制加法計數(shù)器狀態(tài)表,從狀態(tài)表可看出： 最低位觸發(fā)器來 一個脈沖就翻轉(zhuǎn) 一次，每個觸發(fā) 器由 1變?yōu)?0 時， 要產(chǎn)生進位信號, 這個進

20、位信號應(yīng) 使相鄰的高位觸 發(fā)器翻轉(zhuǎn)。,當J、K=1時，具有計數(shù)功能，每來一個脈沖觸發(fā)器就翻轉(zhuǎn)一次.,清零,四位異步二進制加法計數(shù)器,在電路圖中J、懸空表示J、K=1,下降沿 觸發(fā)翻轉(zhuǎn),異步二進制加法器工作波形,每個觸發(fā)器翻轉(zhuǎn)的時間有先后，與計數(shù)脈沖不同步,以三位為例,B. 同步二進制加法計數(shù)器,異步二進制加法計數(shù)器線路聯(lián)接簡單。 各觸發(fā)器是逐級翻轉(zhuǎn)，因而工作速度較慢。,同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。,同步計數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。但接線較復(fù)雜。,二 進 制 數(shù) Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脈沖數(shù) (CP),二進制加法計數(shù)器狀態(tài)表,最低位觸發(fā)器F0每來一個脈沖就翻轉(zhuǎn)一次；,F1：當Q0=1時，再來一個脈沖則翻轉(zhuǎn)一次；,F2：當Q0=Q1= 1時，再來一個脈沖則翻轉(zhuǎn)一次。,四位二進制同步加法計數(shù)器級