計算機組成原理

1、 計算機組成原理三、名詞解釋1.計算機系統(tǒng)：由硬件和軟件兩大部分組成，有多種層次結(jié)構(gòu)。2.主機：CPU、存儲器和輸入輸出接口合起來構(gòu)成計算機的主機。3.主存：用于存放正在訪問的信息4.輔存：用于存放暫時不用的信息。5.高速緩存：用于存放正在訪問信息的付本。6.中央處理器：是計算機的核心部件，由運算器和控制器構(gòu)成。7.硬件：是指計算機實體部分，它由看得見摸得著的各種電子元器件，各類光、電、機設(shè)備的實物組成。軟件：指看不見摸不著，由人們事先編制的具有各類特殊功能的程序組成。8.系統(tǒng)軟件：又稱系統(tǒng)程序，主要用來管理整個計算機系統(tǒng)，監(jiān)視服務(wù)，使系統(tǒng)資源得到合理調(diào)度，高效運行。應(yīng)用軟件：又稱應(yīng)用程序，它

2、是用戶根據(jù)任務(wù)需要所編制的各種程序。9.源程序：通常由用戶用各種編程語言編寫的程序。目的程序：由計算機將其翻譯機器能識別的機器語言程序。10.總線：是連接多個部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。11.系統(tǒng)總線：是指CPU、主存、I/O設(shè)備（通過I/O接口）各大部件之間的信息傳輸線。通信總線：是指用于計算機系統(tǒng)之間或者計算機系統(tǒng)與其他系統(tǒng)（如控制儀表、移動通信）之間的通信的線路。按傳送方式分并行和串行。串行通信是指數(shù)據(jù)在單條1位寬的傳輸線上，一位一位的按順序分時傳送。并行通信是指數(shù)據(jù)在多條并行1位寬的傳輸線上，同時由源傳送到目的地。12.帶寬：單位時間內(nèi)可以傳送的最大的信息量。13.機器字

3、長：是指CPU一次并行處理數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。14.主存容量：是指主存中存放二進制代碼的總位數(shù)。15.機器數(shù)：符號位數(shù)字化，0代表正數(shù)，1代表負數(shù)。16.定點數(shù)：小數(shù)點固定在某一位位置的數(shù)。17.浮點數(shù)：小數(shù)點的位置可以浮動的數(shù)。18.補碼：帶符號數(shù)據(jù)表示方法之一，正數(shù)的反碼和原碼相同，負數(shù)的反碼是將二進制按位取反后在最低位再加1.19.溢出：在計算機中，超出機器字長，發(fā)生錯誤的結(jié)果。20.非編碼鍵盤：采用軟件判斷鍵是否按下及設(shè)鍵、譯鍵、計算鍵值的方法的鍵盤。21.A/D轉(zhuǎn)換器：它能將模擬量轉(zhuǎn)換成數(shù)字量，是計算機的輸入設(shè)備。22.I/O接口：指主機與I/O設(shè)備之間設(shè)置的一

4、個硬件電路及器相應(yīng)的軟件控制。23.端口：指接口電路中的一些寄存器，用來存放數(shù)據(jù)信息、控制信息和狀態(tài)信息。24.中斷：計算機在執(zhí)行程序的過程中，當(dāng)出現(xiàn)異常情況或特殊請求時，計算機停止現(xiàn)行程序的運行轉(zhuǎn)向?qū)@些異常情況或特殊請求處理，處理結(jié)束后再返回到現(xiàn)行程序的間斷處，繼續(xù)執(zhí)行源程序。25.中斷源：凡能向CPU提出中斷請求的各種因素統(tǒng)稱為中斷源。26.中斷嵌套：計算機在處理中斷的過程中，有可能出現(xiàn)新的中斷請求，此時CPU暫?，F(xiàn)行中斷服務(wù)程序，轉(zhuǎn)向新的中斷請求，這種現(xiàn)象稱為中斷嵌套。27.優(yōu)先級：為使系統(tǒng)能及時響應(yīng)并處理發(fā)生的所有中斷，系統(tǒng)根據(jù)引起中斷事件的重要性和緊迫程度，硬件將中斷源分為若干個級

5、別。28.DMA方式：用硬件在主存與外設(shè)之間直接進行數(shù)據(jù)傳送，不須CPU，用軟件控制。29.指令系統(tǒng)：將全部機器指令的集合稱為機器的指令系統(tǒng)。30.尋址方式：是指確定本條指令的數(shù)據(jù)地址以及下一條將要執(zhí)行的指令地址的方法，它與硬件結(jié)構(gòu)緊密相關(guān)，而且直接影響指令格式和指令功能。31.指令周期：完成一條指令的時間，由若干機器周期組成。機器周期：完成摸個獨立操作，由若干時鐘周期組成。時鐘周期：最基本時間單位，由主頻決定。32.微操作：在微程序控制器中，執(zhí)行部件接受微指令后所進行的最基本的操作。33.微指令：控制器存儲的控制代碼，分為操作控制部分和順序控制部分，由微命令組成。34.微程序：存儲在控制存儲

6、器中的完成指令功能的程序，由微指令組成。35.控制存儲器：CPU內(nèi)用于存放實現(xiàn)指令系統(tǒng)全部指令的微程序的只讀存儲器。二、計算3.14. 設(shè)總線的時鐘頻率為8MHZ，一個總線周期等于一個時鐘周期。如果一個總線周期中并行傳送16位數(shù)據(jù)，試問總線的帶寬是多少？解：由于：f=8MHz,T=1/f=1/8M秒，因為一個總線周期等于一個時鐘周期所以：總線帶寬=16/（1/8M） = 128Mbps=16MBps3.15. 在一個32位的總線系統(tǒng)中，總線的時鐘頻率為66MHZ，假設(shè)總線最短傳輸周期為4個時鐘周期，試計算總線的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)傳輸率，可采取什么措施？解：總線傳輸周期=4*1/66M

7、秒總線的最大數(shù)據(jù)傳輸率=32/(4/66M)=528Mbps=66MBps若想提高數(shù)據(jù)傳輸率，可以提高總線時鐘頻率、增大總線寬度或者減少總線傳輸周期包含的時鐘周期個數(shù)。3.16. 在異步串行傳送系統(tǒng)中，字符格式為：1個起始位、8個數(shù)據(jù)位、1個校驗位、2個終止位。若要求每秒傳送120個字符，試求傳送的波特率和比特率。解：一幀包含：1+8+1+2=12位故波特率為：（1+8+1+2）*120=1440bps比特率為：8*120=960bps4.5. 什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則存儲器的帶寬是多少？解：存儲器的帶寬指單位時間內(nèi)從存儲器進出信息的最大數(shù)量

8、。存儲器帶寬 = 1/200ns 32位 = 160M位/秒 = 20MB/秒（注：1ns=10-9s）4.7. 一個容量為16K32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲芯片時，各需要多少片？1K4位，2K8位，4K4位，16K1位，4K8位，8K8位解：地址線和數(shù)據(jù)線的總和 = 14 + 32 = 46根；選擇不同的芯片時，各需要的片數(shù)為：1K4：（16K32） / （1K4） = 168 = 128片2K8：（16K32） / （2K8） = 84 = 32片4K4：（16K32） / （4K4） = 48 = 32片16K1：（16K32）/ （16K1）

9、= 132 = 32片4K8：（16K32）/ （4K8） = 44 = 16片8K8：（16K32） / （8K8） = 24 = 8片6.4. 設(shè)機器數(shù)字長為8位（含1位符號位在內(nèi)），寫出對應(yīng)下列各真值的原碼、補碼和反碼。 -13/64，-87解：真值與不同機器碼對應(yīng)關(guān)系如下：真值 -13/64 -87原碼 1.001 1010 1，101 0111補碼 1.1100110 1，0101001反碼 1.1100101 1，01010006.5. 已知x補，求x原和x。x1補=1.1100; x2補=1.1001; x4補=1.0000;x5補=1,0101; x6補=1,1100; x8補

10、=1,0000;解：x補與x原、x的對應(yīng)關(guān)系如下：真值 -1/4 -7/16 -1 -11 -4 -16x補 1.1100 1.1001 1.0000 1,0101 1,1100 1,0000x原 1.0100 1.0111 無 1,1011 1,0100 無x -0.0100 -0.0111 -1.0000 -1011 -0100 -100006.9. 當(dāng)十六進制數(shù)9B和FF分別表示為原碼、補碼、反碼、移碼和無符號數(shù)時，所對應(yīng)的十進制數(shù)各為多少（設(shè)機器數(shù)采用一位符號位）？解：真值和機器數(shù)的對應(yīng)關(guān)系如下：原碼 補碼 移碼 無符號數(shù)9BH -27 -101 +27 155原碼 補碼 移碼 無符號

11、數(shù)FFH -128 -1 +128 2566.12. 設(shè)浮點數(shù)格式為：階碼5位（含1位階符），尾數(shù)11位（含1位數(shù)符）。寫出-27/1024、-86.5所對應(yīng)的機器數(shù)。要求如下：（1）階碼和尾數(shù)均為原碼。（2）階碼和尾數(shù)均為補碼。（3）階碼為移碼，尾數(shù)為補碼。解：據(jù)題意畫出該浮點數(shù)的格式：階符1位 階碼4位 數(shù)符1位 尾數(shù)10位將十進制數(shù)轉(zhuǎn)換為二進制: x1= -27/1024= -0.0000011011B = 2-5*(-0.11011B）x3=-86.5=-1010110.1B=27*(-0.10101101B)則以上各數(shù)的浮點規(guī)格化數(shù)為：（1）x1原=1，0101；1.110 110

12、000 0x3原=0，0111；1.101 011 010 0（2）x1補=1，1011；1.001 010 000 0x3補=0，0111；1.010 100 110 0（3）x1移補=0，1011；1.001 010 000 0x3移補=1，0111；1.010 100 110 06.19. 設(shè)機器數(shù)字長為8位（含1位符號位），用補碼運算規(guī)則計算下列各題。（2）A=19/32，B=-17/128，求A-B。（4）A=-87，B=53，求A-B。解：（2）A=19/32= 0.100 1100B, B= -17/128= -0.001 0001BA補=00.100 1100, B補=11.1

13、10 1111 , -B補=00.001 0001A-B補=A補+-B補=00.1001100 + 00.0010001=00.1011101 無溢出A-B= 0.101 1101B = 93/128B（4）A= -87= -101 0111B, B=53=110 101BA補=11, 010 1001, B補=00, 011 0101, -B補=11, 100 1011A-B補=A補+-B補= 11,0101001 + 11,1001011= 10,1110100 溢出6.21. 用原碼加減交替法和補碼加減交替法計算xy。（2）x=-0.10101， y=0.11011；（4）x=13/32

14、， y= -27/32。（2）x原=1.10101 x*=0.10101 X*補=1.01011 XfYf=10.10101 +1.00101 1.11010 01.10100 +0.110110.01111 00.11110 +1.00101 0.00011 0110.00110 +1.00101 1.01011 01100.10110 +0.11011 1.10001 011001.00010 +0.11011 1.11101 011000y原=0.11011 y*=0.11011 Y*補=0.11011 -y*補=1.00101x/y原=1.11000（4）做法相同，打表格太累，僅給出結(jié)

15、果。x/y原=1.01111三、應(yīng)用4.14. 某8位微型機地址碼為18位，若使用4K4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲器，試問：（1）該機所允許的最大主存空間是多少？（2）若每個模塊板為32K8位，共需幾個模塊板？（3）每個模塊板內(nèi)共有幾片RAM芯片？（4）共有多少片RAM？（5）CPU如何選擇各模塊板？解：（1）該機所允許的最大主存空間是：218 8位 = 256K8位 = 256KB（2）模塊板總數(shù) = 256K8 / 32K8 = 8塊（3）板內(nèi)片數(shù) = 32K8位 / 4K4位 = 82 = 16片（4）總片數(shù) = 16片8 = 128片（5）CPU通過最高3位地址譯碼輸出選擇模板

16、，次高3位地址譯碼輸出選擇芯片。地址格式分配如下：4.29. 假設(shè)CPU執(zhí)行某段程序時共訪問Cache命中4800次，訪問主存200次，已知Cache的存取周期為30ns，主存的存取周期為150ns，求Cache的命中率以及Cache-主存系統(tǒng)的平均訪問時間和效率，試問該系統(tǒng)的性能提高了多少倍？解：Cache被訪問命中率為：4800/(4800+200)=24/25=96%則Cache-主存系統(tǒng)的平均訪問時間為：ta=0.96*30ns+(1-0.96)*150ns=34.8nsCache-主存系統(tǒng)的訪問效率為：e=tc/ta*100%=30/34.8*100%=86.2%性能為原來的150n

17、s/34.8ns=4.31倍，即提高了3.31倍。例7.2設(shè)相對尋址的轉(zhuǎn)移指令占3個字節(jié)，第一字節(jié)為操作碼，第二，三字節(jié)為相對位移量（補碼表示）。而且數(shù)據(jù)在存儲器中采用以低字節(jié)地址為字地址的存放方式。每當(dāng)CPU從存儲器取出一個字節(jié)時，即自動完成（PC）+1 PC。（1） 若PC當(dāng)前值為240（十進制），要求轉(zhuǎn)移到290（十進制），則轉(zhuǎn)移指令的第二、三字節(jié)的機器代碼是什么？（2） 若PC當(dāng)前值為240（十進制），要求轉(zhuǎn)移到200（十進制），則轉(zhuǎn)移指令的第二、三字節(jié)的機器代碼是什么？解:（1）PC當(dāng)前值為240，該指令取出后PC值為243，要求轉(zhuǎn)移到290，即相對位移量為290-243=47，轉(zhuǎn)換

18、成補碼為2FH。由于數(shù)據(jù)在存儲器中采用以低字節(jié)地址為字地址的存放方式，故該轉(zhuǎn)移指令的第二字節(jié)為2FH，第三字節(jié)為00H。（2）PC當(dāng)前值為240，該指令取出后PC值為243，要求轉(zhuǎn)移到200，即相對位移量為200-243=-43，轉(zhuǎn)換成補碼為D5H。由于數(shù)據(jù)在存儲器中采用以低字節(jié)地址為字地址的存放方式，故該轉(zhuǎn)移指令的第二字節(jié)為D5H，第三字節(jié)為FFH。例7.3一條雙字長直接尋址的子程序調(diào)用指令，其第一個字為操作碼喝尋址特征，第二個字為地址碼5000H。假設(shè)PC當(dāng)前值為2000H，SP的內(nèi)容為0100H，棧頂內(nèi)容為2746H，存儲器按字節(jié)編址，而且進棧操作時執(zhí)行（SP）-P，后存入數(shù)據(jù)。試回答下

19、列幾種情況下，PC、SP及棧頂內(nèi)容各為多少？（1） CALL指令被讀取前。（2） CALL指令被執(zhí)行后。（3） 子程序返回后。解CALL指令被讀取前，PC=2000H，SP=0100H，棧頂內(nèi)容為2746H。（1） CALL指令被執(zhí)行后，猶豫存儲器按字節(jié)編制，CALL指令供占4個字節(jié)，故程序斷電2004H進棧，此時SP=（SP）-2=00FEH，棧頂內(nèi)容為2004H，PC被更新為子程序入口地址5000H。（2） 子程序返回后，程序斷點出棧，PC=2004H，SP被修改為0100H，棧頂內(nèi)容為2746H。7.6某指令系統(tǒng)字長為16位，地址碼取4位，試提出一種方案，使該地址系統(tǒng)有8條三地址指令、1

20、6條二地址指令、100條一地址指令。解：OP A2 A1 A0 三地址指令8條0000 0111 OP A1 A0 二地址指令16條10000000 10001111 OP A0 一地址指令100條110000000000 110001100011 7.7設(shè)指令字長為16位，采用擴展操作碼技術(shù)，每個操作碼的地址為6位。如果定義了13條二地址指令，試問還可安排多少條一地址指令。解：（24-3）*26=3*64=192條7.8某機指令字長16位，每個操作數(shù)的地址碼為6位，設(shè)操作碼長度固定，指令分為零地址，一地址和二地址三種格式，若零地址指令有M種，以抵制指令有N種，則二地址指令最多有幾種？若操作碼

21、位數(shù)可變，則二地址指令最多允許有幾種？解：1）若采用定長操作碼時，二地址指令格式如下：OP（4位） A1（6位） A2（6位）設(shè)二地址指令有K種，則：K=24-M-N當(dāng)M=1（最小值），N=1（最小值）時，二地址指令最多有：Kmax=16-1-1=14種2）若采用變長操作碼時，二地址指令格式仍如1）所示，但操作碼長度可隨地址碼的個數(shù)而變。此時，K= 24 -（N/26 + M/212 ）；當(dāng)（N/26 + M/212 ）1時（N/26 + M/212 向上取整），K最大，則二地址指令最多有：Kmax=16-1=15種（只留一種編碼作擴展標志用。）9.5設(shè)機器A的CPU主頻為8MHz，機器周期為

22、4個時鐘周期，且該機的平均指令執(zhí)行速度是0.4MIPS，試求該機的平均指令周期和機器周期，每個指令周期中含幾個機器周期？如果機器B的CPU主頻為12MHz，且機器周期也含有4個時鐘周期，試問B機的平均指令執(zhí)行速度為多少MIPS?A.CLK=8MHz T=1/8MHz=0.125us機器周期=4*T=0.5us因為執(zhí)行速度為0.4MIPS 所以平均指令周期=1/0.4MIPS=2.5us2.5us/0.5us=5個 所以每個指令含有5條機器指令B.T=1/f=1/12MHz=1/12us 機器指令=4*T=1/3us 指令周期=5*1/3=5/3us平均指令執(zhí)行速度 1/(5/3)=0.6MIP

23、S9.6設(shè)某計算機的CPU主頻為8MHz，每個機器周期平均含2個時鐘周期，每條指令平均有4個機器周期，試問該計算機的平均指令執(zhí)行速度為多少MIPS?若CPU主頻不變，但每個機器周期平均含4個時鐘周期，每條指令平均有4個機器周期，試問B機的平均指令執(zhí)行速度為多少MIPS?1.CLK=8MHz 平均指令執(zhí)行速度1/(1/8M*2*4)=1MIPS2.指令周期=4*4*1/8=2us 執(zhí)行速度=1/(1/8M*4*4)=0.5MIPS9.7某CPU的主頻為10MHz，若已知每個機器周期平均含有4個時鐘周期，該機的平均指令執(zhí)行速度為1MIPS，試求該機的平均指令執(zhí)行速度為多少MIPS?若CUP主頻不變

24、，但每個機器周期平均含有4個時鐘周期，每條指令平均有4個機器周期，則該機的平均指令執(zhí)行速度又是多少MIPS？由此可得出什么結(jié)論1.平均指令周期=1/1MIPS=1us T=1/f=0.1us T機=4*T=0.4us因為1us/0.4us=2.5 所以每個指令包含2.5個機器周期2.T=0.4us 速度=1/(0.4*2.5*4)=0.25MIPS3.因為速度=0.8MIPS 所以T指=1/0.8us因為T指=4*2.5*T 所以T=1/8us 所以 f=1/T=8MHz四、簡答1.馮諾依曼機主機主要特點。1計算機由運算器、存儲器、控制器、輸入設(shè)備和輸出設(shè)備五大部件組成。2.指令和數(shù)據(jù)一同等地

25、位存放于存儲器內(nèi)，并可按地址尋訪。3.指令和數(shù)據(jù)均用二進制表示。4.指令由操作嗎和地址碼組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲器中的位置。5.采用存儲控制原理，指令在存儲器內(nèi)按順序存放。通常指令是順序執(zhí)行的，在特定條件下，可根據(jù)運算結(jié)果或根據(jù)設(shè)定的條件改變執(zhí)行順序。6.機器以運算器為中心，輸入輸出設(shè)備與存儲器間的數(shù)據(jù)傳說通過運算器完成。2.計算機硬件主要技術(shù)指標，軟件定義與分類。計算機硬件主要技術(shù)指標：機器字長、存儲容量、運算速度、主頻等。軟件定義：看不見摸不著，由人們事先編制的具有各類特殊功能的程序組成。分類：系統(tǒng)軟件和應(yīng)用軟件。3.計算機組成部分與個部分作用。運算器：用

26、來完成算術(shù)運算和邏輯運算，并將運算的中間結(jié)果暫存在運算器內(nèi)。存儲器：用來存放數(shù)據(jù)和程序?？刂破鳎河脕砜刂?、指揮程序和數(shù)據(jù)的輸入、運行以及處理器運算結(jié)果。輸入設(shè)備：用來將人們熟悉的信息形式轉(zhuǎn)換為機器能識別的信息形式，常見的有鍵盤、鼠標等。輸出設(shè)備：可將機器運算結(jié)果轉(zhuǎn)換為人們熟悉的信息形式，如打印機輸出，顯示器輸出等。4.總線定義與分類方法，系統(tǒng)總線定義與分類方法?？偩€定義：總線是連接多個部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。分類：片內(nèi)總線 系統(tǒng)總線 通信總線系統(tǒng)總線定義：系統(tǒng)總線是指CPU、主存、I/O設(shè)備（通過I/O接口）各大部件之間的信息傳輸線。分類： 數(shù)據(jù)總線 地址總線 控制總線5.什

27、么是總線標準，目前流行的總線標準有哪些。所謂總線標準可視為系統(tǒng)與各模塊，模塊與模塊之間的一個互連的標準界面。ISA總線、EISA總線、PCI總線、RS232C總線、IEEE-488(并行通信總線又稱GP-IP總線)USB總線。6.三級存儲器系統(tǒng)中各級存儲器特點與用途，分哪兩個層次。1主存 特點：隨機訪問、速度快。容量大。用途：存放CPU使用的程序和數(shù)據(jù)。輔存 特點：容量大、速度慢、價格低、可脫機保存信息。用途：存放大量后備數(shù)據(jù)緩存 特點：速度快、容量小、價格高 用途：用于主存與輔存之間作為緩沖，正在使用的程序和數(shù)據(jù)的付本。2緩存-主存層次和主存-輔村層次。7.半導(dǎo)體存儲器RAM與ROM特點與用

28、途。RAM特點：可讀可寫掉電后信息丟失，存臨時信息。用途：主要做內(nèi)存ROM特點：只讀不寫掉電后信息不丟失，存長期信息。用途：主要做控制存儲器8.動態(tài)RAM與靜態(tài)RAM特點與用途，DRAM刷新方式與主要優(yōu)點。靜態(tài)RAM特點：信息讀出后，仍保持其原有狀態(tài)，不需要再生。用途：用于Cache動態(tài)RAM特點：靠電容存儲電荷的原理來寄存信息。用途：組成內(nèi)存/主存。DRAM刷新方式集中刷新：集中刷新是在規(guī)定的一個刷新周期內(nèi)對全部存儲單元集中一段時間逐行進行刷新，此刻必須停止讀寫操作。分散刷新：分散刷新是指對每行存儲單元的刷新分散到每個存儲周期內(nèi)完成。異步刷新：異步刷新是前兩種方式的結(jié)合，它即可縮短“死時間”

29、，又充分利用最大刷新間隔2ms的特點。優(yōu)點：單個MOS管組成，集成度高，速度較SRAM慢，價格低，9.Cache工作原理特點，地址映射方式與替換算法。原理：利用程序訪問的局部性，近期用到信息存于cache。地址映射方式：直接映射、全相聯(lián)映射、組相聯(lián)映射、替換算法：先進先出算法（FIFO）、近期最少使用算法（LRU）、隨機法。10.主機與外設(shè)交換信息采用中斷與DMA方式特點與應(yīng)用場合。中斷方式：特點：CPU與外設(shè)并行工作，效率高應(yīng)用場合：管理多種外設(shè)并行工作、進行實時處理、進行故障自動處理DMA方式：特點：1從數(shù)據(jù)傳送看，程序中斷方式靠程序傳送，DMA方式靠硬件傳送。2從CPU響應(yīng)時間看，程序中

30、斷方式是在一條指令執(zhí)行結(jié)束時響應(yīng)，而DMA方式可在指令周期內(nèi)的任一存取周期結(jié)束時響應(yīng)。3程序中斷方式有處理異常事件能力，DMA方式?jīng)]有這種能力，主要用于大批數(shù)據(jù)的傳送，如硬盤存取、圖像處理、高速數(shù)據(jù)采集系統(tǒng)等，可提高數(shù)據(jù)吞吐量。4程序中斷方式需要中斷現(xiàn)行程序，故需保護現(xiàn)場；DMA方式不中斷現(xiàn)行程序，無須保護現(xiàn)場。5DMA的優(yōu)先級比程序中斷的優(yōu)先級高。應(yīng)用場合：高速設(shè)備 如硬盤11.I/O端口與接口的區(qū)別，I/O接口分類方法。端口：接口內(nèi)部寄存器有I/O地址號。一般分為數(shù)據(jù)口、命令口和狀態(tài)口。接口：若干端口加上相應(yīng)的控制電路組成。接口分類：按數(shù)據(jù)傳送方式分串行接口和并行接口按功能選擇的靈活性分為可編程接口和不可編程接口按通用性分