數(shù)字電子技術基礎試卷.docx

數(shù)字電子技術基礎試卷(本科)及參考答案試卷二及其參考答案試卷二一、（18分）選擇填空題1. 用卡諾圖法化簡函數(shù)F(ABCD)=(0,2,3,4,6,11,12)+(8,9,10,13,14,15)得最簡與-或式_。A. B.C. D.2. 邏輯函數(shù)F1、F2、F3的卡諾圖如圖1-2所示，他們之間的邏輯關系是 。AF3=F1F2BF3=F1+F2CF2=F1F3DF2=F1+F3圖1-23. 八選一數(shù)據(jù)選擇器74151組成的電路如圖1-3所示，則輸出函數(shù)為（ ）。 A BC D圖1-34. 圖1-4所示電路中，能完成Qn+1=邏輯功能的電路是（ ）圖1-45. D/A轉(zhuǎn)換電路如圖1-5所示。電路的輸出電壓0等于（ ）A.4.5V B.-4.5V C.4.25V D.-8.25V 圖1-56.用1K4位的DRAM設計4K8位的存儲器的系統(tǒng)需要的芯片數(shù)和地址線的根數(shù)是（ ） A.16片，10根 B.8片，10根 C.8片，12根 D.16片，12根7.某邏輯門的輸入端A、B和輸出端F的波形圖1-7所示，F(xiàn)與A、B的邏輯關系是：A. 與非； B. 同或； C.異或； D. 或。 圖1-7二、（12分）邏輯電路如圖2 a、b、c所示。試對應圖d所示輸入波形，分別畫出輸出端L1、L2 和L3的波形。(設觸發(fā)器的初態(tài)為0) （a） (b) (c ) (d)圖2三、（12分）發(fā)由全加器FA、2-4線譯碼器和門電路組成的邏輯電路如圖3 a所示。試在圖b中填寫輸出邏輯函數(shù)L的卡諾圖（不用化簡）。 (a) (b)圖3四、（12分）用最少的與非門設計一個組合邏輯電路，實現(xiàn)以下邏輯功能：時，時；時；時，輸出為任意態(tài)。1.在圖4中填寫邏輯函數(shù)Y的卡諾圖2.寫出邏輯表達式3.畫出邏輯電路圖4五、（15分）分析如圖5所示時序邏輯電路。（設觸發(fā)器的初態(tài)均為0）1寫出各觸發(fā)器的時鐘方程、驅(qū)動方程、狀態(tài)方程；2畫出完整的狀態(tài)圖，判斷電路是否具能自啟動；3畫出在CP作用下的Q0、Q1及Q3的波形。圖5六、（15分）試用正邊沿D觸發(fā)器設計一個同步時序電路，其狀態(tài)轉(zhuǎn)換圖如圖6所示。1列出狀態(tài)表；2寫出各觸發(fā)器的激勵方程和輸出方程；3說明電路功能。圖6七、（16分）由555定時器、3-8線譯碼器74HC138和4位二進制加法器74HC161組成的時序信號產(chǎn)生電路如圖7所示。1. 試問555定時器組成的是什么功能電路？計算vo1輸出信號的周期；2. 試問74LVC161組成什么功能電路？列出其狀態(tài)表；3. 畫出圖中vo1、Q3、Q2、Q1、Q0 及L的波形。圖7試卷二參考答案一、選擇填空1C 2B 3C 4B 5B 6C 7B二、輸出端L1、L2和L3的波形如圖A2所示。圖A2三、輸出邏輯函數(shù)L的卡諾圖如圖A3所示。 圖A3四、1.邏輯函數(shù)Y的卡諾圖如圖A4所示。2，3.電路圖略圖A4五、1時鐘方程： 激勵方程：； ； 狀態(tài)方程：，2電路的狀態(tài)圖如圖A5-2所示。電路具有自啟動功能。圖A5-23波形圖如圖A5-3所示。圖A5-3六、1電路狀態(tài)表如表A6所示。表A6X=0X=10 00 0 / 00 1 / 00 10 1 / 01 0 / 01 01 0 / 00 0 / 11 11 1 / 00 1 / 12激勵方程： ， 輸出方程： 3電路為可控三進制計數(shù)器七、1555定時器組成多諧振蕩器。 274LVC161組成五進制計數(shù)器，電路狀態(tài)表如表A7所示3vo1、Q3、Q2、Q1、Q0 及L的波形如圖A7組成。表